DE102018129594A1 - Teilweises entfernen eines halbleiterwafers - Google Patents

Teilweises entfernen eines halbleiterwafers Download PDF

Info

Publication number
DE102018129594A1
DE102018129594A1 DE102018129594.4A DE102018129594A DE102018129594A1 DE 102018129594 A1 DE102018129594 A1 DE 102018129594A1 DE 102018129594 A DE102018129594 A DE 102018129594A DE 102018129594 A1 DE102018129594 A1 DE 102018129594A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
layer
electrode
procedure according
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018129594.4A
Other languages
English (en)
Inventor
Iris Moder
Bernhard Goller
Ingo Muri
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018129594.4A priority Critical patent/DE102018129594A1/de
Priority to EP19202851.2A priority patent/EP3667706B1/de
Priority to US16/677,801 priority patent/US11404262B2/en
Publication of DE102018129594A1 publication Critical patent/DE102018129594A1/de
Priority to US17/841,781 priority patent/US11810779B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Ein Verfahren wird beschrieben. Das Verfahren umfasst: in einem Halbleiterwafer, der eine erste Halbleiterschicht (10) und eine an die erste Halbleiterschicht (10) angrenzende Halbleiterschicht (20) aufweist, Herstellen eines porösen Gebiets (12), das sich von einer ersten Oberfläche (11) in die erste Halbleiterschicht (10) erstreckt; und Entfernen des porösen Gebiets (12) durch einen Ätzprozess, wobei bezüglich einer Dotierung der ersten Halbleiterschicht (10) und einer Dotierung der zweiten Halbleiterschicht (20) wenigstens eines der folgenden gilt: eine Dotierungskonzentration der zweiten Halbleiterschicht (20) ist geringer als das 10-2-fache einer Dotierungskonzentration der ersten Halbleiterschicht (10); ein Dotierungstyp der zweiten Halbleiterschicht ist komplementär zu einem Dotierungstyp der ersten Halbleiterschicht (10).

Description

  • Diese Beschreibung betrifft allgemein ein Verfahren zum teilweisen Entfernen eines Halbleiterwafers.
  • Ein Halbleiterwafer, der zum Herstellen vertikaler Leistungshalbleiterbauelemente, wie beispielsweise Leistungstransistoren oder Leistungsdioden verwendet wird, kann ein Halbleitersubstrat und eine auf dem Halbleitersubstrat hergestellte Halbleiterschicht, wie beispielsweise eine Epitaxieschicht umfassen. Basierend auf einem Wafer können mehrere Halbleiterbauelemente gleichzeitig hergestellt werden, wobei der Wafer abschließend zerteilt wird, um mehrere einzelne Halbleiterbauelemente (Halbleiterchips) herzustellen. Das Substrat dient als Träger, der dazu dient, die Epitaxieschicht darauf herzustellen und der den Wafer während Prozessierungssequenzen, die die Halbleiterbauelemente herstellen, mechanisch stabilisiert. Diese Prozessierungssequenzen umfassen beispielsweise das Herstellen dotierter Gebiete in der Epitaxieschicht, das Herstellen von Passivierungsschichten und/oder Metallisierungsschichten auf der einen oder mehreren Epitaxieschichten, oder ähnliches.
  • In einigen Fällen dient das Substrat nur als Träger und wird anschließend entfernt. Ein weiteres Bauelementgebiet, wie beispielsweise ein Draingebiet eines MOSFET (Metal Oxide Semiconductor Field-Effect Transistor), ein Kollektorgebiet eines IGBT (Insulated Gate Bipolar Transistor) oder ein Anoden- oder Kathodengebiet einer Diode kann in der Epitaxieschicht nach Entfernen des Trägers hergestellt werden. Idealerweise wird nur das Substrat entfernt, sodass die Dicke der Halbleiterschicht unverändert bleibt. Unter Verwendung herkömmlicher Entfernungstechniken, wie beispielsweise Ätz- oder Polierprozesse ist diese allerdings schwierig zu erreichen.
  • Es besteht daher ein Bedürfnis, einen Abschnitt, wie beispielsweise ein Halbleitersubstrat, eines Halbleiterwafers präzise zu entfernen, während andere Abschnitte, wie beispielsweise eine Halbleiterschicht, die zuvor auf dem Substrat hergestellt wurde, beibehalten werden.
  • Ein Beispiel betrifft ein Verfahren. Das Verfahren umfasst, in einem Halbleiterwafer, der eine erste Halbleiterschicht und eine an die erste Halbleiterschicht angrenzende zweite Halbleiterschicht umfasst, das Herstellen eines porösen Gebiets, das sich von einer ersten Oberfläche in die erste Halbleiterschicht erstreckt, und das Entfernen des porösen Gebiets durch einen Ätzprozess. Bezüglich einer Dotierung der ersten Halbleiterschicht und einer Dotierung der zweiten Halbleiterschicht gilt wenigstens eines der folgenden: eine Dotierungskonzentration der zweiten Halbleiterschicht ist geringer als das 10-2-fache einer Dotierungskonzentration der ersten Halbleiterschicht, oder ein Dotierungstyp der zweiten Halbleiterschicht ist komplementär zu einem Dotierungstyp der ersten Halbleiterschicht.
  • Beispiele sind unten anhand der Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
    • 1 zeigt ein Flussdiagram eines Beispiels eines Verfahrens zum teilweisen Entfernen eines Halbleiterwafers;
    • 2A - 2C zeigen vertikale Schnittansichten eines Halbleiterwafers während verschiedener Prozesssequenzen eines Verfahrens gemäß Anspruch 1;
    • 3 zeigt eine Draufsicht der in 2A gezeigten Anordnung;
    • 4 zeigt eine vertikale Schnittansicht des Wafers nach einer weiteren Prozesssequenz;
    • 5 zeigt eine Draufsicht eines Beispiels eines Wafers nach dem in 2C dargestellten Prozessschritt;
    • 6 zeigt eine vertikale Schnittansicht eines Wafers nach einem unvollständigen Porosifizierungsprozess;
    • 7A - 7B, 8A - 8B, 9A - 9B veranschaulichen unterschiedliche Beispiele eines Porosifizierungsprozesses;
    • 10A und 10B zeigen eine horizontale Schnittansicht von Elektroden, die bei dem Verfahren gemäß der 9A bis 9B verwendet werden können;
    • 11A und 11B veranschaulichen einen Porosifizierungsprozess gemäß einem weiteren Beispiel;
    • 12A bis 12B zeigen einen Porosifizierungsprozess gemäß einem weiteren Beispiel;
    • 13 zeigt eine vertikale Schnittansicht eines in dem Halbleiterwafer vor dem Porosifizierungsprozess implementierten Halbleiterbauelements; und
    • 14 zeigt eine vertikale Schnittansicht des in 13 gezeigten Halbleiterbauelements nach einem teilweisen Entfernen des Halbleiterwafers.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung Beispiele, wie die Erfindung verwendet und realisiert werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
  • 1 zeigt ein Flussdiagram eines Beispiels eines Verfahrens zum teilweisen Entfernen eines Halbleiterwafers. Genauer, das Verfahren betrifft ein wenigstens teilweises Entfernen einer ersten Halbleiterschicht eines Halbleiterwafers, der die erste Halbleiterschicht und eine an die erste Halbleiterschicht angrenzende zweite Halbleiterschicht umfasst. Bezug nehmend auf 1 umfasst das Verfahren das Herstellen eines porösen Gebiets in der ersten Halbleiterschicht des Halbleiterwafers derart, dass sich das poröse Gebiet von einer ersten Oberfläche in die erste Halbleiterschicht erstreckt. Der Prozess zum Herstellen des porösen Gebiets in der ersten Halbleiterschicht wird nachfolgend als Porosifizierungsprozess bezeichnet.
  • Bezüglich einer Dotierung der ersten Halbleiterschicht und einer Dotierung der zweiten Halbleiterschicht gilt wenigstens eines der folgenden:
    1. (a) eine Dotierungskonzentration der zweiten Halbleiterschicht ist geringer als das 10-2-fache einer Dotierungskonzentration der ersten Halbleiterschicht;
    2. (b) ein Dotierungstyp der zweiten Halbleiterschicht ist komplementär zu einem Dotierungstyp der ersten Halbleiterschicht.
  • Der Wafer kann sowohl Bedingung (a) als auch Bedingung (b) genügen, d.h. die erste Halbleiterschicht und die zweite Halbleiterschicht können Schichten komplementärer Dotierungstypen sein und die Dotierungskonzentration der zweiten Halbleiterschicht ist geringer als das 10-2-(=1E-2)-fache der Dotierungskonzentration der ersten Halbleiterschicht, oder der Wafer kann nur einer der Bedingungen (a) und (b) genügen. Der „Dotierungstyp“ ist entweder n oder p, so dass, wenn der Wafer Bedingung (b) genügt, die erste Halbleiterschicht eine von einer p-dotierten (p-Typ) Schicht und einer n-dotierten (n-Typ) Schicht ist und die zweite Halbleiterschicht die andere von einer p-dotierten (p-Typ) Schicht und einer n-dotierten (n-Typ) Schicht ist. Außerdem ist die „Dotierungskonzentration“ die effektive Dotierungskonzentration.
  • Gemäß einem Beispiel ist die Dotierungskonzentration der ersten Halbleiterschicht wenigstens das 1E3-fache oder wenigstens das 1E4-fache der Dotierungskonzentration der zweiten Halbleiterschicht. Gemäß einem Beispiel ist die Dotierungskonzentration der ersten Halbleiterschicht höher als 1E18 cm-3, insbesondere höher als 1E19 cm-3, und die Dotierungskonzentration der zweiten Halbleiterschicht ist niedriger als 1E16 cm-3 oder sogar niedriger als 1E14 cm-3.
  • Bezug nehmend auf 1 umfasst das Verfahren außerdem das Entfernen des porösen Gebiets durch einen Ätzprozess. Ein gegebenes Volumen des porösen Gebiets hat eine Oberfläche, die einige hundert Mal die Oberfläche eines nicht-porösen Gebiets desselben Volumens ist. Aufgrund der größeren Oberfläche kann das poröse Gebiet wesentlich schneller als ein nicht-poröses Gebiet geätzt werden. Damit wird das poröse Gebiet in dem Ätzprozess vollständig entfernt, während angrenzende nicht-poröse Gebiete durch den Ätzprozess im Wesentlichen nicht geätzt werden. Gemäß einem Beispiel sind die erste Halbleiterschicht und die zweite Halbleiterschicht so aneinander angepasst, dass das poröse Gebiet nur in der ersten Halbleiterschicht aber nicht in der zweiten Halbleiterschicht hergestellt wird, so dass im Gesamtprozess im Wesentlichen nur Abschnitte des ersten Halbleiterwafers entfernt werden.
  • Letzteres wird erreicht durch Realisieren der ersten Halbleiterschicht mit einer höheren Dotierungskonzentration als die zweite Halbleiterschicht, d.h. durch Realisieren der ersten Halbleiterschicht mit einer Dotierungskonzentration, die wenigstens das 102-fache der Dotierungskonzentration der zweiten Halbleiterschicht beträgt. Allgemein, je geringer die Dotierungskonzentration der zweiten Halbleiterschicht relativ zu der Dotierungskonzentration der ersten Halbleiterschicht ist, umso selektiver ist der Porosifizierungsprozess. Je selektiver der Porosifizierungsprozess ist, umso kleiner ist der porosifizierte Abschnitt der zweiten Halbleiterschicht relativ zu dem porosifizierten Abschnitt der ersten Halbleiterschicht.
  • Gemäß einem Beispiel ist die erste Halbleiterschicht ein Halbleitersubstrat und die zweite Halbleiterschicht ist eine Epitaxieschicht, die auf dem Substrat hergestellt ist. Gemäß einem Beispiel wurde die zweite Halbleiterschicht durch Implantieren und/oder Diffundieren von Dotierstoffatomen in ein Halbleitersubstrat hergestellt, wobei ein Rest des Substrats die erste Halbleiterschicht bildet. In einem dotierten Substrat eines ersten Dotierungstyps kann eine zweite Halbleiterschicht des ersten Dotierungstyps und mit einer niedrigeren Dotierungskonzentration als ein Rest des Substrats oder eine zweite Halbleiterschicht eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps hergestellt werden durch Implantieren und/oder Diffundieren von Dotierstoffatomen des zweiten Dotierungstyps.
  • 2A - 2C veranschaulichen ein Beispiel eines Verfahrens gemäß 1 weiter im Detail. Die 2A - 2C zeigen jeweils eine vertikale Schnittansicht eines Beispiels eines Halbleiterwafers, die 2A und 2B zeigen weiterhin eine Anordnung, die dazu verwendet wird, ein poröses Gebiet in dem Halbleiterwafer herzustellen.
  • 2A zeigt den Wafer vor dem Porosifizierungsprozess. Bezug nehmend auf 2A umfasst der Wafer eine erste Halbleiterschicht 10 und eine zweite Halbleiterschicht 20, die an die erste Halbleiterschicht 10 angrenzt. Gemäß einem Beispiel sind die erste und zweite Halbleiterschicht 10, 20 jeweils eine monokristalline Halbleiterschicht, so dass der Wafer ein monokristalliner Halbleiterwafer ist. Gemäß einem Beispiel besteht der Wafer aus Silizium (Si), Siliziumkarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN), oder Ähnlichem. Gemäß einem Beispiel sind die erste und zweite Halbleiterschicht 10, 20 jeweils eine dotierte Halbleiterschicht, wobei wenigstens eine der oben angeführten Bedingungen (a) und (b) bezüglich einer Dotierung der ersten Halbleiterschicht 10 und einer Dotierung der zweiten Halbleiterschicht 20 erfüllt ist.
  • Das Herstellen des porösen Gebiets in der ersten Halbleiterschicht 10 umfasst das in Kontakt bringen eines porosifizierenden Mittels 50 mit einer ersten Oberfläche 11 der ersten Halbleiterschicht 10 und das Anlegen einer Spannung V1 zwischen der ersten Halbleiterschicht 10 und dem porosifizierenden Mittel 50. Bei dem in 2A gezeigten Beispiel umfasst das Anlegen der Spannung V1 zwischen der ersten Halbleiterschicht 10 und dem porosifizierenden Mittel 50 das Eintauchen einer ersten Elektrode 41 in das porosifizierende Mittel 50, das Kontaktieren der ersten Halbleiterschicht 10 mit einer zweiten Elektrode 42 und das Anlegen der Spannung V1 zwischen die erste Elektrode 41 und die zweite Elektrode 42. Gemäß einem Beispiel ist die Spannung V1 eine Gleichspannung (DC-Spannung), die ausgewählt ist aus zwischen 1V und 12V. Gemäß einem weiteren Beispiel ist eine Stromquelle (nicht dargestellt) zwischen die ersten Elektrode 41 und die zweite Elektrode 42 geschaltet. In jedem Fall fließt ein Strom zwischen der ersten und zweiten Elektrode 41, 42 über das porosifizierende Mittel 50 und die erste Halbleiterschicht 10, wobei die im Zusammenhang mit diesem Strom stehende Energie bewirkt, dass das porosifizierende Mittel 50 die erste Halbleiterschicht 10 in solchen Gebieten porosifiziert, die in Kontakt mit dem Mittel 50 sind.
  • Gemäß einem Beispiel umfasst das porosifizierende Mittel 50 Flusssäure (HF). Gemäß einem Beispiel wird eine wässrige Lösung, die HF enthält, als das porosifizierende Mittel 50 verwendet. Gemäß einem weiteren Beispiel umfasst das porosifizierende Mittel 50 HF und Ethanol, wie beispielsweise eine wässrige Lösung, die HF und Ethanol enthält. Gemäß einem Beispiel ist eine Polarität der Spannung V1 derart, dass ein elektrisches Potential der ersten Elektrode 41 negativer ist als ein elektrisches Potential der zweiten Elektrode 42. Bei diesem Beispiel wirkt die zweite Elektrode 42 als Anode und die erste Elektrode 41 wirkt als Kathode in dem Porosifizierungsprozess.
  • Das porosifizierende Mittel 50 ist bei dem in 2A gezeigten Beispiel eine Flüssigkeit. Bei diesem Beispiel umfasst das in Kontakt bringen des porosifizierenden Mittels 50 mit der ersten Oberfläche 11 der ersten Halbleiterschicht 10 das Herstellen eines Reservoirs durch die erste Oberfläche 11 der ersten Halbleiterschicht 10 und ein röhrenförmiges Element 31 und das wenigstens teilweise Füllen des Reservoirs mit dem porosifizierenden Mittel 50. Das röhrenförmige Element 31 ist in Kontakt mit der ersten Oberfläche 11 der Halbleiterschicht 10 und bildet Seitenwände des Reservoirs, und die erste Oberfläche 11 der ersten Halbleiterschicht 10 bildet einen Boden des Reservoirs.
  • Nach Anlegen der Spannung V1 bildet das porosifizierende Mittel 50 ein poröses Gebiet in der ersten Halbleiterschicht 10. Die Porosifizierung beginnt an der ersten Oberfläche 11. Das heißt, zuerst wird das poröse Gebiet 12 an der ersten Oberfläche 11 gebildet, wo das porosifizierende Mittel 50 zuerst in Kontakt mit der ersten Halbleiterschicht 10 ist. Das porosifizierende Mittel 50 dringt in das poröse Gebiet 12 ein, so dass sich das poröse Gebiet 12 weiter in die erste Halbleiterschicht 10 erstreckt. 2B zeigt das durch den Porosifizierungsprozess hergestellte poröse Gebiet 12. Bei diesem Beispiel erstreckt sich das poröse Gebiet 12 in einer vertikalen Richtung von der ersten Oberfläche 11 der Halbleiterschicht 10 durch die erste Halbleiterschicht 10 nach unten zu der zweiten Halbleiterschicht 20. In horizontalen Richtungen ist eine Abmessung des porösen Gebiets 12 im Wesentlichen gegeben durch eine Fläche solcher Abschnitte der ersten Oberfläche 11, die in Kontakt mit dem porosifizierenden Mittel 50 sind. Mit anderen Worten, die Abmessung des porösen Gebiets 12 in horizontalen Richtungen ist im Wesentlichen gegeben durch die Abmessung des röhrenförmigen Elements 31, das das Reservoir für das porosifizierende Mittel 50 bildet. Die „vertikale Richtung“ ist eine Richtung senkrecht zu der ersten Oberfläche 11 der ersten Halbleiterschicht 10. „Horizontale Richtungen“ sind Richtungen parallel zu der ersten Oberfläche 11. Gemäß einem Beispiel wird das poröse Gebiet 12 so hergestellt, dass es wenigstens 80% eines Volumens der ersten Halbleiterschicht 10 überdeckt.
  • Bezug nehmend auf 2B kann sich das poröse Gebiet 12 zu der zweiten Halbleiterschicht 20, aber nicht in die zweite Halbleiterschicht 20 erstrecken. Das heißt, die zweite Halbleiterschicht 20 kann im Wesentlichen durch den Porosifizierungsprozess unbeeinflusst bleiben. Dies kann wie oben erwähnt erreicht werden durch Realisieren der ersten Halbleiterschicht 10 mit einer höheren Dotierungskonzentration als die zweite Halbleiterschicht 20 und/oder mit einem Dotierungstyp, der zu einem Dotierungstyp der ersten Halbleiterschicht 10 komplementär ist. Gemäß einem Beispiel ist die erste Halbleiterschicht 10 eine Schicht vom p-Typ (p-dotierte Schicht) und die zweite Halbleiterschicht 20 eine Schicht vom n-Typ (n-dotierte Schicht).
  • Die 2A - 2C veranschaulichen nur einen Abschnitt der zweiten Halbleiterschicht, nämlich einen Abschnitt, der an die erste Halbleiterschicht 10 angrenzt. Um weitgehend zu vermeiden, dass sich das poröse Gebiet in die zweite Halbleiterschicht 20 erstreckt, hat wenigstens der Abschnitt der zweiten Halbleiterschicht 20, der an die erste Halbleiterschicht 10 angrenzt, eine wesentlich niedrigere Dotierungskonzentration als die erste Halbleiterschicht 10. Damit kann beabstandet zu einer zwischen der ersten Halbleiterschicht 10 und der zweiten Halbleiterschicht 20 gebildeten Schnittstelle die zweite Halbleiterschicht 20 eine andere Dotierungskonzentration als an der Schnittstelle haben. Dies ist anhand eines Beispiels weiter unten erläutert.
  • 3 zeigt eine Draufsicht des röhrenförmigen Elements 31, das gemäß einem Beispiel Seitenwände des Reservoirs bildet. Bei diesem Beispiel bildet das röhrenförmige Element 31 einen kreisförmigen Ring entlang eines Rands des Wafers. Gemäß einem Beispiel ist die zweite Elektrode 42 eine ringförmige Elektrode, die außerhalb des röhrenförmigen Elements 31 die erste Halbleiterschicht 10 entlang des Rands der ersten Halbleiterschicht 10 kontaktiert. Die erste Elektrode ist in 3 nicht gezeigt. Der „Rand“ der ersten Halbleiterschicht 10 ist ein Abschnitt der ersten Oberfläche 11, der an eine Randoberfläche 14 der ersten Halbleiterschicht 10 angrenzt.
  • 2C zeigt den Wafer nach Entfernen der Porosifizierungsmaßnahmen (engl.: porosification means) und nach dem Ätzprozess. Die „ Porosifizierungsmaßnahmen “ umfassen die ersten und zweiten Elektroden 41, 42, das porosifizierende Mittel 50 und Mittel zum Bilden des Reservoirs, wie beispielsweise das röhrenförmige Element 31, das das porosifizierende Mittel 50 aufnimmt. In dem Ätzprozess wird das poröse Gebiet 12 entfernt, während nicht-poröse Gebiete im Wesentlichen unbeeinflusst bleiben. Bei dem in den 2B und 2C gezeigten Beispiel umfasst das nicht-poröse Gebiet die zweite Halbleiterschicht 20 und einen Abschnitt 13 der ersten Halbleiterschicht 10, der im Porosifizierungsprozess nicht mit dem porosifizierenden Mittel 50 in Kontakt gekommen ist. Dieser Abschnitt 13 grenzt an die Randoberfläche 14 der ersten Halbleiterschicht 10 an. In horizontalen Richtungen erstreckt sich dieser Abschnitt 13 von der Randoberfläche 14 zu dem im Porosifizierungsprozess auf der ersten Oberfläche 11 angeordneten röhrenförmigen Element 31. Dieser Abschnitt 13 wird als Randgebiet oder Ring bezeichnet.
  • Gemäß einem Beispiel wird das Reservoir, das das porosifizierende Mittel 50 aufnimmt, so auf der ersten Oberfläche 11 gebildet, dass das porosifizierende Mittel 50 zu Beginn des Porosifizierungsprozesses mit wenigstens 80%, wenigstens 90% oder wenigstens 95% der ersten Oberfläche 11 der ersten Halbleiterschicht 10 in Kontakt ist. In diesem Fall und, wenn das poröse Gebiet 12 so hergestellt wird, dass es sich nach unten zu der zweiten Halbleiterschicht 20 erstreckt, macht der Rand 13 weniger als 20%, weniger als 10% oder weniger als 5% der ersten Halbleiterschicht 10 aus. Damit kann durch das in den 2A - 2C dargestellte Verfahren das meiste der ersten Halbleiterschicht 10 entfernt werden.
  • Weiterhin ist aufgrund der Selektivität des Porosifizierungsprozesses die zweite Halbleiterschicht 20 durch den Porosifizierungsprozess und den Entfernungsprozess im Wesentlichen unbeeinflusst. Das heißt, das meiste der ersten Halbleiterschicht 10 wird nach unten zu der zweiten Halbleiterschicht 20 entfernt, während die zweite Halbleiterschicht 20 im Wesentlichen nicht entfernt wird. Damit ist in der vertikalen Richtung die Dicke des entfernten Materials im Wesentlichen gegeben durch die Dicke der ersten Halbleiterschicht 10, während die Dicke der zweiten Halbleiterschicht 20 im Wesentlichen beibehalten wird. Außerdem ist eine erste Oberfläche 21 der zweiten Halbleiterschicht 20, die durch den Entfernungsprozess erhalten wird, im Wesentlichen definiert durch eine Schnittstelle zwischen der ersten Halbleiterschicht 10 und der zweiten Halbleiterschicht 20 vor dem Porosifizierungsprozess. Mit anderen Worten, der Porosifizierungs- und Entfernungsprozess endet im Wesentlichen an dieser Schnittstelle. Dies ist unabhängig von möglichen Dickenvariationen der ersten Halbleiterschicht 10, d.h. unabhängig davon, ob die Oberfläche 11 der ersten Schicht 10 planar oder nichtplanar ist.
  • Der Ätzprozess kann ein Trockenätzprozess, wie beispielsweise ein Plasmaätzprozess unter Verwendung von wenigstens einem von Cl2, SF6, HBr, NF3, CF4 oder ein Nassätzprozess, wie beispielsweise ein Ätzprozess unter Verwendung einer Lösung von HF und HNO3, einer Lösung von TMAH (Tetramethylammoniumhydroxid) und Alkohol oder eine Lösung von KOH und Alkohol sein.
  • Gemäß einem Beispiel umfasst der Wafer eine dritte Halbleiterschicht 30 (die in den 2A - 2C in gestrichelten Linien dargestellt ist), die an die zweite Halbleiterschicht 20 angrenzt. Bei diesem Beispiel kann die zweite Halbleiterschicht 20 eine relativ dünne Schicht mit einer Dicke von weniger als 10 Mikrometern, weniger als 5 Mikrometer oder sogar weniger als 1 Mikrometer sein. Gemäß einem Beispiel sind sowohl die zweite Halbleiterschicht 20 als auch die dritte Halbleiterschicht 30 Epitaxieschichten. Gemäß einem Beispiel wird die zweite Halbleiterschicht hergestellt durch Implantieren und/oder Diffundieren von Dotierstoffatomen in die erste Halbleiterschicht 10 (die ein Halbleitersubstrat sein kann) und ist die dritte Halbleiterschicht 30 eine auf der zweiten Halbleiterschicht 20 gewachsene Epitaxieschicht. Gemäß einem Beispiel umfasst das Verfahren außerdem das Entfernen des Rands 13. Dies kann einen mechanischen Polierprozess, einen chemisch-mechanischen Polier-(CMP)-Prozess oder einen Laserschneideprozess umfassen. Eine vertikale Schnittansicht des Wafers nach Entfernen des Rands 13 ist in 4 dargestellt.
  • Gemäß einem Beispiel wurden vor dem teilweisen Entfernen der ersten Halbleiterschicht mehrere identische Halbleiterbauelemente in der zweiten Halbleiterschicht 20 hergestellt und der Wafer wird anschließend zerteilt, um mehrere einzelne Halbleiterbauelemente zu bilden. Im vorliegenden Sin umfasst „Halbleiterbauelement“ ein diskretes Halbleiterbauelement, wie beispielsweise einen Transistor, eine Diode, einen Thyristor, oder ähnliches, aber auch eine integrierte Schaltung mit mehreren Bauelementen. 5 zeigt schematische eine Draufsicht des Wafers nach dem teilweisen Entfernen der ersten Halbleiterschicht 10, das heißt, nach dem in den 2A bis 2C veranschaulichten Prozess. Genauer, 5 zeigt eine Draufsicht des Randes 13 und der ersten Oberfläche 21 der zweiten Halbleiterschicht 20, wobei diese erste Oberfläche durch Entfernen des porösen Gebiets 12 aufgedeckt wird. In 5 veranschaulicht die Bezugszahl 100 Positionen mehrerer einzelner Halbleiterbauelemente. Diese Halbleiterbauelemente sind von der Randoberfläche 14 und dem Rand 13 beanstandet. Der Wafer wird schließlich entlang von Schneidelinien, die zwischen den einzelnen Halbleiterbauelementen angeordnet sind, unterteilt, um mehrere einzelne Halbleiterbauelemente zu erhalten. Gemäß einem Beispiel wird der Rand 13 vor dem Unterteilen des Wafers entfernt.
  • Gemäß einem weiteren Beispiel wird der Wafer ohne vorherige Entfernung des Randes 13 unterteilt. Ducht Unterteilen des Wafer wird der Rad 13 „automatisch“ entfernt, so dass keine Notwenigkeit besteht, den Rad 13 vorher zu entfernen.
  • Darüber hinaus können nach dem teilweisen Entfernen der ersten Halbleiterschicht 10 und vor dem Zerteilen des Wafers weitere Prozessschritte durchgeführt werden. Diese Prozessschritte umfassen beispielsweise das Einbringen von Dotierstoffatomen über die erste Oberfläche 21 in die zweite Halbleiterschicht, das Herstellen einer Metallisierung auf der ersten Oberfläche 21 oder ähnliches. Der Rand 13 kann helfen, den Wafer während dieser Prozessschritte zu stabilisieren.
  • Wie oben ausgeführt ist es wünschenswert, die erste Halbleiterschicht 10 unterhalb solcher Abschnitte der ersten Oberfläche 11 zu porosifizieren, die in Kontakt mit dem porosifizierenden Mittel 50 sind und die sich nach unten zu der zweiten Halbleiterschicht 20 erstrecken. Es ist nicht erwünscht, dass, abgesehen vom Rand 13, nicht-porosifizierte Gebiete der ersten Halbleiterschicht 10 nach dem Porosifizierungsprozess verbleiben. 6 zeigt eine vertikale Schnittansicht des Wafers nach einem unvollständigen Porosifizierungsprozess. Am Ende dieses Porosifizierungsprozesses verbleibt ein nicht-porosifizierter Abschnitt 15 der ersten Halbleiterschicht 10. Innerhalb der ersten Halbleiterschicht 10 ist dieses nicht-porosifizierte Gebiet 15 durch das poröse Gebiet 12 umgeben. Bei diesem Beispiel trennt das poröse Gebiet 12 das nicht-poröse Gebiet 15 von solchen Abschnitten der ersten Halbleiterschicht 10, die an die zweite Elektrode 42 angeschlossen sind.
  • Um eine Situation, wie sie in 6 dargestellt ist, zu vermeiden, ist es wünschenswert, den Porosifizierungsprozess so zu steuern, dass während des Porosifizierungsprozesses das poröse Gebiet 12 die zweite Halbleiterschicht 20 in einer Mitte des Wafers zuerst berührt und sich dann in lateralen Richtungen weiter in Richtung der Randoberfläche ausdehnt. Einige Beispiele, wie dies erreicht werden kann, sind nachfolgend erläutert.
  • Ein Beispiel, wie der Porosifizierungsprozess verbessert werden kann, um eine Situation, wie sie in 6 dargestellt ist, zu vermeiden, ist in den 7A-7B dargestellt. Dieses Beispiel umfasst das Realisieren der ersten Halbleiterschicht 10 derart, dass eine Dicke der ersten Halbleiterschicht 10 ein Minimum in der Mitte des Wafers hat und in Richtung der Randoberfläche 13 zunimmt. In diesem Fall ist die erste Oberfläche 11 konisch (wie in 7 dargestellt ist), geschüsselt (nicht gezeigt) oder ähnliches. 7A zeigt den Wafer während des Porosifizierungsprozesses. Eine erste Oberfläche 11 dieser Art kann beispielsweise durch einen Polier- oder Schleifprozess erhalten werden.
  • Wie anhand von 7A ersichtlich ist, beginnt die Porosifizierung an der ersten Oberfläche 11 unterhalb der ersten Elektrode 41 und erstreckt sich das poröse Gebiet 12 von solchen Abschnitten der ersten Oberfläche 11, die unterhalb der ersten Elektrode 41 angeordnet sind, in der vertikalen Richtung und in horizontalen Richtungen. Da die Halbleiterschicht 10 die geringste Dicke in der Mitte des Wafers hat, berührt das poröse Gebiet 12 die zweite Halbleiterschicht 20 zuerst in der Mitte des Wafers, wie in 7A dargestellt ist. Von dort breitet sich das poröse Gebiet 12 in horizontalen Richtungen weiter aus, bis im Wesentlichen die erste Halbleiterschicht 10 unterhalb solcher Abschnitte der ersten Oberfläche 11, die in Kontakt mit dem porosifizierenden Mittel 50 sind, vollständig porosifiziert ist. Bei dem in den 7A und 7B dargestellten Beispiel hat die erste Elektrode 41 die Form einer Platte. Gemäß einem Beispiel ist die erste Elektrode 41 innerhalb des röhrenförmigen Elements 31 so angeordnet, dass ein Rand der plattenförmigen ersten Elektrode 41 äquidistant zu dem röhrenförmigen Element ist. Gemäß einem Beispiel ist eine Fläche der ersten Elektrode 41 wenigstens 50% oder wenigstens 75% eines Querschnitts des röhrenförmigen Elements 31.
  • Die 8A und 8B veranschaulichen ein weiteres Beispiel eines Porosifizierungsprozesses. Bei diesem Beispiel hat die erste Elektrode 41 die Form einer Nadel. Das heißt, eine Projektion der ersten Elektrode 41 auf die erste Oberfläche 11 ist wesentlich geringer als eine Querschnittsfläche des röhrenförmigen Elements 31. Gemäß einem Beispiel ist diese Projektion der nadelförmigen ersten Elektrode 41 auf die erste Oberfläche 11 geringer als 10% der Querschnittsfläche des röhrenförmigen Elements 31. Außerdem ist die erste Elektrode 41 während des Porosifizierungsprozesses im Wesentlichen oberhalb der Mitte des Wafers angeordnet.
  • 8A zeigt den Wafer während des Porosifizierungsprozesses. Wie anhand von 8A ersichtlich ist, beginnt das poröse Gebiet 12 unterhalb der ersten Elektrode 41 an der Oberfläche 11 der ersten Halbleiterschicht 10 gebildet zu werden und breitet sich von da in der vertikalen Richtung und in horizontalen Richtungen aus. Bei diesem Beispiel berührt das poröse Gebiet 12 die zweite Halbleiterschicht 20 zuerst in der Mitte des Wafers und breitet sich von dort in horizontalen Richtungen aus.
  • Die 9A und 9B veranschaulichen ein weiteres Beispiel eines Porosifizierungsprozesses. Bei diesem Beispiel hat die erste Elektrode 41 mehrere Elektrodenabschnitte 411-417 wobei ein Abstand zwischen diesen Elektrodenabschnitten 411-417 und der ersten Oberfläche 11 mit zunehmendem Abstand des jeweiligen Elektrodenabschnitts zur Mitte des Wafers zunimmt. Mit anderen Worten, je weiter ein Elektrodenabschnitt 411-417 von der Mitte des Wafers in horizontalen Richtungen entfernt angeordnet ist, umso weiter ist der jeweilige Elektrodenabschnitt in der vertikalen Richtung von der ersten Oberfläche 11 entfernt angeordnet.
  • 9A zeigt den Wafer während des Porosifizierungsprozesses. Bei diesem Beispiel erstreckt sich das poröse Gebiet 12 schneller in solche Gebiete der ersten Halbleiterschicht 10, in denen die Elektrodenabschnitte näher an der ersten Oberfläche 11 sind. Weil ein Abstand zwischen der ersten Oberfläche 11 und einem Elektrodenabschnitt 411 in der Mitte des Wafers kleiner ist als die Abstände zwischen der ersten Oberfläche 11 und anderen Elektrodenabschnitten 412-417 hat das poröse Gebiet 12 die höchste Ausbreitungsgeschwindigkeit in der Mitte des Wafers, so dass das poröse Gebiet 12 die zweite Halbleiterschicht 20 in der Mitte des Wafers zuerst berührt. 9B zeigt den Wafer am Ende des Porosifizierungsprozesses.
  • Eine erste Elektrode 41, wie sie in den 9A und 9B gezeigt ist, kann die Form einer bandförmigen Elektrode haben, die in die Form einer Spirale gewunden ist. Eine Draufsicht auf eine solche spiralförmige erste Elektrode 41 ist in 10A dargestellt.
  • Gemäß einem weiteren Beispiel, das in 10B dargestellt ist, umfasst die Elektrode 41 mehrere (zwei oder mehr) konzentrische elektrisch leitende Ringe 41A-41C . Gemäß einem Beispiel sind diese Ringe gleichzeitig an die Spannungs- oder Stromquelle 41 angeschlossen.
  • Gemäß einem weiteren Beispiel sind diese Ringe 41A-41C jeweils über einen jeweiligen elektronischen Schalter 44A-44C an die Spannungs- oder Stromquelle 43 angeschlossen und die Schalter werden sukzessive aktiviert (eingeschaltet), so dass zu Beginn des Porosifizierungsprozesses ein innerster Ring 41A an die Spannungs- oder Stromquelle 43 angeschlossen ist, danach der direkt benachbarte Ring 41B an die Spannungs- oder Stromquelle 43 angeschlossen ist, usw. Mit anderen Worten, umso entfernter ein Ring 41A-41C von einer Mitte der Ringkonfiguration ist, umso später wird er in dem Porosifizierungsprozess an die Spannungs- oder Stromquelle 43 angeschlossen. Bei diesem Beispiel können die Ringe 41A-41C denselben Abstand zu der Oberfläche 21 haben.
  • Die 11A und 11B veranschaulichen ein weiteres Beispiel eines Porosifizierungsprozesses. Bei diesem Beispiel ist die erste Oberfläche 11 der ersten Halbleiterschicht 10 im Wesentlichen planar und die erste Elektrode 41 hat eine derartige Form, dass ein Abstand zwischen der ersten Elektrode 41 und der ersten Oberfläche 11 in Richtung des röhrenförmigen Elements 31 zunimmt. Bei dem in den 11A und 11B dargestellten Beispiel ist eine Oberfläche der ersten Elektrode 41, die der ersten Oberfläche 11 der ersten Halbleiterschicht zugeordnet ist, konisch. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren (nicht dargestellten) Beispiel ist diese Oberfläche konvex oder hat die Form eines abgeschnittenen Kegels. 11A zeigt den Wafer während des Porosifizierungsprozesses und 11B zeigt den Wafer nach dem Porosifizierungsprozess. Bei diesem Beispiel breitet sich das poröse Gebiet 12 in der ersten Halbleiterschicht 10 in der Mitte des Wafers schneller aus, so dass das poröse Gebiet 12 die zweite Halbleiterschicht 20 zuerst in der Mitte des Wafers berührt.
  • Die 12A und 12B veranschaulichen ein weiteres Beispiel eines Porosifizierungsprozesses. Bei diesem Beispiel wird der Wafer durch einen Halter 60 gehalten und ist der Halter 60 in einem Behälter 32 angeordnet, der mit dem porosifizierenden Mittel 50 gefüllt werden kann. Die erste Elektrode 41 kann eine plattenförmige Elektrode sein, die im Wesentlichen parallel zu der ersten Oberfläche 11 der ersten Halbleiterschicht 10 ist. Der Halter 60 ist in dem Behälter 32 angeordnet, so dass die erste Oberfläche 11 im Wesentlichen senkrecht zu einer Oberfläche 51 des porosifizierenden Mittels 50 ist. Während des Porosifizierungsprozesses wird die Position des Wafers relativ zu der Oberfläche 51 des porosifizierenden Mittels 50 variiert, sodass das porosifizierende Mittel 50 zuerst nahe zu einem Abschnitt der Randoberfläche 14 mit der ersten Oberfläche 11 der ersten Halbleiterschicht 10 in Kontakt kommt. Diese ist in 12A dargestellt.
  • Die Fläche der ersten Oberfläche 11, die mit dem porosifizierenden Mittel 50 in Kontakt kommt, nimmt während des Porosifizierungsprozesses zu bis die gesamte Fläche, die nicht durch den Halter 60 bedeckt ist, in Kontakt mit dem porosifizierenden Mittel 50 ist. Die Position des Wafers relativ zu der Oberfläche 51 des porosifizierenden Mittels 50 kann variiert werden durch Beibehalten der Position des Wafers innerhalb des Behälters 32 und zunehmendes Füllen des Behälters 32 mit dem porosifizierenden Mittel 50. Dies ist in den 12A und 12B dargestellt. Alternativ wird der Behälter 32 so mit dem porosifizierenden Mittel gefüllt, das sein Füllpegel konstant ist, und wird der Wafer langsam mit kontrollierter Geschwindigkeit in das porosifizierende Mittel 50 eingetaucht.
  • Gemäß einem Beispiel wird die zweite Halbleiterschicht 20 dazu verwendet, Halbleiterbauelemente darin zu integrieren. In diesem Fall ist die Dotierungskonzentration der zweiten Schicht 20 so gewählt, dass eine selektive Porosifikation erreicht werden kann und das Halbleiterbauelemente mit gewünschten elektrischen Eigenschaften erreicht werden.
  • Wie oben ausgeführt können eines oder mehrere Halbleiterbauelemente in dem Wafer integriert werden, insbesondere in der zweiten Halbleiterschicht 20 des Wafers. Die 13 und 14 zeigen ein Beispiel eines vertikalen Halbleiterbauelements, das in der zweiten Halbleiterschicht 20 integriert ist. 13 zeigt das Halbleiterbauelement vor einem teilweisen Entfernen der ersten Halbleiterschicht 10, und 14 zeigt das Halbleiterbauelement nach dem teileweisen Entfernen der ersten Halbleiterschicht 10 und weiteren Prozessschritten. Die 13 und 14 zeigen jeweils einen Abschnitt eines Transistorbauelements, wobei wie oben ausgeführt mehrere Transistorbauelemente in der zweiten Halbleiterschicht 20 integriert werden können. „Integrieren eines Halbleiterbauelements in der zweiten Halbleiterschicht“ umfasst im vorliegenden Sinn das Herstellen von Bauelementstrukturen des Halbleiterbauelements in der zweiten Halbleiterschicht 20, jedoch auch auf einer zweiten Oberfläche 22. „Die zweite Oberfläche 22“ ist eine Oberfläche, die von der ersten Halbleiterschicht 10 weg zeigt.
  • Lediglich zur Veranschaulichung ist das in den 13 und 14 gezeigte Transistorbauelement ein vertikales Transistorbauelement. Es sei erwähnt, dass ein Transistorbauelement nur ein Beispiel einer Vielfalt von vertikalen Halbleiterbauelementen ist, das basierend auf der zweiten Halbleiterschicht 20 hergestellt werden kann. Weitere Beispiel umfassen, ohne jedoch darauf beschränkt zu sein, eine vertikale Diode, einen vertikalen Thyristor, oder ähnliches.
  • Bezugnehmend auf die 13 und 14 umfasst das Herstellen des Transistorbauelements das Herstellen mehrerer Transistorzellen 70, wobei diese Transistorzellen 70 jeweils ein Bodygebiet 71 in der zweiten Halbleiterschicht 20, ein Sourcegebiet 72 in dem Bodygebiet 70 und eine durch ein Gatedielektrikum 74 dielektrisch gegenüber dem Bodygebiet 71 isolierte Gateelektrode 73 umfasst. Außerdem wird eine Sourceelektrode 75 derart auf der zweiten Oberfläche hergestellt, dass sie an die Source- und Bodygebiete 72, 71 der Transistorzellen 70 angeschlossen ist. Diese Sourceelektrode 75 bildet einen Sourceknoten oder ist an einen Sourceknoten S des Transistorbauelements angeschlossen. Außerdem sind die Gateelektroden 73 der einzelnen Transistorzellen 70 an einen gemeinsamen Gateknoten G angeschlossen, wobei Verbindungen zwischen den Gateelektroden 73 und dem Gateknoten G in den 13 und 14 nur schematisch dargestellt sind. Lediglich zur Veranschaulichung sind die Gateelektroden 73 bei dem in 14 gezeigten Beispiel planare Gateelektroden. Das heißt, die Gateelektroden 73 sind auf der zweiten Oberfläche 22 ausgebildet und gegenüber der Sourceelektrode 75 isoliert. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren (nicht dargestellten) Beispiel sind die Gateelektroden 73 und die Gatedielektrika 74 in Gräben in der zweiten Halbleiterschicht 20 angeordnet..
  • Die Body- und Sourcegebiete 71, 72 können hergestellt werden durch Einbringen von Dotierstoffatomen über die zweite Oberfläche 22 in die zweite Halbleiterschicht 20, wobei das Einbringen der Dotierstoffatome wenigstens eines von einem Implantationsprozess und einen Diffusionsprozess umfassen kann. Die zweite Halbleiterschicht 20 kann hergestellt werden durch epitaktisches Wachsen einer oder mehrere Epitaxieschichten auf der ersten Halbleiterschicht. Die zweite Halbleiterschicht kann eine Grunddotierung haben. Diese Grunddotierung kann hergestellt werden durch in-situ Dotieren der einen oder mehreren Epitaxieschichten während des Epitaxiewachstumsprozesses.
  • Driftgebiete 79 der Transistorzellen können durch Abschnitte der zweiten Halbleiterschicht gebildet werden, die die Grunddotierung haben. Optional umfasst jede Transistorzelle 70 außerdem ein Kompensationsgebiet 76, das an das Bodygebiet 72 angrenzt. Diese Kompensationsgebiete 76 werden beispielsweise hergestellt durch Implantieren und/oder Diffundieren von Dotierstoffatomen in die eine oder die mehreren Epitaxieschichten, die die zweite Halbleiterschicht 20 bilden. Bezugnehmend auf 13 können die Driftgebiete 79 so hergestellt werden, dass sie sich nach unten zu der ersten Halbleiterschicht 10 erstrecken, und können die Kompensationsgebiete so hergestellt werden, dass sie zu der ersten Halbleiterschicht 10 beabstandet sind.
  • Optional umfasst das Transistorbauelement außerdem ein Feldstoppgebiet 77 (das in den 13 und 14 in gestrichelten Linien dargestellt ist) desselben Dotierungstyps wie das Driftgebiet 75, jedoch höher dotiert. Gemäß einem Beispiel ist das Feldstoppgebiet 77 zu der ersten Halbleiterschicht 10 beabstandet. Das Feldstoppgebiet 77 kann hergestellt werden in dem Prozess des Herstellens der zweiten Halbleiterschicht 20 auf der ersten Halbleiterschicht 10.
  • Das Transistorbauelement kann als n-leitendes Transistorbauelement oder als p-leitendes Transistorbauelement ausgebildet sein. In einem n-leitenden Transistorbauelement sind Sourcegebiete 72 und die Driftgebiete 75 n-dotiert und die Bodygebiete 71 und die optionalen Kompensationsgebiete 76 p-dotiert. In einem p-leitenden Transistorbauelement sind die Dotierungstypen der einzelnen Bauelementgebiete komplementär zu den Dotierungstypen der entsprechenden Bauelementgebiete in einem n-leitenden Transistorbauelement.
  • 14 zeigt das Transistorbauelement nach Entfernen der ersten Halbleiterschicht 10 und weiteren Prozessschritten. Diese Prozessschritte umfassen das Einbringen von Dotierstoffatomen in die erste Oberfläche 21 der zweiten Halbleiterschicht 20, um ein Draingebiet 78 zu bilden, und das Herstellen einer Drainmetallisierung 80 auf dem Draingebiet 78. Diese Prozessschritte können durchgeführt werden vor Entfernen des Randes 13 und Unterteilen des Wafers, wie in 5 gezeigt ist.
  • Das Transistorbauelement kann als MOSFET oder als IGBT realisiert sein. In einem MOSFET hat das Draingebiet 78 denselben Dotierungstyp wie die Source- und Driftgebiete 72, 79, und in einem IGBT hat das Draingebiet (das auch als Kollektorgebiet bezeichnet werden kann) einen Dotierungstyp, der komplementär ist zu dem Dotierungstyp der Source- und Driftgebiete 72, 79.
  • Ein relevantes Merkmal eines Transistorbauelements des in den 13 und 14 gezeigten Typs ist der Einschaltwiderstand, welches ein elektrischer Widerstand des Transistorbauelements zwischen der Sourcemetallisierung 75 und der Drainmetallisierung 80 im Ein-Zustand (eingeschaltet Zustand) ist. Der Einschaltwiderstand ist hauptsächlich abhängig von einem Widerstand des Driftgebiets 75 zwischen dem Draingebiet 78 und dem Bodygebiet 71, wobei dieser Widerstand abhängig ist von einer Dotierungskonzentration der Driftgebiete 79 und einer Länge der Driftgebiete 75, welches der Abstand zwischen dem Draingebiet 78 und den Kanalgebieten ist. „Kanalgebiete“ sind Abschnitte des Bodygebiets 72, die an die Gatedielektrika 74 angrenzen. Im Prozess des Herstellens der zweiten Halbleiterschicht 20 kann die Dotierungskonzentration des Driftgebiets 79 mit hoher Genauigkeit eingestellt werden. Auch eine Dicke der zweiten Halbleiterschicht 20, welches die Abmessung der zweiten Halbleiterschicht 20 zwischen der ersten Halbleiterschicht 10 und der zweiten Oberfläche 22 ist, kann mit hoher Genauigkeit hergestellt werden. Wie oben ausgeführt lässt das oben erläuterte Entfernungsverfahren die zweite Halbleiterschicht 20 im Wesentlichen unberührt. Daher ist die Dicke der zweiten Halbleiterschicht 20 vor und nach dem Entfernen der ersten Halbleiterschicht 10 im Wesentlichen dieselbe. Damit resultiert aus dem Entfernungsprozess im Wesentlichen keine Dickenvariation der zweiten Halbleiterschicht 20, und damit im Wesentlichen keine Variation des Einschaltwiderstandes des Transistorbauelements. Im Wesentlichen keine Dickenvariation umfasst beispielsweise, dass bei einem 8-Zoll-Wafer Dickenvariationen der zweiten Halbleiterschicht 20 geringer sind als 1,5 Mikrometer oder sogar geringer als 1 Mikrometer.
  • Wie oben ausgeführt ist eine Dotierungskonzentration der zweiten Halbleiterschicht 20 geringer als das 1E-2-fache der Dotierungskonzentration der ersten Halbleiterschicht, um einen selektiven Porosifikationsprozess zu erreichen. In einigen Fällen ist allerdings eine zweite Halbleiterschicht 20 mit einer zum Erreichen eines selektiven Porosifikationsprozesses geeigneten Dotierungskonzentration nicht geeignet, um darin aktive Bauelementgebiete, wie beispielsweise Driftgebiete vertikaler Transistorzellen zu integrieren. Daher kann der Wafer wie oben ausgeführt eine dritte Halbleiterschicht 30 (in den Zeichnungen in gestrichelten Linien dargestellt) auf der zweiten Halbleiterschicht 20 umfassen, wobei die zweite Halbleiterschicht 20 eine dünne Schicht mit einer Dicke von beispielsweise weniger als 10 Mikrometern ist.
  • Bei diesem Beispiel sind aktive Bauelementgebiete, wie beispielsweise Driftgebiete 79, Bodygebiete 71 und Sourcegebiete 72 in der dritten Halbleiterschicht 30 integriert (wobei das Driftgebiet 79 und die optionalen Kompensationsgebiete 60 beim Prozess des Herstellens der dritten Halbleiterschicht 30 hergestellt werden können). Die dünne zweite Halbleiterschicht 20 wird vor dem Herstellen des Draingebiets 78 beispielsweise entfernt. Alternativ werden Dotierstoffatome in die zweite Halbleiterschicht 20 implantiert, um beispielsweise das Draingebiet 78 zu bilden.
  • Obwohl die vorliegende Beschreibung nicht darauf beschränkt ist, zeigen die nachfolgenden nummerierten Beispiele einen oder mehrere Aspekte der Beschreibung.
  • Beispiel 1. Verfahren, das aufweist: in einem Halbleiterkörper, der eine erste Halbleiterschicht und eine an die erste Halbleiterschicht angrenzende zweite Halbleiterschicht aufweist, Herstellen eines porösen Gebiets, das sich von einer ersten Oberfläche in die erste Halbleiterschicht erstreckt; und Entfernen des porösen Gebiets durch einen Ätzprozess, wobei bezüglich einer Dotierung der ersten Halbleiterschicht und einer Dotierung der zweiten Halbleiterschicht wenigstens eines der folgenden gilt: eine Dotierungskonzentration der zweiten Halbleiterschicht ist geringer als das 10-2-fache einer Dotierungskonzentration der ersten Halbleiterschicht; ein Dotierungstyp der zweiten Halbleiterschicht ist komplementär zu einem Dotierungstyp der ersten Halbleiterschicht.
  • Beispiel 2. Verfahren nach Beispiel 1, bei dem das poröse Gebiet so hergestellt wird, dass es wenigstens 80%, wenigstens 90% oder wenigstens 95% des Volumens der ersten Halbleiterschicht abdeckt.
  • Beispiel 3. Verfahren nach Beispiel 1 oder 2, bei dem das poröse Gebiet so hergestellt wird, dass sich in einer vertikalen Richtung der ersten Schicht das poröse Gebiet von der ersten Oberfläche zu der zweiten Oberfläche erstreckt; und sich in lateralen Richtungen der ersten Schicht das poröse Gebiet von einer Mitte in Richtung einer Randoberfläche der ersten Schicht erstreckt.
  • Beispiel 4. Verfahren nach einem beliebigen der vorangehen Beispiele, bei dem das Herstellen des porösen Gebiets aufweist: in Kontakt bringen eines porosifizierenden Mittels mit der ersten Schicht; und Anlegen einer Spannung zwischen dem porosifizierenden Mittel und der ersten Schicht.
  • Beispiel 5. Verfahren nach Beispiel 4, bei dem in Kontakt bringen des porosifizierenden Mittels mit der ersten Schicht aufweist: Anbringen eines röhrenförmigen Elements an der ersten Oberfläche; teilweises Füllen eines durch das röhrenförmige Element und die erste Oberfläche gebildeten Reservoirs mit dem porosifizierenden Mittel.
  • Beispiel 6. Verfahren nach Beispiel 4, bei dem in Kontakt bringen des porosifizierenden Mittels mit der ersten Schicht aufweist: Eintauchen des Wafers in einen Behälter, der das porosifizierende Mittel aufweist.
  • Beispiel 7. Verfahren nach einem beliebigen der Beispiele 4 bis 6, bei dem das Anlegen der Spannung aufweist, die Spannung zwischen dem porosifizierenden Mittel und einem Randgebiet der ersten Schicht anzulegen.
  • Beispiel 8. Verfahren nach Beispiel 4 oder 5, bei dem das Anlegen der Spannung aufweist: Eintauchen einer ersten Elektrode in das porosifizierende Mittel; und Anlegen der Spannung zwischen der ersten Elektrode und der ersten Schicht.
  • Beispiel 9. Verfahren nach Beispiel 8, bei dem die erste Elektrode plattenförmig ist.
  • Beispiel 10. Verfahren nach Beispiel 8, bei dem die erste Elektrode nadelförmig ist.
  • Beispiel 11. Verfahren nach Beispiel 8, bei dem die erste Elektrode derart ist, dass ein Abstand zwischen der ersten Elektrode und der ersten Oberfläche in Richtung eines Randgebiets der ersten Schicht zunimmt.
  • Beispiel 12. Verfahren nach Beispiel 9, bei dem die erste Elektrode konisch ist.
  • Beispiel 13. Verfahren nach Beispiel 11, bei dem die erste Elektrode spiralförmig ist.
  • Beispiel 14. Verfahren nach Beispiel 8, bei dem die erste Elektrode mehrere konzentrische Ringe aufweist.
  • Beispiel 15. Verfahren nach einem beliebigen der Ansprüche 1 bis 14, bei dem die erste Oberfläche im wesentlichen planar ist.
  • Beispiel 16. Verfahren nach einem beliebigen der Beispiele 1 bis 14, bei dem die erste Oberfläche derart konisch ist, dass eine Dicke der ersten Halbleiterschicht in Richtung eines Rands der ersten Schicht zunimmt.
  • Beispiel 17. Verfahren nach einem beliebigen der vorangehenden Beispiele, das weiterhin aufweist: Herstellen mehrerer Transistorzellen in der zweiten Halbleiterschicht vor dem Herstellen des porösen Gebiets und Entfernen des porösen Gebiets.
  • Beispiel 18. Verfahren nach Beispiel 17, das weiterhin aufweist: Herstellen eines Draingebiets in der zweiten Halbleiterschicht nach Entfernen des porösen Gebiets.
  • Beispiel 19. Verfahren nach einem beliebigen der vorangehenden Beispiele, bei dem der Wafer außerdem eine dritte Halbleiterschicht auf der zweiten Halbleiterschicht aufweist, und bei dem die zweite Halbleiterschicht eine Dicke von weniger als 10 Mikrometern, weniger als 5 Mikrometern oder weniger als 1 Mikrometer aufweist.
  • Beispiel 20. Verfahren nach Beispiel 19, das weiterhin aufweist: Herstellen mehreren Transistorzellen in der dritten Halbleiterschicht vor Herstellen des porösen Gebiets.
  • Beispiel 21. Verfahren nach Beispiel 20, das weiterhin aufweist: Entfernen der zweiten Halbleiterschicht; und Herstellen eines Draingebiets in der dritten Halbleiterschicht nach Entfernen des porösen Gebiets.
  • Beispiel 22. Verfahren nach Beispiel 20, das weiterhin aufweist: Herstellen eines Draingebiets in der zweiten Halbleiterschicht nach Entfernen des porösen Gebiets.
  • Während die Erfindung anhand veranschaulichender Beispiele erläutert wurde, soll diese Beschreibung nicht als einschränkend angesehen werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Beispiele, ebenso wie andere Beispiele der Erfindung sind für Fachleute anhand der Beschreibung offensichtlich. Die beigefügten Ansprüche sollen daher beliebige solcher Modifikationen oder Beispiele umfassen.

Claims (22)

  1. Verfahren, das aufweist: in einem Halbleiterkörper, der eine erste Halbleiterschicht (10) und eine an die erste Halbleiterschicht (10) angrenzende zweite Halbleiterschicht (20) aufweist, Herstellen eines porösen Gebiets (12), das sich von einer ersten Oberfläche (11) in die erste Halbleiterschicht (10) erstreckt; und Entfernen des porösen Gebiets (12) durch einen Ätzprozess, wobei bezüglich einer Dotierung der ersten Halbleiterschicht (10) und einer Dotierung der zweiten Halbleiterschicht (20) wenigstens eines der folgenden gilt: eine Dotierungskonzentration der zweiten Halbleiterschicht (20) ist geringer als das 10-2-fache einer Dotierungskonzentration der ersten Halbleiterschicht (10); ein Dotierungstyp der zweiten Halbleiterschicht ist komplementär zu einem Dotierungstyp der ersten Halbleiterschicht (10).
  2. Verfahren nach Anspruch 1, bei dem das poröse Gebiet (12) so hergestellt wird, dass es wenigstens 80%, wenigstens 90% oder wenigstens 95% des Volumens der ersten Halbleiterschicht (10) abdeckt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das poröse Gebiet (12) so hergestellt wird, dass sich in einer vertikalen Richtung der ersten Schicht (10) das poröse Gebiet (12) von der ersten Oberfläche (11) zu der zweiten Oberfläche (20) erstreckt; und sich in lateralen Richtungen der ersten Schicht (10) das poröse Gebiet (12) von einer Mitte in Richtung einer Randoberfläche (13) der ersten Schicht (10) erstreckt.
  4. Verfahren nach einem beliebigen der vorangehen Ansprüche, bei dem das Herstellen des porösen Gebiets (12) aufweist: in Kontakt bringen eines porosifizierenden Mittels (50) mit der ersten Schicht (10); und Anlegen einer Spannung zwischen dem porosifizierenden Mittel (50) und der ersten Schicht (10).
  5. Verfahren nach Anspruch 4, bei dem in Kontakt bringen des porosifizierenden Mittels (50) mit der ersten Schicht (10) aufweist: Anbringen eines röhrenförmigen Elements (31) an der ersten Oberfläche (11); teilweises Füllen eines durch das röhrenförmige Element (31) und die erste Oberfläche (11) gebildeten Reservoirs mit dem porosifizierenden Mittel (50).
  6. Verfahren nach Anspruch 4, bei dem in Kontakt bringen des porosifizierenden Mittels (50) mit der ersten Schicht (10) aufweist: Eintauchen des Wafers in einen Behälter (32), der das porosifizierende Mittel (50) aufweist.
  7. Verfahren nach einem beliebigen der Ansprüche 4 bis 6, bei dem das Anlegen der Spannung aufweist, die Spannung zwischen dem porosifizierenden Mittel (50) und einem Randgebiet der ersten Schicht (10) anzulegen.
  8. Verfahren nach Anspruch 4 oder 5, bei dem das Anlegen der Spannung aufweist: Eintauchen einer ersten Elektrode (41) in das porosifizierende Mittel (50); und Anlegen der Spannung zwischen der ersten Elektrode (41) und der ersten Schicht (10).
  9. Verfahren nach Anspruch 8, bei dem die erste Elektrode (41) plattenförmig ist.
  10. Verfahren nach Anspruch 8, bei dem die erste Elektrode (41) nadelförmig ist.
  11. Verfahren nach Anspruch 8, bei dem die erste Elektrode (41) derart ist, dass ein Abstand zwischen der ersten Elektrode (41) und der ersten Oberfläche (11) in Richtung eines Randgebiets der ersten Schicht (10) zunimmt.
  12. Verfahren nach Anspruch 9, bei dem die erste Elektrode (41) konisch ist.
  13. Verfahren nach Anspruch 11, bei dem die erste Elektrode (41) spiralförmig ist.
  14. Verfahren nach Anspruch 8, bei dem die erste Elektrode (41) mehrere konzentrische Ringe (41A-41C) aufweist.
  15. Verfahren nach einem beliebigen der Ansprüche 1 bis 14, bei dem die erste Oberfläche (11) im wesentlichen planar ist.
  16. Verfahren nach einem beliebigen der Ansprüche 1 bis 14, bei dem die erste Oberfläche (11) derart konisch ist, dass eine Dicke der ersten Halbleiterschicht (10) in Richtung eines Rands (14) der ersten Schicht (10) zunimmt.
  17. Verfahren nach einem beliebigen der vorangehenden Ansprüche, das weiterhin aufweist: Herstellen mehrerer Transistorzellen (70) in der zweiten Halbleiterschicht (20) vor dem Herstellen des porösen Gebiets (12) und Entfernen des porösen Gebiets (12).
  18. Verfahren nach Anspruch 17, das weiterhin aufweist: Herstellen eines Draingebiets (79) in der zweiten Halbleiterschicht (20) nach Entfernen des porösen Gebiets (12).
  19. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem der Wafer außerdem eine dritte Halbleiterschicht (30) auf der zweiten Halbleiterschicht (20) aufweist, und bei dem die zweite Halbleiterschicht (20) eine Dicke von weniger als 10 Mikrometern, weniger als 5 Mikrometern oder weniger als 1 Mikrometer aufweist.
  20. Verfahren nach Anspruch 19, das weiterhin aufweist: Herstellen mehreren Transistorzellen (70) in der dritten Halbleiterschicht (30) vor Herstellen des porösen Gebiets (12).
  21. Verfahren nach Anspruch 20, das weiterhin aufweist: Entfernen der zweiten Halbleiterschicht (20); und Herstellen eines Draingebiets (79) in der dritten Halbleiterschicht (30) nach Entfernen des porösen Gebiets (12).
  22. Verfahren nach Anspruch 20, das weiterhin aufweist: Herstellen eines Draingebiets (79) in der zweiten Halbleiterschicht (20) nach Entfernen des porösen Gebiets (12).
DE102018129594.4A 2018-11-23 2018-11-23 Teilweises entfernen eines halbleiterwafers Pending DE102018129594A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018129594.4A DE102018129594A1 (de) 2018-11-23 2018-11-23 Teilweises entfernen eines halbleiterwafers
EP19202851.2A EP3667706B1 (de) 2018-11-23 2019-10-11 Teilweise entfernung eines halbleiterwafers
US16/677,801 US11404262B2 (en) 2018-11-23 2019-11-08 Method for partially removing a semiconductor wafer
US17/841,781 US11810779B2 (en) 2018-11-23 2022-06-16 Method of porosifying part of a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018129594.4A DE102018129594A1 (de) 2018-11-23 2018-11-23 Teilweises entfernen eines halbleiterwafers

Publications (1)

Publication Number Publication Date
DE102018129594A1 true DE102018129594A1 (de) 2020-05-28

Family

ID=68295948

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018129594.4A Pending DE102018129594A1 (de) 2018-11-23 2018-11-23 Teilweises entfernen eines halbleiterwafers

Country Status (3)

Country Link
US (2) US11404262B2 (de)
EP (1) EP3667706B1 (de)
DE (1) DE102018129594A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018129594A1 (de) * 2018-11-23 2020-05-28 Infineon Technologies Ag Teilweises entfernen eines halbleiterwafers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746932B2 (en) * 2001-12-13 2004-06-08 Robert Bosch Gmbh Method of reducing the thickness of a silicon substrate
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US20090101509A1 (en) * 2005-05-18 2009-04-23 Matsushita Electric Works, Ltd. Process Of Making An Optical Lens
US20170170025A1 (en) * 2014-02-10 2017-06-15 Rensselaer Polytechnic Institute Selective, electrochemical etching of a semiconductor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921467B2 (en) * 1996-07-15 2005-07-26 Semitool, Inc. Processing tools, components of processing tools, and method of making and using same for electrochemical processing of microelectronic workpieces
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
DE10345447B4 (de) * 2003-09-30 2007-04-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiter-Bauteils
US9624597B2 (en) * 2013-06-13 2017-04-18 Yan Ye Methods and apparatuses for delaminating process pieces
US9217206B2 (en) * 2013-09-27 2015-12-22 Sunpower Corporation Enhanced porosification
DE102018129594A1 (de) * 2018-11-23 2020-05-28 Infineon Technologies Ag Teilweises entfernen eines halbleiterwafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746932B2 (en) * 2001-12-13 2004-06-08 Robert Bosch Gmbh Method of reducing the thickness of a silicon substrate
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US20090101509A1 (en) * 2005-05-18 2009-04-23 Matsushita Electric Works, Ltd. Process Of Making An Optical Lens
US20170170025A1 (en) * 2014-02-10 2017-06-15 Rensselaer Polytechnic Institute Selective, electrochemical etching of a semiconductor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BEALE, M.I.J. [et al.]: Microstructure and formation mechanism of porous silicon. In: Appl. Phys. Lett., Vol. 46, No. 86, 1985 *
HOSSAIN, S.M. [et al.]: Electrode design and planar uniformity of anodically etched large area porous silicon. In: Semicond. Sci. Technol., Vol 17, 2002, S. 55 – 59 *

Also Published As

Publication number Publication date
US20200168449A1 (en) 2020-05-28
US11810779B2 (en) 2023-11-07
EP3667706A3 (de) 2020-11-25
EP3667706B1 (de) 2024-01-17
US11404262B2 (en) 2022-08-02
EP3667706A2 (de) 2020-06-17
US20220310380A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
DE102014110650B4 (de) Halbleitervorrichtung mit zelltrenchstrukturen und kontakten und verfahren zum herstellen einer halbleitervorrichtung
DE102009061250B3 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014117719B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mittels elektrochemischen Ätzens, Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014101937A1 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102011054784B4 (de) Integrierte Schaltungstechnologie mit verschiedenen Bauelementepitaxialschichten und Verfahren zu dessen Herstellung
DE102017102127A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102018130927A1 (de) Halbleiterbauelement mit integriertem pn-Dioden-Temperatursensor
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102015122828A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsmarkierung
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur
DE102018129594A1 (de) Teilweises entfernen eines halbleiterwafers
DE102014115743B4 (de) Integrierte schaltung und verfahren zum herstellen einer integrierten schaltung
DE102008050298B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung
DE102014100707B4 (de) Speichervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung mit einem Leistungstransistor und einer Speichervorrichtung
DE102011053641A1 (de) SiC-MOSFET mit hoher Kanalbeweglichkeit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication