DE10345447B4 - Verfahren zum Herstellen eines Halbleiter-Bauteils - Google Patents

Verfahren zum Herstellen eines Halbleiter-Bauteils Download PDF

Info

Publication number
DE10345447B4
DE10345447B4 DE10345447A DE10345447A DE10345447B4 DE 10345447 B4 DE10345447 B4 DE 10345447B4 DE 10345447 A DE10345447 A DE 10345447A DE 10345447 A DE10345447 A DE 10345447A DE 10345447 B4 DE10345447 B4 DE 10345447B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
doping
semiconductor structure
tubes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10345447A
Other languages
English (en)
Other versions
DE10345447A1 (de
Inventor
Franz Dr. Hirler
Markus Dr. Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10345447A priority Critical patent/DE10345447B4/de
Priority to US10/955,392 priority patent/US20050118816A1/en
Publication of DE10345447A1 publication Critical patent/DE10345447A1/de
Application granted granted Critical
Publication of DE10345447B4 publication Critical patent/DE10345447B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiter-Leistungsbauelements (10) mit einer Driftstrecke, mit den folgenden Schritten:
– Ausbilden einer Halbleiterstruktur (2) in/auf einem Substrat (1), wobei auf Höhe einer Zieldicke der Driftstrecke des Halbleiter-Leistungsbauelements (10) durch die Halbleiterstruktur ein als Stoppschicht dienender Halbleiterbereich (2) ausgebildet wird, dessen Dotierungskonzentration gegenüber der des Substrats (1) verändert ist, oder dessen Dotierart gegenüber der des Substrats (1) invertiert ist,
– Ausdünnen wenigstens eines Teils des Substrats (1) auf die Zieldicke unter Verwendung eines Ätzmittels, dessen Ätzrate abhängig von der Konzentration oder der Art der Dotierung ist, wobei das Ätzmittel so gewählt ist, dass der Ausdünnprozess durch den als Stoppschicht dienenden Halbleiterbereich (2) gestoppt beziehungsweise verlangsamt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiter-Leistungsbauelements mit einer Driftstrecke.
  • Halbleiter-Leistungsbauelemente, wie beispielsweise Transistoren oder Dioden, weisen einen bestimmten spezifischen Einschaltwiderstand Ron·A auf, wobei Ron der Widerstand ist, den der Strom beim Durchfluss durch das Halbleiter-Leistungsbauelement zu überwinden hat ist, sowie A die Grundfläche des Halbleiter-Leistungsbauelements darstellt. Der spezifische Einschaltwiderstand sollte so gering wie möglich sein, da so einerseits eine Verlustleistung des Halbleiter-Leistungsbauelements minimiert und andererseits höhere Stromdichten durch das Halbleiter-Leistungsbauelement ermöglicht werden.
  • Um den Anteil eines Substrats des Leistungsbauelements am spezifischen Einschaltwiderstand zu verringern, wird das Substrat nach Fertigstellung des Leistungsbauelements üblicherweise mittels eines Dünnschleifprozesses so weit wie möglich ausgedünnt. Bei Vertikal-Niedervolt-Bauelementen (10V bis 100V) mit hochdotiertem Substrat-Grundmaterial beträgt dieser Anteil selbst im ausgedünnten Zustand immer noch 20 bis 30%. Da die Dicke der Driftstrecke eines Vertikal-Niedervolt-Bauelements sehr gering ist (ca. 5 bis 10 μm) und die Dickeschwankungen des Ausgangs-Substrats typischerweise bis zu 5 μm betragen, ist es praktisch nicht mehr möglich, mittels eines Dünnschleifprozesses die Dickeschwankungen des Ausgangs-Substrats auf eine homogene Driftstrecken-Dicke von 5 bis 10 μm auszudünnen. Stattdessen werden die Dickeschwankungen des Ausgangs-Substrats auf das ausgedünnte Leistungsbauelement übertragen. Weiterhin werden aufgrund von Fertigungstoleranzen zusätzliche Dickeschwankungen erzeugt. Derartige Dicke schwankungen ziehen bei dünnen Substratschichten um 5 bis 10 μm jedoch auch entsprechende Schwankungen des spezifischen Einschaltwiderstands nach sich, was eine zuverlässige Betriebsparameterbestimmung des Leistungsbauelements erschwert. Gegebenenfalls kann das Substrat während des Dünnschleifens oder bei späteren Prozessschritten sogar brechen.
  • Aus der DE 42 28 795 C2 ist es an sich bekannt, einen Halbleiterkörper für einen mechanischen Drehratensensor durch dotierstoffabhängiges Ätzen zu strukturieren.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist es, ein Verfahren zur Herstellung eines Halbleiter-Leistungsbauelements anzugeben, mit dem der spezifische Einschaltwiderstand so weit wie möglich reduziert und gleichzeitig Dickeschwankungen des ausgedünnten Substrats vermieden werden können.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zum Herstellen eines Halbleiter-Leistungsbauelements gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Das erfindungsgemäße Verfahren zum Herstellen eines Halbleiter-Leistungsbauelements mit einer Driftstreckeweist die folgenden Schritte auf:
    • – Ausbilden einer Halbleiterstruktur in/auf einem Substrat, wobei auf Höhe einer Zieldicke der Driftstrecke des Halbleiter-Leistungsbauelements durch die Halbleiterstruktur ein als Stoppschicht dienender Halbleiterbereich ausgebildet wird, dessen Dotierungskonzentration gegenüber der des Substrats verändert ist, oder dessen Dotierart gegenüber der des Substrats invertiert ist,
    • – Ausdünnen wenigstens eines Teils des Substrats auf die Zieldicke unter Verwendung eines Ätzmittels, dessen Ätzrate abhängig von der Konzentration oder der Art der Dotierung ist, wobei das Ätzmittel so gewählt ist, dass der Ausdünnpro zess durch den als Stoppschicht dienenden Halbleiterbereich gestoppt beziehungsweise verlangsamt wird.
  • Das erfindungsgemäße Herstellungsverfahren lässt sich auf beliebige Halbleiter-Leistungsbauelemente, beispielsweise Transistoren oder Dioden, anwenden.
  • Das erfindungsgemäße Herstellungsverfahren ermöglicht es, auf den Dünnschleifprozess zu verzichten. Alternativ kann das Ätzverfahren mit dem Dünnschleifprozess kombiniert werden, d. h. eine „Grob-Ausdünnung" des Substrats kann mittels des Dünnschleifprozesses erfolgen, wobei eine „Fein-Ausdünnung" des Substrats mittels des Ätzprozesses erfolgt, der durch den Dünnschleifprozess generierte bzw. übertragene Dickeschwankungen ausgleichen kann. Die dem erfindungsgemäßen Herstellungsverfahren zugrunde liegende Idee ist hierbei, dass Halbleiterschichten, also auch der als Stoppschicht dienende Halbleiterbereich, mittels der heute verfügbaren Prozesstechniken äußerst homogen (d. h. ohne größere Dickeschwankungen) und lokal gut definiert erzeugt werden können. Damit ist es möglich, die lokalen Ausmaße eines Ätzprozesses exakt zu begrenzen, indem die Halbleiter-Stoppschicht als lokal exakt definierte Ätz-Barriere verwendet wird, was im Gegensatz zu dem eher ungenauen Dünnschleifprozess ist.
  • Um Kosten zu sparen, wird also erfindungsgemäß die für das Halbleiter-Leistungsbauelement benötigte Driftstrecke nicht mittels eines Abscheideprozesses auf einem hochdotierten Substrat-Grundmaterial, sondern in dem Substrat selbst ausgebildet. Dazu ist zweckmäßigerweise ein niederdotiertes Substrat zu verwenden und dieses entsprechend zu dotieren.
  • Der Begriff „Halbleiterstruktur" bedeutet hierbei eine Struktur, die aus wenigstens einer Halbleiterschicht beziehungsweise aus wenigstens einem Halbleitergebiet besteht. Der Begriff „Halbleiterstruktur" umfasst weiterhin beliebige Kombinationen aus Halbleiter-, Metall- oder Isolatorschichten.
  • Wenn also beispielsweise die Dotierung des als Stoppschicht dienenden Halbleiterbereichs invers zu der Dotierung des Substrats ist und ein entsprechendes Ätzmittel gewählt wird, das lediglich Halbleitermaterial ätzt, das die Dotierung des Substrats aufweist, wird der Ätzprozess durch die Stoppschicht beendet bzw. stark verlangsamt. Wie bereits erwähnt, ist es auch möglich, die Stoppschicht und das Substrat gleich (d. h. nicht invers zueinander) zu dotieren, und stattdessen unterschiedliche Dotierungskonzentration zu verwenden. Die lokale Begrenzung des Ätzprozesses erfolgt dann durch die Wahl eines Ätzmittels, das abhängig von der Dotierungskonzentration ist, sofern der Dotierkonzentrationsunterschied hoch genug ist.
  • Der Ausdünnprozess des Substrats kann beispielsweise dadurch erfolgen, dass Substrat ganzflächig weggeätzt wird.
  • Der Ausdünnprozess des Substrats umfasst vorzugsweise das Ausbilden von porösen Strukturen in dem Substrat mittels eines Ätzprozesses. Die porösen Strukturen sind beispielsweise Röhren, die parallel zueinander ausgerichtet sind und die von einer Unterseite des Substrats bis zu dem als Stoppschicht dienenden Halbleiterbereich reichen. Das verbleibende Substrat zwischen den Röhren kann wahlweise durch einen Ätzprozess entfernt werden oder zur mechanischen Stabilisierung des Halbleiter-Leistungsbauelements bestehen bleiben. Wird das zwischen den Röhren bzw. den porösen Strukturen befindliche Substrat entfernt, so gliedert sich der Ausdünnprozess in zwei Schritte auf: In einem ersten Schritt werden die Röhren bzw. die porösen Strukturen geätzt, deren Tiefe durch den als Stoppschicht dienenden Halbleiterbereich exakt auf die Zieldicke definiert wird. In einem zweiten Schritt wird dann der verbleibende Substratrest bis auf die Zieldicke entfernt, indem Ätzmittel in die porösen Strukturen bzw. Röhren eingeleitet wird. In jedem Fall ist die Tiefe des durch die Ätzprozesse aus dem Substrat entfernten Teils durch die Position der Stoppschicht exakt definiert.
  • Das Ausbilden von Röhren beziehungsweise von porösen Strukturen ist nicht zwingend. Es kann das Substrat auch in einem weggeätzt werden.
  • Wird der zwischen den Röhren bzw. porösen Strukturen verbleibende Substratrest entfernt, so kann auf der dabei entstandenen Unterseite des Halbleiter-Leistungsbauelements eine hochdotierte Halbleiterschicht und eine darauf aufgebrachte Schicht aus hochleitfähigem Material aufgebracht werden, um einen entsprechende Kontakt auszubilden. Wenn das zwischen den porösen Strukturen befindliche Substrat nicht entfernt wird, so können zur Ausbildung eines derartigen Kontakts zunächst mittels Implantations- und/oder Diffusions- und/oder Abscheideprozessen in dem zur Halbleiterstruktur zugewandten Endbereich der Röhren eine hochdotierte Halbleiterschicht bzw. einzelne hochdotierte Halbleiterbereiche erzeugt werden. Sodann können beispielsweise durch einen Abscheideprozess die Röhrenwände mit einem hochleitfähigen Material, beispielsweise Metall, bedeckt werden, womit ein Kontakt zwischen der hochdotierten Halbleiterschicht/den hochdotierten Halbleiterbereichen am Ende der Röhren und der Substratunterseite hergestellt wird. Abschließend kann auf der Rückseite des Substrats, d. h. über den Öffnungen der porösen Strukturen bzw. Röhren, eine Kontaktschicht, beispielsweise aus Metall, abgeschieden werden.
  • Um ein definiertes, paralleles Ausbilden der Röhren zu ermöglichen, kann während des Ausdünnprozesses eine Spannung an das auszubildende Halbleiter-Leistungsbauelement angelegt werden, vorzugsweise zwischen einer Oberseite der Halbleiterstruktur und einer zur Ätzung des Substrats dienenden Ätzlösung. Gleichzeitig wird das Halbleiter-Leistungsbauelement beleuchtet. Die durch das Beleuchten entstandenen Elektronen-Lochpaare wandern aufgrund lokal unterschiedlicher Feldstärken zu den der Halbleiterstruktur zugewandten Enden der Röhren und reagieren dort mit dem Ätzmittel, was eine definierte Ausbildung der Röhren ermöglicht.
  • Um ein Driftgebiet innerhalb des Substrats zu erzeugen, wird das Substrat gewöhnlicherweise bereits beim Herstellen (Ziehprozess) einem Dotierungsprozess unterworfen. Nachteilig hierbei ist jedoch, dass die dadurch erzielte Dotierungskonzentration starken Schwankungen unterliegt. Um derartige Dotierungsschwankungen zu vermeiden, wird erfindungsgemäß die Halbleiterstruktur, die das Driftgebiet beinhaltet, auf der Basis von Implantationsprozessen und/oder Diffusionsprozessen in dem Substrat ausgebildet. Damit kann auf ein Epitaxieverfahren zur Abscheidung der Halbleiterstruktur auf dem Substrat verzichtet werden, was zur Reduktion der Kosten beiträgt. Ferner ist es möglich, auch den als Stoppschicht dienenden Halbleiterbereich durch Implantationsprozesse und/oder Diffusionsprozesse in dem Substrat oder in der Halbleiterstruktur auszubilden (sofern dieser nicht schon durch die Halbleiterstruktur an sich gegeben ist), und somit einerseits einen Epitaxieprozess zu vermeiden und andererseits Schwankungen in der Dotierungskonzentration gering zu halten.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1A bis 1D einen ersten bis vierten Prozessschritt einer bevorzugten Ausführungsform eines erfindungsgemäßen Herstellungsverfahrens.
  • In den Figuren sind identische bzw. einander entsprechende Bauteile bzw. Bauteilgruppen mit den gleichen Bezugsziffern gekennzeichnet.
  • Im Folgenden soll eine bevorzugte Ausführungsform des erfindungsgemäßen Herstellungsverfahrens eines Halbleitertransistors 10 näher erläutert werden.
  • Ausgangspunkt ist ein p-dotiertes Substrat 1 (1A). Mittels eines Implantationsprozesses und/oder Diffusionsprozesses wird in dem p-dotierten Substrat 1 eine Halbleiterstruktur 2 ausgebildet, die zunächst lediglich aus einer n-dotierten Schicht besteht. In/auf die n-dotierte Halbleiterschicht können dann ebenfalls mittels Implantationsprozessen/Diffusionsprozessen und dergleichen weitere Halbleiterbereiche/Schichten beziehungsweise Metall-/Isolatorschichten ausgebildet werden, so dass in der Halbleiterstruktur 2 schließlich ein Halbleiterbauelement, beispielsweise ein Transistor, ausgebildet wird (in 1B sind die in/auf die Halbleiterstruktur 2 eingeprägten/aufgebrachten Halbleiter/Isolator-/Metallschichten nicht gezeigt). Der "Rest" der n-dotierten Schicht (also der unter den eingeprägten Halbleiter-/Metall-/Isolatorschichten befindliche Teil der n-dotierten Schicht) bildet das Driftgebiet (in 1B ebenfalls nicht explizit gezeigt). Das untere Ende der Halbleiterstruktur 2 bildet in dieser Ausführungsform gleichzeitig den als Stoppschicht dienenden Halbleiterbereich, und an einer Schnittstelle zwischen dem Substrat 1 und dem als Stoppschicht dienenden Halbleiterbereich tritt ein Wechsel in der Dotierung auf (pn-Übergang). Über dem als Stoppschicht dienenden Halbleiterbereich befindet sich das Driftgebiet, das ebenfalls ein Teil der Halbleiterstruktur 2 ist und ebenfalls mittels Implantationsprozessen und/oder Diffusionsprozessen in dem (in 1B ist das in der Halbleiterstruktur 2 vorgesehene Driftgebiet nicht gezeigt) Substrat 1 hergestellt ist.
  • Nun wird mittels eines geeigneten Ätzmittels eine lokale Ätzung des Substrats 1 durchgeführt, womit in dem Substrat 1 Röhren 3 erzeugt werden, die sich von einer Unterseite des Substrats 1 bis zu einer Unterseite der Halbleiterstruktur 2 (Stoppschicht) erstrecken. Um ein genaues Ausbilden der Röhren 3 zu ermöglichen, kann optional eine Spannung zwischen einem das Substrat 1 ätzenden Ätzmittel und einer Oberseite der auf dem Substrat 1 ausgebildeten Halbleiterstruktur 2 angelegt werden und eine Beleuchtung der Halbleiterstruktur 2 erfolgen. Da die Wirkung des Ätzmittels dotierungsabhängig ist, wird das Ausbilden der Röhren 3 an der Halbleiterstruktur 2 gestoppt (das Ätzmittel ätzt nur p-dotiertes Material, nicht jedoch n-dotiertes Material). Nun wird mittels eines Implantations- und/oder Diffusionsprozesses eine hochdotierte n-Schicht, genauer gesagt mehrere hochdotierte n+-„Höcker" 4, an den der Halbleiterstruktur zugewandten Enden der Röhren 3 erzeugt (siehe 1C). Anstelle der n+-„Höcker" 4 kann auch eine durchgehende n+-Schicht erzeugt werden. In einem abschließenden Schritt werden dann beispielsweise mittels eines Abscheideprozesses die Innenwände der Röhren 3 mit einer hochleitfähigen Schicht 5 bedeckt, und auf der Unterseite des Substrats 1 wird eine Kontaktschicht 6, beispielsweise aus Metall, abgeschieden. Die Unterseite der Halbleiterstruktur 2 wird demnach über die hochdotierte n-Schicht 4, die hochleitfähige Schicht 5 und die Kontaktschicht 6 kontaktiert.
  • Um eine verbesserte Stoppwirkung der Ätzung der Röhren 3 an der Halbleiterstruktur 2 (Zieldicke) zu bewirken, ist es beispielsweise möglich, in dem unteren Bereich der Halbleiterstruktur 2 die Dotierungskonzentration zu erhöhen, also einen als Stoppschicht dienenden Halbleiterbereich mit hoher n-Konzentration zu erzeugen. Damit kann ein niedrig dotiertes n-Substrat und ein effizienter Ätzprozess verwendet werden.
  • Die Erfindung lässt sich auch wie folgt ausdrücken:
    Bei der Entwicklung neuer Generationen von DMOS-Leistungstransistoren ist ein wichtiges Ziel die Verringerung des spezifischen Einschaltwiderstandes Ron·A. Damit kann einerseits die statische Verlustleistung minimiert werden, andererseits lassen sich höhere Stromdichten erreichen. Für moderne Niedervolttransistoren beträgt trotz höchsten Substratdotierungen der Ron-Anteil des Substrates am Chip 20 bis 30 %. Das Ausgangsmaterial besteht aus hochdotierten Substratscheiben, auf denen die niedrigdotierte Driftstrecke epitaktisch abgeschieden wird. Der Epitaxie-Prozess führt zu einer Kostener höhung um mehr als einen Faktor zwei gegenüber einer einfachen Substratscheibe. Ziel ist es, den Ron-Substratanteil zu eliminieren und die Kosten der Epitaxie einzusparen.
  • Der Ron-Anteil kann durch Dünnschleifen der Scheibe am Prozessende gemildert werden. Dabei werden Dickenschwankungen der Ausgangs-Scheibe von typischerweise 5 μm auf die dünngeschliffene Scheibe übertragen. Durch Prozessschwankungen des Schleifprozesses werden zusätzliche Dickenschwankungen generiert. Damit ist es grundsätzlich nicht sinnvoll, für Niedervolt-Bauelemente auf epitaxiefreie Grundmaterialscheiben mit Dotierung auf Driftstreckenniveau (ca. 11015 ... 11017 cm–3) überzugehen, weil die Ron-Schwankungen aufgrund der Dickenschwankung größer sind als der Ron-Anteil des hochdotierten Substrats. Ein weiteres Problem stellt die hohe Schwankung des Dotierstoffniveaus über dem Stab beim Ziehprozess dar, der wesentlich höher (± 25 %) ist als die Schwankung des Epitaxie-Dotierniveaus (± 6 %).
  • Um die Dotierstoffschwankung der epitaxiefreien Grundmaterialscheibe zu reduzieren, wird erfindungsgemäß von einem niedrig-n-dotierten bis undotierten oder einem niedrig-p-dotierten Substratmaterial ausgegangen. Die Zieldotierung der Driftstrecke wird dann durch Implantation und Ausdiffusion im ungedünnten Zustand von der Vorderseite eingebracht. Die Dotierschwankung kann somit auf ± 3 % reduziert werden.
  • Zur Reduktion der Dickenschwankung nach dem Dünnschleifen wird erfindungsgemäß ein Rückätzprozess durchgeführt, der selbstjustiert am Ende der durch Implantation und Diffusion ausgebildeten Driftstrecke stoppt. Dazu soll ein Ätzprozess Verwendung finden, der abhängig von der Dotierung ist. Ideal ist ein p-dotiertes Grundmaterial (Substrat), in das die n-Driftstrecke von der Oberseite durch Implantation und Diffusion eingebracht wird in Kombination mit einer Ätzung, die nur p-dotiertes Material ätzt und somit am Ende der Driftzone automatisch stoppt. Alternativ können Ätzmittel Verwendung finden, die hoch und niedrig dotierte Gebiete unterschiedlich ätzen.
  • Somit kann erfindungsgemäß die teure, hochdotierte Grundmaterialscheibe mit Epitaxieschicht durch Verwendung eines billigen niedrig- bis undotierten Substrates und Implantation und Diffusion ersetzt werden.
  • Ein erfindungsgemäßer Halbleiter-Leistungstransistor kann beispielsweise ein Planar/Trench-DMOS-Transistor sein. Zum selektiven ganzflächigen Ätzen kann beispielsweise KOH eingesetzt werden. Es kann auch ein n+-Substrat mit einer n–-Epitaxieschicht oder ein n–-Substrat mit einer n+-Stoppschicht unter der Driftzone Verwendung finden.
  • Das dotierte Grundmaterial wird nach der Vorderseitenprozessierung in einem elektrolytischen Verfahren von der Rückseite her mit Röhren durchsetzt. Dies kann ungeordnet erfolgen (nanoporöses Silizium) oder in einem vordefinierten Muster (Lehmannsche Röhren). Die Ätzung stoppt auf der n-dotierten Driftzone. Durch eine isotrope Ätzung (nasschemisch oder Plasmaätzung) wird das von Röhren durchsetzte Silizium weggeätzt. Dies Ätzung muss nicht selektiv zu n-Silizium sein. Anschließend erfolgen vorzugsweise eine Rückseitenimplantation und eine Metallisierung.
  • Alternativ verbleibt das mit Röhren durchsetzte p-Substrat zur mechanischen Stabilisierung bestehen. Die Dotierung mit hoher Konzentration erfolgt durch eine Belegung oder aus der Gasphase oder durch Implantation in die Röhrenböden. Schließlich erfolgt ein Belegen der Röhrenwände mit einem hochleitfähigen Material (Metall, insbesondere Wolfram, Kupfer oder Silizid, Ti-Nitrid, ...), z. B. aus der Gasphase oder elektrochemisch. Abschließend kann auf der Rückseite eine dicke löt- oder klebbare Metallschicht aufgebracht werden.
  • Eine sicherere Prozessführung als bei den oben beschriebenen Ausführungsbeispielen lässt sich durch folgendes Verfahren erreichen: Es wird ein n–-dotiertes Grundmaterial (Substrat) verwendet, am unteren Ende der n–-Driftstrecke wird eine n+-Zone eingebracht, die als Ätzstoppschicht wirkt und später zur Ausbildung des Drainkontaktes dienen kann (es wird vorzugsweise ein 1·1014 cm–2 Grundmaterial mit 1 μm 1·1019 cm–2 Deckschicht verwendet; Löchergrößen liegen im Bereich von 4 bis 5 μm, auch 1 μm ist denkbar). Die n+-Zone kann durch Hochenergieimplantation eingebracht oder oberflächlich erzeugt und später epitaktisch überwachsen werden (evtl. erst nach Röhrenätzung, dann sollten die Röhren verschlossen werden oder es sollte ein hochtemperaturfestes Silizid oder Metall eingebracht werden). Wenn die n+-Schicht vergraben ist, wird die n+-Schicht der Scheibe während des Ätzprozesses am besten am Rand elektrisch kontaktiert. Da die Röhrenätzung durch beleuchtungsindizierte Löcher erfolgt, wird diese im n+-Gebiet deutlich verlangsamt, so dass eine Homogenisierung der Ätztiefe über den gesamten Wafer hinweg erreicht wird. Gleichzeitig ändert sich die Strom-Spannungscharakteristik des Ätzverfahrens, so dass ein Endpunktsignal erhalten wird.
  • Soll ganzflächig p-Material weggeätzt werden (also keine porösen Strukturen ausgebildet werden) und n-Material stehen bleiben, so bietet sich eine Ätzlösung aus HF + HNO3 + Eisessig (reine, wasserfreie Essigsäure) an, was insbesondere dann gilt, wenn p+ weggeätzt werden soll. Weiterhin kommt Permanganat-Ätzen und Chrom-Ätzen, die denselben Effekt haben, auch für eine p-Dotierung, in Frage.
  • Die Erfindung ist nicht auf die hier angeführten Ätzmittel beziehungsweise Dotierbereiche beziehungsweise Löchergrößen beschränkt.
    • 1
    Substrat
    2
    Halbleiterstruktur
    3
    Röhren
    4
    Höcker
    5
    hochleitfähige Schicht
    6
    Kontaktschicht
    10
    Halbleiter-Leistungstransistor

Claims (11)

  1. Verfahren zum Herstellen eines Halbleiter-Leistungsbauelements (10) mit einer Driftstrecke, mit den folgenden Schritten: – Ausbilden einer Halbleiterstruktur (2) in/auf einem Substrat (1), wobei auf Höhe einer Zieldicke der Driftstrecke des Halbleiter-Leistungsbauelements (10) durch die Halbleiterstruktur ein als Stoppschicht dienender Halbleiterbereich (2) ausgebildet wird, dessen Dotierungskonzentration gegenüber der des Substrats (1) verändert ist, oder dessen Dotierart gegenüber der des Substrats (1) invertiert ist, – Ausdünnen wenigstens eines Teils des Substrats (1) auf die Zieldicke unter Verwendung eines Ätzmittels, dessen Ätzrate abhängig von der Konzentration oder der Art der Dotierung ist, wobei das Ätzmittel so gewählt ist, dass der Ausdünnprozess durch den als Stoppschicht dienenden Halbleiterbereich (2) gestoppt beziehungsweise verlangsamt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ausdünnprozess des Substrats (1) das Ausbilden von porösen Strukturen (3) in dem Substrat (1) mittels eines Ätzprozesses umfasst.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die porösen Strukturen (3) Röhren sind, die von der Substratunterseite bis zu dem als Stoppschicht dienenden Halbleiterbereich (2) reichen.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Substrat (1) zwischen den Röhren (3) durch einen Ätzprozess entfernt wird.
  5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass in dem zur Halbleiterstruktur (2) zugewandten Endbereich der Röhren (3) eine hochdotierte Halbleiterschicht (4) durch Implantationsprozesse und/oder Diffusionsprozesse und/oder Abscheideprozesse erzeugt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Röhrenwände mit einem leitfähigen Material (5) bedeckt werden.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass auf der Rückseite des Substrats über den Öffnungen der Röhren eine Metallschicht (6) abgeschieden wird.
  8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass während des Ausdünnprozesses eine Spannung an das auszubildende Halbleiter-Leistungsbauelement (10) angelegt und das Halbleiter-Leistungsbauelement (10) beleuchtet wird.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ausdünnprozess des Substrats (1) durch ganzflächiges Ätzen des Substrats (1) erfolgt.
  10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Dotierung der Halbleiterstruktur (2) durch Implantationsprozesse und/oder Diffusionsprozesse gesteuert wird.
  11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der als Stoppschicht dienende Halbleiterbereich (2) durch Implantationsprozesse und/oder Diffusionsprozesse in dem Substrat oder in der Halbleiterstruktur (2) ausgebildet wird.
DE10345447A 2003-09-30 2003-09-30 Verfahren zum Herstellen eines Halbleiter-Bauteils Expired - Fee Related DE10345447B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10345447A DE10345447B4 (de) 2003-09-30 2003-09-30 Verfahren zum Herstellen eines Halbleiter-Bauteils
US10/955,392 US20050118816A1 (en) 2003-09-30 2004-09-30 Method for fabricating a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10345447A DE10345447B4 (de) 2003-09-30 2003-09-30 Verfahren zum Herstellen eines Halbleiter-Bauteils

Publications (2)

Publication Number Publication Date
DE10345447A1 DE10345447A1 (de) 2005-05-04
DE10345447B4 true DE10345447B4 (de) 2007-04-26

Family

ID=34399087

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10345447A Expired - Fee Related DE10345447B4 (de) 2003-09-30 2003-09-30 Verfahren zum Herstellen eines Halbleiter-Bauteils

Country Status (2)

Country Link
US (1) US20050118816A1 (de)
DE (1) DE10345447B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281359B2 (en) 2012-08-20 2016-03-08 Infineon Technologies Ag Semiconductor device comprising contact trenches

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923330B2 (en) * 2007-10-02 2011-04-12 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US9196568B2 (en) 2013-10-01 2015-11-24 Infineon Technologies Ag Arrangement and method for manufacturing the same
WO2018012510A1 (ja) 2016-07-15 2018-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
DE102018129594A1 (de) * 2018-11-23 2020-05-28 Infineon Technologies Ag Teilweises entfernen eines halbleiterwafers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4016472C2 (de) * 1990-05-22 1992-04-09 Robert Bosch Gmbh, 7000 Stuttgart, De
DE4228795C2 (de) * 1992-08-29 2003-07-31 Bosch Gmbh Robert Drehratensensor und Verfahren zur Herstellung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347149A (en) * 1989-11-29 1994-09-13 Texas Instruments Incorporated Integrated circuit and method
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4016472C2 (de) * 1990-05-22 1992-04-09 Robert Bosch Gmbh, 7000 Stuttgart, De
DE4228795C2 (de) * 1992-08-29 2003-07-31 Bosch Gmbh Robert Drehratensensor und Verfahren zur Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281359B2 (en) 2012-08-20 2016-03-08 Infineon Technologies Ag Semiconductor device comprising contact trenches

Also Published As

Publication number Publication date
US20050118816A1 (en) 2005-06-02
DE10345447A1 (de) 2005-05-04

Similar Documents

Publication Publication Date Title
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69931747T2 (de) Herstellung eines leistungshalbleiterbauelementes
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE60118217T2 (de) Schottky-gleichrichter mit graben
DE102009010174B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102012205742B4 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
EP1812971A1 (de) Halbleitereinrichtung und verfahren für deren herstellung
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005012217B4 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE102006047244A1 (de) Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102004059640A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
EP1393383B1 (de) Laterale pin-diode und verfahren zur herstellung derselben
EP2499673B1 (de) Schotty-Diode und Verfahren zu deren Herstellung
DE10345447B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauteils

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee