DE102009010174B4 - Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement Download PDF

Info

Publication number
DE102009010174B4
DE102009010174B4 DE102009010174A DE102009010174A DE102009010174B4 DE 102009010174 B4 DE102009010174 B4 DE 102009010174B4 DE 102009010174 A DE102009010174 A DE 102009010174A DE 102009010174 A DE102009010174 A DE 102009010174A DE 102009010174 B4 DE102009010174 B4 DE 102009010174B4
Authority
DE
Germany
Prior art keywords
trench
field electrode
cover
semiconductor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009010174A
Other languages
English (en)
Other versions
DE102009010174B9 (de
DE102009010174A1 (de
Inventor
Oliver Dr. 93152 Blank
Uli 93077 Hiller
Walter Dr. Rieger
Maximilian Dr. Roesch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102009010174A1 publication Critical patent/DE102009010174A1/de
Application granted granted Critical
Publication of DE102009010174B4 publication Critical patent/DE102009010174B4/de
Publication of DE102009010174B9 publication Critical patent/DE102009010174B9/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend: Bereitstellen eines Halbleitersubstrats (50) mit einem Graben (30) mit einer Seitenwandisolation (36), die ein erste isolierendes Material umfasst; Bilden einer Feldelektrode (34) in einem unteren Teil (31) des Grabens (30); Bilden einer Abdeckung (37, 39), die ein zweites Material umfasst, über der Feldelektrode (34), wobei das erste isolierende Material selektiv zum zweiten Material ätzbar ist; Entfernen der Seitewandisolation (36) in einem oberen Teil (32) des Grabens (30); Bilden eines Gatedielektrikums (38) auf der Seitenwand in dem oberen Teil (32) des Grabens (30); und Bilden einer Gateelektrode (35) in dem oberen Teil (32) des Grabens (30).

Description

  • HINTERGRUND
  • Ein wichtiges Ziel bei der Entwicklung neuer Generationen von Leistungstransistoren ist die Verbesserung bestimmter Schlüsselparameter, wie zum Beispiel des spezifischen Ein-Widerstands Ron. Als Folge davon ist es möglich, zum Beispiel die statischen Leistungsverluste zu minimieren. Darüber hinaus ist es immer wünschenswert, die Zuverlässigkeit eines Leistungstransistors zu verbessern.
  • Aus der DE 102 34 996 A1 ist ein Verfahren zur Herstellung einer Transistoranordnung mit mindestens einer eine Gate-Elektrode und eine in einem Graben unter der Gate-Elektrode angeordnete Feldelektrode aufweisenden Trench-Transistorzelle bekannt, bei dem Gräben in ein Halbleitersubstrat eingebracht und im Halbleitersubstrat jeweils eine Driftzone, eine Kanalzone und eine Sourcezone vorgesehen werden. Die Sourcezone bzw. die Kanalzone wird frühestens nach dem Einbringen der Gräben in das Halbleitersubstrat durch Implantation und Diffusion ausgebildet.
  • Aus diesen und anderen Gründen ist es Aufgabe der Erfindung ein zuverlässigen Halbleiterbauelement zu schaffen. Diese Aufgabe wird mit den Verfahrenschritten des Anspruchs 1 und den Merkmalen des Anspruchs 13 gelöst.
  • Kurzfassung
  • Eine Ausführungsform stellt ein Halbleiterbauelement bereit, umfassend ein Halbleitersubstrat mit einem Graben mit einer Seitenwandisolation, die ein erstes isolierendes Material umfasst, und eine in einem unteren Teil des Grabens gebildete Feldelektrode. Über der Feldelektrode befindet sich eine Abdeckung, die ein zweites Material umfasst. Das erste isolierende Material ist selektiv zum zweiten Material ätzbar. Ein Gatedielektrikum befindet sich auf der Seitenwand in einem oberen Teil des Grabens und eine Gateelektrode in dem oberem Teil des Grabens.
  • Kurze Beschreibung der Zeichnungen
  • Die beigefügten Zeichnungen sind vorgesehen, um ein weiteres Verständnis der vorliegenden Erfindung zu gewährleisten, und sind in die vorliegende Beschreibung integriert und bilden einen Teil dieser. Die Zeichnungen zeigen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorteile der vorliegenden Erfindung werden ohne Weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszahlen kennzeichnen entsprechende ähnliche Teile.
  • Ausführungsformen werden in den Zeichnungen abgebildet und in der folgenden Beschreibung erläutert.
  • 1 zeigt einen Querschnitt eines Leistungstransistors gemäß einer ersten Ausführungsform.
  • 2 zeigt einen Querschnitt eines Leistungstransistors gemäß einer zweiten Ausführungsform.
  • 3a bis 3d zeigen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 4a bis 4d zeigen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 5 zeigt ein in der vorliegenden Beschreibung verwendetes Grabenlayout.
  • 6 zeigt ein in der vorliegenden Beschreibung verwendetes weiteres Grabenlayout.
  • 7a bis 7c zeigen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
  • 8a bis 8c zeigen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen verwiesen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie, wie zum Beispiel „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres” usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend.
  • Im Folgenden werden mehrere Ausführungsformen erläutert. In diesem Fall werden in den Figuren identische Strukturelemente durch identische Bezugssymbole identifiziert. Im Kontext der vorliegenden Beschreibung soll „lateral” oder „laterale Richtung” eine Richtung oder Erstreckung bedeuten, die parallel zu der lateralen Erstreckung eines Halbleitermaterials oder Halbleiterkörpers verläuft. Ein Halbleiterkörper liegt typischerweise als ein dünner Wafer oder Chip vor und enthält zwei auf gegenüberliegenden Seiten befindliche Bereiche, wovon ein Bereich als Hauptbereich bezeichnet wird. Die laterale Richtung erstreckt sich somit parallel zu diesen Oberflächen. Im Gegensatz dazu soll der Ausdruck „vertikal” oder „vertikale Richtung” eine Richtung bedeuten, die senkrecht zu dem Hauptbereich und somit zu der lateralen Richtung verläuft. Eine vertikale Richtung verläuft deshalb in der Dickenrichtung des Wafers oder Chips.
  • Die Ausführungsformen werden hauptsächlich auf der Grundlage von n-Kanal-Leistungstransistoren beschrieben. Die Ausführungsformen sind jedoch nicht darauf beschränkt und können auch als p-Kanal-Leistungstransistoren gebildet werden.
  • Die in den Figuren dargestellten Strukturen sind nicht maßstabsgetreu abgebildet, sondern dienen lediglich einem besseren Verständnis der Ausführungsformen.
  • 1 zeigt auf der Basis eines Vertikal-Feldeffekt-Leistungstransistors eine Halbleiterkomponente mit einem Halbleiterkörper 50 mit einer ersten Halbleiterregion 1, einer zweiten Halbleiterregion 2 und einer dritten Halbleiterregion 3. Die erste und zweite Halbleiterregion 1 und 2 weisen einen ersten Leitungstyp auf und sind im vorliegenden Fall n-leitend. Im Gegensatz dazu weist die dritte Halbleiterregion 3 einen zweiten Leitungstyp auf, der komplementär zu dem ersten Leitungstyp und im vorliegenden Fall p-leitend ist.
  • Bei einer Ausführungsform umfasst der Halbleiterkörper 50 Silizium. Andere Materialien wie zum Beispiel Siliziumcarbid (SiC) oder Verbundhalbleiter sind ähnlich geeignet.
  • In dem Halbleiterkörper 50 ist ein Graben 30 vorgesehen, der eine Seitenwandisolation 36 enthält, die ein erstes isolierendes Material, in diesem Beispiel Siliziumoxid, umfasst. Ferner ist in einem unteren Teil 31 des Grabens 30 eine Feldelektrode 34 angeordnet, wobei die Feldelektrode 34 durch die Seitenwandisolation 36 von dem Halbleiterkörper 50 und den darin gebildeten Halbleiterregionen isoliert wird. In der Region der zweiten Halbleiterregion 2 führt die Seitenwandisolation 36 somit die Funktion eines Feldoxids aus. Die Seitenwandisolation 36 kann ein Material oder Materialkombinationen umfassen. Typischerweise wird ein isolierendes Oxid, zum Beispiel Siliziumoxid, verwendet. Es können jedoch auch andere Materialien zum Produzieren der Seitenwandisolation 36 verwendet werden. Die Seitenwandisolation 36 kann auch bezüglich ihrer Dicke in der vertikalen Richtung gesehen sehr langsam wachsen, so dass nur in der Region des Grabenbodens die vollständige Dicke erreicht wird.
  • In einem oberen Teil 32 des Grabens 30 ist ein Gatedielektrikum 38 neben der dritten Halbleiterregion 3 vorgesehen. Neben dem Dielektrikum 38 ist die Gateelektrode 35 vorgesehen, die in diesem Beispiel zwei getrennte Flügel aufweist, die von einer über der Feldelektrode 34 angeordneten Abdeckung 37 beabstandet werden. Die Abdeckung 37 umfasst ein zweites Material, zum Beispiel Siliziumnitrid, wodurch das erste isolierende Material der Seitenwandisolation 36 selektiv zum zweiten Material der Abdeckung 37 ätzbar ist.
  • In dem Halbleiterkörper 50 ist eine n+-dotierte vierte Halbleiterregion 4 angeordnet, wobei die vierte Halbleiterregion von der zweiten Halbleiterregion 2 beabstandet ist. Die vierte Halbleiterregion 4 befindet sich typischerweise an einer ersten Oberfläche 22 des Halbleiterkörpers 50 und reicht lateral sogar bis zu den Grabenstrukturen 30 und bildet typischerweise die Sourceregion (Sourcezone) des Leistungstransistors.
  • Die dritte Halbleiterregion 3 wird typischerweise als Bodyregion bezeichnet. Im Gegensatz dazu bildet die Halbleiterregion 2 einen Driftpfad (Driftzone) zwischen der Bodyregion 3 und der ersten Halbleiterregion 1, die als das Substrat oder die Drainregion (Drainzone) bezeichnet wird. In der dritten Halbleiterregion oder Bodyregion 3 wird ein Kanal gebildet, wenn eine geeignete Spannung an die Gateelektrode 35 angelegt wird.
  • Ähnlich wird eine fünfte Halbleiterregion 26, die typischerweise eine stark dotierte gleitende Bodyanschlussregion oder ein Grabenkontakt ist, an der ersten Oberfläche 22 des Halbleiterkörpers 50 in der dritten Halbleiterregion 3 gebildet. Die Bodyanschlussregion 26 und die Sourceregion 4 werden durch Verwendung einer auf der ersten Oberfläche 22 befindlichen Metallisierung 24 kontaktverbunden. Ein zugeordneter Sourceanschluss S ist in 1 dargestellt.
  • Die Gateelektrode 35 wird über einen Gateanschluss G kontaktverbunden. Ein rückseitiger Kontakt 56 befindet sich auf einer Rückseite 16 (zweite Oberfläche) des Halbleiterkörpers 50 und bildet eine mit dem Drainanschluss D verbundene drainseitige Kontaktverbindung.
  • Für die hier beschriebenen Ausführungsformen ist charakteristisch, dass eine separate Abdeckung über der Feldelektrode vorgesehen wird. Die Abdeckung wird durch einen Prozess (Prozesse) gebildet, der (die) von dem Prozess (den Prozessen), der (die) zur Bildung der Feldelektrode verwendet wird (werden), verschieden ist (sind). Die Abdeckung wird auch durch einen Prozess (Prozesse) gebildet, der (die) von dem Prozess (den Prozessen), der (die) zur Bildung der Gateelektrode verwendet wird (werden), verschieden ist (sind). Bei der in 1 dargestellten Ausführungsform wird eine Abdeckung vorgesehen, die aus einem zweiten isolierenden Material besteht. Das zur Bildung der Seitenwandisolation verwendete erste isolierende Material ist dadurch selektiv zum zur Bildung der Abdeckung verwendeten zweiten isolierenden Material ätzbar.
  • Die Bereitstellung der Abdeckung verringert die Überlappungskapazität zwischen der Gateelektrode und der Feldplatte signifikant, was entscheidend zu der Schaltgeschwindigkeit des Transistors beiträgt. Zusätzlich kann die erforderliche Gateladung verringert werden.
  • Zusätzlich kann die Zuverlässigkeit des Bauelements vergrößert werden. Die Breite des Grabens kann verringert werden, ohne etwaige Delaminationseffekte zu riskieren, was zu einem verringerten Ein-Widerstand des fertigen Bauelements führt. Ferner kann die Waferverzerrung verringert werden. Dementsprechend können dünnere Wafer produziert werden, was wieder zu einem verringerten Ein-Widerstand des fertigen Bauelements führt.
  • 2 zeigt eine weitere Ausführungsform. Dabei bezeichnen dieselben Bezugszahlen dieselben oder ähnliche Teile wie in 1. Die in 2 dargestellte Ausführungsform unterscheidet sich von der in 1 dargestellten Ausführungsform in dem Umstand, dass die Abdeckung 37 nun ein leitfähiges Material umfasst. Das leitfähige Material wird so gewählt, dass das für Seitenwandisolation verwendete erste isolierende Material selektiv zu diesem leitfähigen Material ätzbar ist. Ferner besitzt die in 2 dargestellte Ausführungsform eine isolierende Schicht 39 zwischen der Feldelektrode 34 und der Abdeckung 37 zur Isolation der Abdeckung 37 von der Feldelektrode 34.
  • In 1 und 2 erstreckt sich die Abdeckung entlang der kompletten Hülle der Gateelektrode. Es kann jedoch eine Situation entstehen, in der sich die Abdeckung nur mit einem Teil der Gateelektrode überlappt oder sich die Gateelektrode über der Abdeckung befindet.
  • 3a bis 3d beschreiben ein Verfahren zum Herstellen einer Halbleiteranordnung gemäß einer Ausführungsform. Zuerst wird ein Halbleitergrundkörper 51 bereitgestellt, der zum Beispiel aus stark n-dotiertem einkristallinen Silizium besteht, das danach die erste Halbleiterregion 1 bildet. Auf den Halbleitergrundkörper 51 wird eine zum Beispiel aus Silizium zusammengesetzte Epitaxialschicht (Halbleiterschicht) 20 aufgewachsen. Die zweite und dritte Halbleiterregion und auch die vierte und fünfte Halbleiterregion werden danach in der Epitaxialschicht 20 gebildet. Während der Abscheidung der Epitaxialschicht 20 oder durch Verwendung geeigneter nachfolgender Maßnahmen wird ein vorbestimmtes Dotierungsprofil in der Epitaxialschicht 20 gebildet.
  • Danach werden durch Verwendung von Anisotropie- oder Isotropie-Ätzung Gräben 30 in den Substratwafer (Halbleiterkörper) eingeführt, und bei einem Prozess erfolgt zum Beispiel eine thermische Oxidation eines dicken Feldoxids 36 in den Gräben 30. Dieser folgt die Herstellung der Polysilizium-Feldplatte oder Feldelektrode 34 in den Gräben 30.
  • Um eine elektrische Verbindung zwischen der Source- und Feldelektrode bereitzustellen, umfasst der Graben entlang seiner lateralen Erstreckung einen ersten Teil 61, in dem die Abdeckung über der Feldelektrode 34 gebildet wird, und einen zweiten Teil 62, in dem eine leitfähige Verbindung mit der Feldelektrode gebildet wird. In dem in 3a bis 3d dargestellten Beispiel ist der zweite Teil 62 des Grabens 30 auf der linken Seite dargestellt, während der erste Teil 61 des Grabens 30 auf der rechten Seite der Zeichnungen dargestellt ist. Ferner besitzt in dem in 3a bis 3d dargestellten Beispiel der erste Teil 61 des Grabens eine erste Breite und der zweite Teil 62 des Grabens eine zweite Breite, wobei die zweite Breite größer als die erste Breite ist.
  • Im Folgenden wird das Material 40 der Abdeckung 37 konform über der Feldelektrode abgeschieden. In dem vorliegenden Beispiel ist dieses Material Siliziumnitrid. Aufgrund des Umstands, dass die Breite des Grabens in dem zweiten Teil des Grabens größer als die Breite des Grabens in dem ersten Teil des Grabens ist, füllt das Material der Abdeckung den zweiten Teil des Grabens nicht aus. Die resultierende Situation ist in 3a dargestellt.
  • Durch Verwendung eines isotropischen Ätzprozesses wird das Siliziumnitrid in dem zweiten Teil des Grabens vollständig entfernt, während die Abdeckung in dem ersten Teil des Grabens über der Feldelektrode verbleibt. Die resultierende Situation ist in 3b dargestellt.
  • Um eine elektrische Verbindung zwischen der Source- und der Feldelektrode bereitzustellen, wird ein weiterer Polysiliziumabscheidungsprozess ausgeführt. Danach wird unnötiges Polysilizium durch einen Vertiefungsprozess oder Rückätzprozess (engl.: recess process) weggeätzt, so dass in dem ersten Teil des Grabens zusätzliches Polysilizium vollständig entfernt wird. Die resultierende Situation ist in 3c dargestellt.
  • Im Folgenden wird die Seitenwandisolation in einem oberen Teil des Grabens örtlich durch Ätzung entfernt und ein Gatedielektrikum 38 durch einen Oxidationsprozess auf der Seitenwand gebildet. Durch Verwendung eines weiteren Abscheidungsprozesses, dem ein weiterer Vertiefungsprozess folgt, werden die Flügel der Gateelektrode 35 zwischen dem Gatedielektrikum 38 und der Abdeckung 37 in dem ersten Teil des Grabens gebildet. Die resultierende Situation ist in 3d dargestellt.
  • Somit wird ein Verfahren zur Herstellung eines Halbleiterbauelements bereitgestellt, mit den folgenden Schritten: Bereitstellen eines Halbleitersubstrats mit einem Graben mit einer Seitenwandisolation, die ein erstes isolierendes Material umfasst, Bilden einer Feldelektrode in einem unteren Teil des Grabens, Bilden einer Abdeckung, die ein zweites Material umfasst, über bzw. oberhalb der Feldelektrode, wobei das erste isolierende Material selektiv zum zweiten Material ätzbar ist, Entfernen der Seitenwandisolation in einem oberen Teil des Grabens, Bilden eines Gatedielektrikums auf der Seitenwand in dem oberen Teil des Grabens und Bilden einer Gateelektrode in dem oberen Teil des Grabens. Bei einer Ausführungsform werden die Prozesse in der gegebenen Sequenz ausgeführt.
  • Nach dem Bereitstellen der üblichen Kontakte und Isolationen wird der Substratwafer danach mit seiner Oberseite 22 auf lösbare Weise an einem (nicht dargestellten) Träger angebracht. Dies dient zur Stabilisierung des Substratwafers während des nachfolgenden mechanischen Schleifens und Ätzens der Rückseite 16. Bei einer Ausführungsform kann die Verdünnung des Wafers auch ohne Verwendung eines zusätzlichen Trägers erzielt werden. Der Substratwafer kann zum Beispiel durch Verwendung eines CMP-Verfahrens gedünnt werden, wobei der Boden der Gräben 30 als Schleifanschlag dienen kann. Das Dünnen wird jedoch typischerweise bereits vor dem Aufdecken des Bodens angehalten, damit noch Halbleitermaterial unter den Gräben 30 verbleibt. Nach dem Dünnen kann der Substratwafer eine Dicke von zwischen ungefähr 30 μm und 250 μm aufweisen.
  • 4a bis 4d beschreiben ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform.
  • Es wird ein Halbleitergrundkörper 51 bereitgestellt, der zum Beispiel aus stark n-dotiertem einkristallinem Silizium zusammengesetzt ist, das danach die erste Halbleiterregion 1 bildet. Auf den Halbleitergrundkörper 51 wird eine zum Beispiel aus Silizium zusammengesetzte Epitaxialschicht (Halbleiterschicht) 20 aufgewachsen. Die zweite und dritte Halbleiterregion und auch die vierte und fünfte Halbleiterregion werden danach in der Epitaxialschicht 20 gebildet. Während der Abscheidung der Epitaxialschicht 20 oder durch Verwendung geeigneter nachfolgender Maßnahmen wird in der Epitaxialschicht 20 ein vorbestimmtes Dotierungsprofil gebildet.
  • Danach werden durch Anisotropieätzung Gräben 30 in den Substratwafer (Halbleiterkörper) eingeführt, und bei einem Prozess erfolgt eine thermische Oxidation eines dicken Feldoxids 36 in den Gräben 30.
  • Um eine elektrische Verbindung zwischen der Source- und Feldelektrode bereitzustellen, umfasst der Graben entlang seiner lateralen Erstreckung einen ersten Teil 61, in dem die Abdeckung über der Feldelektrode gebildet wird, und einen zweiten Teil 62, in dem eine leitfähige Verbindung mit der Feldelektrode gebildet wird. In dem in 4a bis 4d dargestellten Beispiel ist der zweite Teil des Grabens auf der linken Seite dargestellt, während der erste Teil des Grabens auf der rechten Seite der Zeichnungen dargestellt ist. Ferner besitzt in dem in 4a bis 4d dargestellten Beispiel der erste Teil 61 des Grabens eine erste Breite und der zweite Teil 62 des Grabens eine zweite Breite, wobei die zweite Breite größer als die erste Breite ist.
  • Im Folgenden wird das Material 41 der Feldplatte oder Feldelektrode 34 konform abgeschieden. In dem vorliegenden Beispiel ist dieses Material Polysilizium. Aufgrund des Umstands, dass die Breite des Grabens in dem zweiten Teil 62 des Grabens 30 größer als die Breite des Grabens in dem ersten Teil 61 des Grabens 30 ist, füllt das Material 41 der Feldplatte 34 den zweiten Teil 62 des Grabens 30 nicht aus. Die resultierende Situation ist in 4a dargestellt.
  • Durch Verwendung eines isotropischen Ätzprozesses wird das Polysilizium in dem zweiten Teil 62 des Grabens 30 vollständig entfernt, während die Feldelektrode 34 in dem ersten Teil 61 des Grabens 30 verbleibt. Die resultierende Situation ist in 4b dargestellt.
  • Danach wird ein Oxidationsprozess ausgeführt, so dass über der Feldelektrode 34 eine Isolationsschicht 39 gebildet wird. Um eine elektrische Verbindung zwischen der (nicht gezeigten) Source- und der Feldelektrode 34 bereitzustellen, wird ein weiterer Polysiliziumabscheidungsprozess ausgeführt. Danach wird unnötiges Polysilizium durch einen Vertiefungsprozess weggeätzt, so dass in dem ersten Teil 61 des Grabens 30 die leitfähige Abdeckung 37 gebildet wird. Die resultierende Situation ist in 4c dargestellt.
  • Im folgenden wird die Seitenwandisolation 36 in einem oberen Teil des Grabens 30 örtlich durch Ätzung entfernt und ein Gatedielektrikum 38 durch einen Oxidationsprozess auf der Seitenwand gebildet. Dadurch wird ein Teil der leitfähigen Abdeckung 37 auch oxidiert. Diese (nicht dargestellte) zusätzliche Schicht führt jedoch keine relevante Funktion aus. Durch Verwendung eines weiteren Abscheidungsprozesses, dem ein weiterer Vertiefungsprozess folgt, werden die Flügel der Gateelektrode 35 zwischen dem Gatedielektrikum 38 und der Abdeckung 37 in dem ersten Teil 61 des Grabens 30 gebildet. Die leitfähige Abdeckung 37 kann in einer späteren Phase mit dem Gatepotential verbunden werden. Eine resultierende Situation ist in 4d dargestellt.
  • Beiden oben beschriebenen Verfahren ist gemeinsam, dass aufgrund des verbreiterten Teils (zweiter Teil 62) des Grabens ein elektrischer Kontakt von der Source- zur Feldelektrode in dem unteren Teil des Grabens hergesellt werden kann, ohne dass ein zusätzlicher Lithographieprozess notwendig ist. Layoutbeispiele für verbreiterte Gräben sind in 5 und 6 dargestellt.
  • In 5 ist der erste Teil 61 des Grabens in dem Layout verkürzt, so dass Platz für den zweiten Teil 62 eines zum Kontaktieren der Feldelektrode zu verwendenden angrenzenden Grabens entsteht. Dadurch wird ein verbreiterter Teil des Grabens erzielt, ohne den Abstand zwischen angrenzenden Gräben zu ändern. Bei Verwendung dieser Layoutvariante wird nur eine einseitige Verbindung mit der Feldelektrode verwendet.
  • Ein weiteres Layoutbeispiel für die Verwendung verbreiterter Teile des Grabens ist in 6 dargestellt. Der verbreiterte Teil 62 des Grabens wird hierbei an einer geeigneten Position entlang der lateralen Erstreckung des Grabens angeordnet. In diesem Layoutbeispiel ist der Abstand zwischen angrenzenden Gräben um einen Betrag verringert, der der Hälfte der Zunahme der Breite des Grabens in dem verbreiterten Teil 62 entspricht.
  • 7a bis 7c beschreiben ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einer Ausführungsform. Durch Verwendung eines zusätzlichen Lithographieprozesses ist es möglich, die Verbindung von der Source- zu der Feldelektrode zu bilden, während eine konstante Breite des Grabens über dem vollständigen Chip aufrechterhalten werden kann.
  • Als Ausgangspunkt verwendet das Verfahren eine der in Bezug auf 4a beschriebenen Situation ähnliche Situation. Im Gegensatz zu der in Bezug auf 4a beschriebenen Situation weisen die in 7a dargestellten Gräben nun dieselbe Breite auf. Nachdem die Seitenwandisolation 36 produziert wurde, wird das Material der Feldelektroden 34 (in dem vorliegenden Beispiel Polysilizium) abgeschieden, um die Gräben 30 auszufüllen. Diesem Abscheidungsprozess kann ein zusätzlicher Kristallisierungsprozess folgen. Danach wird ein Vertiefungsprozess ausgeführt, um das sich außerhalb der Gräben 30 befindende Polysilizium zu entfernen. Die resultierende Situation ist in 7a dargestellt.
  • Danach wird unter Verwendung eines Lithographieprozesses eine den linken Graben überdeckende Resistmaske 44 produziert. Diese Resistmaske 44 wird dann während eines Vertiefungsprozesses verwendet, um einen oberen Teil des sich in dem Graben auf der rechten Seite befindlichen Polysiliziums zu entfernen. Die resultierende Situation ist in 7b dargestellt.
  • Nach der Entfernung der Resistmaske 44 wird das Material der Abdeckung 37 abgeschieden. In dem vorliegenden Beispiel ist dieses Material Siliziumnitrid. Ein weiterer Vertiefungsprozess wird ausgeführt, um das Siliziumnitrid, das sich außerhalb des Grabens befindet, zu entfernen. Die resultierende Situation ist in 7c dargestellt. Die in 7c dargestellte Situation entspricht im Prinzip der in der zuvor beschriebenen 3c dargestellten Situation. Dementsprechend können nun ähnliche Prozesse wie mit Bezug auf 3d beschrieben folgen, um das Gatedielektrikum und die Gateelektroden zu produzieren.
  • Als Alternative zu der Siliziumnitridabscheidung kann auch eine Oxidation und Polysiliziumabscheidung durchgeführt werden, der eine Polysiliziumvertiefung folgt. Dadurch kann eine Ausführungsform wie mit Bezug auf 2 beschrieben mit einer leitfähigen Abdeckung 37 produziert werden.
  • Der mit Bezug auf 7a bis 7c beschriebene Prozess verwendet drei Vertiefungsprozesse bzw. Rückätzprozesse, um die Abdeckung über der Feldelektrode in einem ersten Teil des Grabens und eine leitfähige Verbindung mit der Feldelektrode in dem zweiten Teil des Grabens zu produzieren. Durch Verwendung eines Ätzprozesses, der sowohl Siliziumnitrid als auch Polysilizium ätzt, und Einstellen der Ätzselektivität dergestalt, dass Polysilizium wesentlich schneller als Siliziumnitrid geätzt wird, kann ein Verfahren mit nur zwei Vertiefungsprozessen realisiert werden. Dies ist in den folgenden 8a bis 8c dargestellt.
  • Als Ausgangspunkt verwendet das Verfahren eine der mit Bezug auf 4a beschriebenen Situation ähnliche Situation. Im Gegensatz zu der mit Bezug auf 4a beschriebenen Situation weisen die in 8a dargestellten Gräben 30 nun jedoch dieselbe Breite auf. Nachdem die Seitenwandisolation 36 produziert wurde, wird das Material der Feldelektroden 34 (in dem vorliegenden Beispiel Polysilizium) abgeschieden, um die Gräben 30 auszufüllen. Diesem Abscheidungsprozess kann ein zusätzlicher Kristallisierungsprozess folgen. Danach wird eine den linken Graben überdeckende Resistmaske 44 über dem Polysilizium durch Verwendung eines Lithographieprozesses produziert. Die resultierende Situation ist in 8a dargestellt.
  • Diese Resistmaske wird dann während eines Vertiefungsprozesses verwendet, um einen oberen Teil des sich in dem Graben 30 auf der rechten Seite befindlichen Polysiliziums zu entfernen. Nach der Entfernung der Resistmaske 44 wird das Material der Abdeckung 37 abgeschieden. In dem vorliegenden Beispiel ist dieses Material Siliziumnitrid. Die resultierende Situation ist in 8b dargestellt.
  • Ein weiterer Vertiefungsprozess wird ausgeführt, um das sich außerhalb des Grabens befindliche Siliziumnitrid und das sich außerhalb des Grabens befindliche verbleibende Polysilizium zu entfernen. Dabei wird die Ätzselektivität so eingestellt, dass Polysilizium wesentlich schneller als das Siliziumnitrid geätzt wird. Die resultierende Situation ist in 8c dargestellt. Die in 8c dargestellte Situation entspricht im Prinzip der in der zuvor beschriebenen 3c dargestellten Situation. Dementsprechend können nun ähnliche Prozesse wie mit Bezug auf 3d und 3e beschrieben folgen, um das Gatedielektrikum und die Gateelektroden zu produzieren.

Claims (24)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend: Bereitstellen eines Halbleitersubstrats (50) mit einem Graben (30) mit einer Seitenwandisolation (36), die ein erste isolierendes Material umfasst; Bilden einer Feldelektrode (34) in einem unteren Teil (31) des Grabens (30); Bilden einer Abdeckung (37, 39), die ein zweites Material umfasst, über der Feldelektrode (34), wobei das erste isolierende Material selektiv zum zweiten Material ätzbar ist; Entfernen der Seitewandisolation (36) in einem oberen Teil (32) des Grabens (30); Bilden eines Gatedielektrikums (38) auf der Seitenwand in dem oberen Teil (32) des Grabens (30); und Bilden einer Gateelektrode (35) in dem oberen Teil (32) des Grabens (30).
  2. Verfahren nach Anspruch 1, wobei das zweite Material ein isolierendes Material ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das zweite Material Siliziumnitrid ist.
  4. Verfahren nach Anspruch 1, wobei das zweite Material ein leitfähiges oder halbleitendes Material ist.
  5. Verfahren nach Anspruch 4, wobei das zweite Material Polysilizium ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Abdeckung (37) eine isolierende Schicht (39) umfasst, die auf der Feldelektrode (34) gebildet wird, bevor das zweite Material abgeschieden wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Prozess des Bildens der Abdeckung (37) den Prozess der konformen Abscheidung des zweiten Materials umfasst.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei der Prozess des Bildens der Feldelektrode (34) den Prozess des konformen Abscheidens des Materials der Feldelektrode (34) umfasst.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der Prozess des Entfernens der Seitenwandisolation (36) einen Prozess des selektiven Ätzens des ersten isolierenden Materials zum zweiten Material umfasst.
  10. Verfahren nach einem der Ansprüche 1 bis 9, weiterhin aufweisend: Definieren des Grabens entlang seiner lateralen Erstreckung, um folgendes zu umfassen: einen ersten Teil (61), in dem die Abdeckung (37, 39) über der Feldelektrode (34) gebildet wird, und einen zweiten Teil (62) in dem eine leitfähige Verbindung zur Feldelektrode (34) gebildet wird.
  11. Verfahren nach Anspruch 10, wobei der erste Teil (61) des Grabens (30) eine erste Breite aufweist und der zweite Teil (62) des Grabens (30) eine zweite Breite aufweist, wobei die zweite Breite größer als die erste Breite ist.
  12. Verfahren nach Anspruch 10 oder 11, wobei der Prozess des Bildens der Abdeckung (37) den Prozess des selektiven Überdeckens des zweiten Teils (62) des Grabens (30) mit einem Maskenmaterial (44) und des Entfernens des Materials der Feldelektrode (34) von dem oberen Teil (32) des Grabens (30) umfasst.
  13. Halbleiterbauelement, umfassend: ein Halbleitersubstrat (50) mit einem Graben (30) mit einer Seitenwandisolation (36), die ein erstes isolierendes Material umfasst; eine in einem unteren Teil (31) des Grabens (30) gebildete Feldelektrode (34); eine Abdeckung (37, 39), die ein zweites Material umfasst, über der Feldelektrode (34), wobei das erste isolierende Material selektiv zum zweiten Material ätzbar ist; ein Gatedielektrikum (38) auf der Seitenwand in einem oberen Teil (32) des Grabens (30); und eine Gateelektrode (35) in dem oberen Teil (32) des Grabens (30).
  14. Halbleiterbauelement nach Anspruch 13, wobei das zweite Material ein isolierendes Material ist.
  15. Halbleiterbauelement nach Anspruch 13 oder 14, wobei das zweite Material ein Siliziumnitrid ist.
  16. Halbleiterbauelement nach Anspruch 13, wobei das zweite Material ein leitfähiges oder halbleitendes Material ist.
  17. Halbleiterbauelement nach Anspruch 16, wobei das zweite Material Polysilizium ist.
  18. Halbleiterbauelement nach einem der Ansprüche 13 bis 17, wobei die Abdeckung (37) eine isolierende Schicht (39) umfasst, die auf der Feldelektrode (34) gebildet wird, bevor das zweite Material abgeschieden wird.
  19. Halbleiterbauelement nach einem der Ansprüche 13 bis 18, wobei sich die Abdeckung (37) in vertikaler Richtung mit der Gateelektrode (35) überlappt.
  20. Halbleiterbauelement nach Anspruch 19, wobei die Überlappung in der vertikalen Richtung größer als 10% der Höhe der Gateelektrode (35) ist.
  21. Halbleiterbauelement nach Anspruch 19 oder 20, wobei die Überlappung in der vertikalen Richtung größer als 50% der Höhe der Gateelektrode (35) ist.
  22. Halbleiterbauelement nach einem der Ansprüche 19 bis 21, wobei die Überlappung in der vertikalen Richtung größer als 90% der Höhe der Gateelektrode (35) ist.
  23. Halbleiterbauelement nach einem der Ansprüche 13–22, wobei der Graben (30) entlang seiner lateralen Erstreckung folgendes umfasst: einen ersten Teil (61), in dem die Abdeckung (37) über der Feldelektrode (34) gebildet ist, und einen zweiten Teil (62) in dem eine leitfähige Verbindung zur der Feldelektrode (34) gebildet ist.
  24. Halbleiterbauelement nach Anspruch 23, wobei der erste Teil (61) des Grabens (30) eine erste Breite aufweist und der zweite Teil (62) des Grabens (30) eine zweite Breite aufweist, wobei die zweite Breite größer als die erste Breite ist.
DE102009010174A 2008-03-03 2009-02-23 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement Active DE102009010174B9 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/041,391 US7833862B2 (en) 2008-03-03 2008-03-03 Semiconductor device and method for forming same
US12/041,391 2008-03-03

Publications (3)

Publication Number Publication Date
DE102009010174A1 DE102009010174A1 (de) 2009-10-01
DE102009010174B4 true DE102009010174B4 (de) 2011-07-21
DE102009010174B9 DE102009010174B9 (de) 2012-01-19

Family

ID=41011349

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009010174A Active DE102009010174B9 (de) 2008-03-03 2009-02-23 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Country Status (3)

Country Link
US (1) US7833862B2 (de)
CN (1) CN101572236B (de)
DE (1) DE102009010174B9 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007035251B3 (de) * 2007-07-27 2008-08-28 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Isolationsgräben mit unterschiedlichen Seitenwanddotierungen
US7825467B2 (en) * 2008-09-30 2010-11-02 Infineon Technologies Austria Ag Semiconductor component having a drift zone and a drift control zone
US8796764B2 (en) 2008-09-30 2014-08-05 Infineon Technologies Austria Ag Semiconductor device comprising trench gate and buried source electrodes
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
US8072028B2 (en) * 2009-10-26 2011-12-06 Infineon Technologies Austria Ag Method and device including transistor component having a field electrode
US8487370B2 (en) 2010-07-30 2013-07-16 Infineon Technologies Austria Ag Trench semiconductor device and method of manufacturing
CN102738232B (zh) * 2011-04-08 2014-10-22 无锡维赛半导体有限公司 超结功率晶体管结构及其制作方法
US10032878B2 (en) 2011-09-23 2018-07-24 Infineon Technologies Ag Semiconductor device with a semiconductor via and laterally connected electrode
US9324829B2 (en) * 2011-09-23 2016-04-26 Infineon Technologies Ag Method of forming a trench electrode device with wider and narrower regions
JP2013115225A (ja) * 2011-11-29 2013-06-10 Toshiba Corp 電力用半導体装置およびその製造方法
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
DE102014108966B4 (de) * 2014-06-26 2019-07-04 Infineon Technologies Ag Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
CN105280497A (zh) * 2014-07-10 2016-01-27 北大方正集团有限公司 一种生产沟槽型vdmos的方法及沟槽型vdmos
US9324823B2 (en) 2014-08-15 2016-04-26 Infineon Technologies Austria Ag Semiconductor device having a tapered gate structure and method
US9478639B2 (en) 2015-02-27 2016-10-25 Infineon Technologies Austria Ag Electrode-aligned selective epitaxy method for vertical power devices
DE102015121563B4 (de) * 2015-12-10 2023-03-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
TWI577010B (zh) * 2016-05-18 2017-04-01 杰力科技股份有限公司 功率金氧半導體場效電晶體
TWI606519B (zh) * 2016-09-09 2017-11-21 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法
US9812535B1 (en) * 2016-11-29 2017-11-07 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and power semiconductor device
CN107331620A (zh) * 2017-07-12 2017-11-07 西安龙腾新能源科技发展有限公司 低压超结mosfet栅极漏电改善方法
CN109872950A (zh) * 2019-02-28 2019-06-11 北京燕东微电子科技有限公司 一种沟槽分离栅mos器件的制造方法
CN113745337B (zh) * 2021-07-19 2022-11-11 深圳利普芯微电子有限公司 一种屏蔽栅沟槽mosfet制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234996A1 (de) * 2002-03-19 2003-10-16 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126807A (en) * 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7393749B2 (en) * 2005-06-10 2008-07-01 Fairchild Semiconductor Corporation Charge balance field effect transistor
DE102005041256B4 (de) * 2005-08-31 2007-12-20 Infineon Technologies Ag Trenchtransistor
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234996A1 (de) * 2002-03-19 2003-10-16 Infineon Technologies Ag Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode

Also Published As

Publication number Publication date
CN101572236B (zh) 2011-08-17
DE102009010174B9 (de) 2012-01-19
CN101572236A (zh) 2009-11-04
DE102009010174A1 (de) 2009-10-01
US20090218618A1 (en) 2009-09-03
US7833862B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
DE102009010174B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102009044474B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE112004001922B4 (de) Flash-Architektur mit abgesenktem Kanal für geringere Kurzkanaleffekte
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014111140B4 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102010016000A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102005030875A1 (de) Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102004055640A1 (de) LDMOS-Transistorvorrichtung, Integrierter Schaltkreis und Herstellungsverfahren hiervon
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE102013002986A1 (de) Integrierte Schottky-Diode für HEMTS
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102018211600A1 (de) Hochspannungstransistor unter verwendung einer vergrabenen isolierenden schicht als gatedielektrikum
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102009034405A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20111022