CN102738232B - 超结功率晶体管结构及其制作方法 - Google Patents

超结功率晶体管结构及其制作方法 Download PDF

Info

Publication number
CN102738232B
CN102738232B CN201110089219.XA CN201110089219A CN102738232B CN 102738232 B CN102738232 B CN 102738232B CN 201110089219 A CN201110089219 A CN 201110089219A CN 102738232 B CN102738232 B CN 102738232B
Authority
CN
China
Prior art keywords
conduction type
isolation structure
region
conductivity
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110089219.XA
Other languages
English (en)
Other versions
CN102738232A (zh
Inventor
黄勤
白玉明
高阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VERSINE SEMICONDUCTOR Co Ltd
Original Assignee
VERSINE SEMICONDUCTOR Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VERSINE SEMICONDUCTOR Co Ltd filed Critical VERSINE SEMICONDUCTOR Co Ltd
Priority to CN201110089219.XA priority Critical patent/CN102738232B/zh
Priority to TW100145690A priority patent/TWI488241B/zh
Priority to US13/441,101 priority patent/US8604541B2/en
Publication of CN102738232A publication Critical patent/CN102738232A/zh
Application granted granted Critical
Publication of CN102738232B publication Critical patent/CN102738232B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

本发明公开了一种超结功率晶体管结构及制作方法。该结构包括：下电极、衬底、有源区、侧壁隔离结构、栅区、栅区的表面隔离结构、以及上电极。在有源区的靠近上电极一侧的下部设有侧壁隔离结构，可在体区下方设置与体区相同导电类型的缓冲区，也可以向下延伸上电极，在侧壁隔离结构的外侧形成场板，由于引入该缓冲区和电极场板，使得漂移区的掺杂浓度可以做得更高，从而可以有效的减小源漏导通电阻Rdson，提高器件性能，栅极实际覆盖面积小，能减小栅极电荷Qg和栅漏电荷Qgd，并且该结构的制作工艺简单，生产成本较低。

Description

超结功率晶体管结构及其制作方法
技术领域
本发明涉及一种超结功率晶体管的结构及其制作工艺，尤其涉及一种金属氧化物半导体场效应管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)和一种绝缘栅双极型晶体管(IGBT，Insulated Gate Bipolar Transistor)及相关制作工艺，属于半导体器件和器件制造技术领域。
背景技术
纵向双扩散场效应管(VDMOS)和绝缘栅双极型晶体管(IGBT)是两种目前常用的功率晶体管。IGBT由BJT双极型三极管和MOS场效应管组成，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点，非常适合应用于交流电机、变频器、开关电源、照明电路、牵引传动等领域。VDMOS是一种电压控制型器件，在合适的栅极电压的控制下，半导体表面反型，形成导电沟道，于是漏极和源极之间纵向流过适量的电流。VDMOS兼有双极晶体管和普通MOS器件的优点。与双极晶体管相比，它的开关速度，开关损耗小；输入阻抗高，驱动功率小；频率特性好；跨导高度线性。特别值得指明出的是，它具有负的温度系数，没有双极功率的二次穿问题，安全工作出了区大。因此，不论是开关应用还是线性应用，VDMOS都是理想的功率器件。现在，VDMOS器件已广泛应用于各种领域，包括电机调速、逆变器、不间熠电源、开关电源、电子开关、汽车电器和电子镇流器等。
通常VDMOS器件采用传统的一体式栅区，器件工作时，沟道仅形成于栅区两侧，该结构由于硅晶栅与漏极之间有较大的重叠部分，即硅晶栅与漏极的相对的非沟道面积较大，所以栅极电荷Qgd较高；并且该传统结构的制造方法也比较复杂，通常需要六至七步掩膜工艺，因此生产成本较高。
鉴于此，为了提高器件性能并简化制作工艺降低生产成本，本发明将提出一种新型的平面型超结功率晶体管结构。
发明内容
本发明要解决的技术问题在于提供一种超结功率晶体管结构及其制作方法。
为了解决上述技术问题，本发明采用如下技术方案：
一种超结功率晶体管结构，包括：
漏极；
第一导电类型衬底，位于所述漏极之上；
有源区，位于所述第一导电类型衬底之上；其中，所述有源区由下至上包括第一导电类型漂移区、位于所述第一导电类型漂移区一侧上方的第一导电类型源区、以及位于所述第一导电类型源区与所述第一导电类型漂移区之间的第二导电类型体区；
侧壁隔离结构，位于所述第一导电类型衬底之上，且与所述有源区的靠近第一导电类型源区的一侧接触；其中，所述侧壁隔离结构的高度低于所述有源区高度，使所述有源区上部的第一导电类型源区和第二导电类型体区的侧壁不被所述侧壁隔离结构遮挡；
栅区，位于所述有源区的第二导电类型体区之上；
表面隔离结构，覆盖于所述栅区表面，并将所述第一导电类型源区与所述第一导电类型漂移区的上表面覆盖；
源极，覆盖于所述表面隔离结构表面，并从所述有源区的靠近第一导电类型源区的一侧向下伸入至所述侧壁隔离结构之上，同时与第一导电类型源区和第二导电类型体区电导通。
其中，所述栅区包括栅介质层和位于栅介质层上的栅极层；优选地，在栅极层上还设有绝缘层。
作为该结构的优选方案，所述源极还包括沿所述侧壁隔离结构侧面继续向下延伸形成的场板。
作为该结构的优选方案，在所述有源区中还设有第二导电类型缓冲区，所述第二导电类型缓冲区位于所述第二导电类型体区下方，分别与所述第二导电类型体区、侧壁隔离结构、以及第一导电类型漂移区接触。进一步地，所述第二导电类型缓冲区为浅掺杂的第二导电类型半导体材料；所述第二导电类型体区为重掺杂的第二导电类型半导体材料。
另一种超结功率晶体管结构，包括：
集电极；
第二导电类型衬底，位于所述集电极之上；
有源区，位于所述第二导电类型衬底之上；其中，所述有源区由下至上包括第一导电类型漂移区、位于所述第一导电类型漂移区一侧上方的第一导电类型发射区、以及位于所述第一导电类型发射区与所述第一导电类型漂移区之间的第二导电类型体区；
侧壁隔离结构，位于所述第二导电类型衬底之上，且与所述有源区的靠近第一导电类型发射区的一侧接触；其中，所述侧壁隔离结构的高度低于所述有源区高度，使所述有源区上部的第一导电类型发射区和第二导电类型体区的侧壁不被所述侧壁隔离结构遮挡；
栅区，位于所述有源区的第二导电类型体区之上；
表面隔离结构，覆盖于所述栅区表面，并将所述第一导电类型发射区与所述第一导电类型漂移区的上表面覆盖；
发射极，覆盖于所述表面隔离结构表面，并从所述有源区的靠近第一导电类型发射区的一侧向下伸入至所述侧壁隔离结构，同时与第一导电类型发射区和第二导电类型体区电导通。
其中，所述栅区包括栅介质层和位于栅介质层上的栅极层；优选地，在栅极层上还设有绝缘层。
作为该结构的优选方案之一，在所述有源区中还设有第二导电类型缓冲区，所述第二导电类型缓冲区位于所述第二导电类型体区下方，分别与所述第二导电类型体区、侧壁隔离结构、以及第一导电类型漂移区接触。进一步地，所述第二导电类型缓冲区为浅掺杂的第二导电类型半导体材料；所述第二导电类型体区为重掺杂的第二导电类型半导体材料。
一种制作超结功率晶体管结构的方法，包括以下步骤：
步骤一、在半导体衬底上形成第一导电类型的外延层，并在所述外延层上制作栅区；
步骤二、在所述栅区周围制作表面隔离结构，使其覆盖所述栅区的表面，并覆盖栅区周围的部分外延层上表面；
步骤三、在所述表面隔离结构一侧的外延层中分别形成重掺杂的第一导电类型区和重掺杂的第二导电类型区，并且使所述第一导电类型区和第二导电类型区均向内延伸至所述表面隔离结构下方；其中第二导电类型区位于第一导电类型区下方并将第一导电类型区与剩余的外延层分隔开；
步骤四、采用自对准技术沿着所述表面隔离结构边缘向下刻蚀掉未被所述表面隔离结构遮挡的部分第一导电类型区和部分第二导电类型区，并在外延层中形成沟槽；
步骤五、采用热处理扩散的方法，扩大刻蚀后的第一导电类型区和第二导电类型区，使第二导电类型区延伸至栅区下方；
步骤六、在所述沟槽内填充介质材料，并利用回刻工艺去除沟槽上部多余的介质材料使第一导电类型区和第二导电类型区的侧壁露出，留在沟槽内的介质材料构成侧壁隔离结构；
步骤七、制作上电极，使其覆盖于所述表面隔离结构表面，并从所述沟槽向下伸入至所述侧壁隔离结构，同时与第一导电类型区和第二导电类型区的侧壁接触；
步骤八、在所述半导体衬底下制作下电极。
其中，制作的是场效应管时，步骤一的半导体衬底采用第一导电类型衬底；制作的是绝缘栅双极型晶体管时，步骤一的半导体衬底采用第二导电类型衬底。
所述栅区单元包括栅介质层和位于栅介质层上的栅极层；优选地，在栅极层上还设有绝缘层。
作为该方法的优选方案，步骤七、制作上电极时，还包括沿所述侧壁隔离结构侧面继续向下延伸形成上电极的场板部分。
另一种制作超结功率晶体管结构的方法，包括以下步骤：
步骤一、在半导体衬底上形成第一导电类型的外延层，并在所述外延层上制作栅区；
步骤二、在所述栅区周围制作表面隔离结构，使其覆盖所述栅区的表面，并覆盖栅区周围的部分外延层上表面；
步骤三、在所述表面隔离结构一侧的外延层中分别形成重掺杂的第一导电类型区和重掺杂的第二导电类型区，并且使所述第一导电类型区和第二导电类型区均向内延伸至所述表面隔离结构下方；其中第二导电类型区位于第一导电类型区下方并将第一导电类型区与剩余的外延层分隔开；
步骤四、采用自对准技术沿着所述表面隔离结构边缘向下刻蚀掉未被所述表面隔离结构遮挡的部分第一导电类型区和部分第二导电类型区，并在外延层中形成沟槽；
步骤五、从所述沟槽侧壁采用倾斜离子注入的方法在第二导电类型区下方形成浅掺杂的第二导电类型缓冲区；
步骤六、采用热处理扩散的方法，扩大第一导电类型区、第二导电类型区以及第二导电类型缓冲区，使第二导电类型区延伸至栅区下方；
步骤七、采用自对准技术沿着所述表面隔离结构边缘向下刻蚀掉由于步骤五倾斜离子注入而在所述沟槽底部形成的多余的重掺杂第二导电类型材料；
步骤八、在所述沟槽内填充介质材料，并利用回刻工艺去除沟槽上部多余的介质材料使第一导电类型区和第二导电类型区的侧壁露出，留在沟槽内的介质材料构成侧壁隔离结构；
步骤九、制作上电极，使其覆盖于所述表面隔离结构表面，并从所述沟槽向下伸入至所述侧壁隔离结构，同时与第一导电类型区和第二导电类型区的侧壁接触；
步骤十、在所述半导体衬底下制作下电极。
其中，制作的是场效应管时，步骤一的半导体衬底采用第一导电类型衬底；制作的是绝缘栅双极型晶体管时，步骤一的半导体衬底采用第二导电类型衬底。
所述栅区单元包括栅介质层和位于栅介质层上的栅极层；优选地，在栅极层上还设有绝缘层。
作为该方法的优选方案，步骤九、制作上电极时，还包括沿所述侧壁隔离结构侧面继续向下延伸形成上电极的场板部分。
作为该方法的优选方案，步骤八在填充所述沟槽之前，还包括采用各向同性的刻蚀方法修整所述表面隔离结构。
本发明的有益效果在于：
本发明的超结功率晶体管采用纵向结构，在有源区的靠近源极(或发射极)一侧的下部设有侧壁隔离结构，可在体区下方设置与体区相同导电类型的缓冲区，也可以向下延伸源极(或发射极)在侧壁隔离结构的外侧形成场板，由于引入该缓冲区和电极场板，使得漂移区的掺杂浓度可以做得更高，从而可以有效的减小源漏导通电阻Rdson，改善器件的FOM(品质因数)；并且与传统的VDMOS在整体式栅区两侧形成沟道的结构相比，本发明的实际栅极覆盖面积可以制作的更小，因而可以通过减小栅极覆盖面积从而减小栅极电荷Qg；并且该结构中栅区与衬底下方的电极(漏极)的实际相对面积与传统的VDMOS结构相比更小，所以可有效的减小栅漏电荷Qgd。此外，本发明提供的制作工艺也较为简单，刻蚀采用自对准工艺，仅需要在制作栅区和制作接触电极时采用掩模版，仅采用三道掩膜版即可完成器件结构的制作，大大降低了生产成本。
附图说明
图1为实施例一中超结功率金属氧化物半导体场效应管的器件结构示意图；
图2a-2k为实施例一中超结功率金属氧化物半导体场效应管的制备方法流程示意图；
图3为实施例二中超结功率金属氧化物半导体场效应管的器件结构示意图；
图4为实施例三中超结功率金属氧化物半导体场效应管的器件结构示意图；
图5为实施例四中超结功率绝缘栅双极型晶体管的器件结构示意图。
具体实施方式
下面结合附图利用几个优选实施例进一步说明本发明的器件结构，为了示出的方便附图并未按照比例绘制。
实施例一
本实施例提供一种超结功率金属氧化物半导体场效应管(MOSFET)的器件结构，如图1所示，该器件结构包括：漏极110、第一导电类型衬底120、有源区、侧壁隔离结构140、栅区、表面隔离结构160以及源极170。
其中，第一导电类型衬底120位于漏极110之上；有源区位于第一导电类型衬底120之上，所述有源区由下至上包括第一导电类型漂移区131、位于第一导电类型漂移区131一侧上方的第一导电类型源区132、以及位于第一导电类型源区132与第一导电类型漂移区131之间的第二导电类型体区133；侧壁隔离结构140位于所述第一导电类型衬底120之上且与所述有源区的靠近第一导电类型源区132的一侧接触，侧壁隔离结构140的高度低于所述有源区高度，使所述有源区上部的第一导电类型源区132和第二导电类型体区133的侧壁不被侧壁隔离结构140遮挡；栅区位于所述有源区的第二导电类型体区133之上，栅区包括栅介质层151和位于栅介质层151上的栅极层152，优选地，在栅极层152上还设有绝缘层153；表面隔离结构160覆盖于栅区150的表面，并将所述第一导电类型源区132与所述第一导电类型漂移区131的上表面覆盖；源极170覆盖于表面隔离结构160表面，并从所述有源区的靠近第一导电类型源区132的一侧向下伸入至侧壁隔离结构140之上，同时与第一导电类型源区132和第二导电类型体区133电导通。
在所述有源区中还设有第二导电类型缓冲区134，第二导电类型缓冲区134位于第二导电类型体区133下方，分别与第二导电类型体区133、侧壁隔离结构140、以及第一导电类型漂移区131接触。优选地，第二导电类型缓冲区134为浅掺杂的第二导电类型半导体材料；第二导电类型体区133为重掺杂的第二导电类型半导体材料。
以NMOS为例，则第一导电类型衬底120采用N+型半导体衬底，第一导电类型漂移区131可以是N-型，但其掺杂浓度可以高于常规的N-外延层，第一导电类型源区132可以是N+型，第二导电类型体区133是P+型，第二导电类型缓冲区134是P-型。通常栅介质层151的材料可以为二氧化硅、氮氧硅化合物、或铪基的高介电常数材料等，栅极层152的材料可以为传统的多晶硅，或者钛、镍、钽、钨、氮化钽、氮化钨、氮化钛、硅化钛、硅化钨或硅化镍中的一种或其组合。
该MOS器件采用纵向结构，在有源区一侧的下部设有侧壁隔离结构，由于引入P-型缓冲区，使得漂移区的掺杂浓度可以做得更高，从而可以有效的减小源漏导通电阻Rdson，并且其栅区面积也比传统的VDMOS更小，可减小栅极电荷Qg和栅漏电荷Qgd。
由于器件的品质因数FOM与栅极电荷Qg、栅漏电荷Qgd、源漏导通电阻Rdson有如下关系：
FOM1＝Rdson*Qg
FOM2＝Rdson*Qgd
可见，本实施例提供的器件结构通过减小源漏导通电阻Rdson、栅极电荷Qg、栅漏电荷Qgd，能有效提高器件性能，改善FOM。
参见图2a-2k，制作上述超结功率晶体管的方法，包括以下步骤：
步骤一、如图2a所示，在第一导电类型衬底120a(N+型半导体衬底)上形成第一导电类型的外延层131a(N-型外延层)，外延层131a的掺杂浓度可以做得较高，可在后续工艺中形成较高掺杂浓度的漂移区，从而减小源漏导通电阻Rdson，然后在外延层131a上制作栅区，包括栅介质层151a、位于栅介质层151a上的栅极层152a以及位于栅极层152a上的绝缘层153a。
步骤二、如图2b所示，在栅区周围制作表面隔离结构160a，使其覆盖所述栅区的表面，并覆盖栅区周围的部分外延层131a上表面。
步骤三、如图2c所示，通过P离子及N离子注入，在表面隔离结构160a一侧的外延层131a中分别形成重掺杂的第一导电类型区132a和重掺杂的第二导电类型区133a，并且使第一导电类型区132a和第二导电类型区133a均向内延伸至表面隔离结构160a下方；其中第二导电类型区133a位于第一导电类型区132a下方，并将第一导电类型区132a与剩余的外延层131a分隔开。
步骤四、如图2d所示，采用自对准技术沿着表面隔离结构160a边缘向下刻蚀掉未被所述表面隔离结构160a遮挡的部分第一导电类型区132a和部分第二导电类型区133a，并在外延层131a中形成沟槽。
步骤五、如图2e所示，从所述沟槽侧壁，采用倾斜离子注入的方法，在第二导电类型区133下方形成浅掺杂的第二导电类型缓冲区134a，由于是采用倾斜离子注入的方法，在形成第二导电类型缓冲区134a的同时，在沟槽底部还形成了多余的重掺杂第二导电类型材料134b。
步骤六、采用热处理扩散的方法，扩大第一导电类型区132a、第二导电类型区133a以及第二导电类型缓冲区134a，使第二导电类型区133a延伸至栅区的下方，如图2f所示。
步骤七、如图2g所示，再次采用自对准技术沿着表面隔离结构160a边缘向下刻蚀掉由于步骤五倾斜离子注入而在所述沟槽底部形成的多余的重掺杂第二导电类型材料134b。
步骤八、如图2h所示，采用各向同性的刻蚀方法修整表面隔离结构160a，然后如图2i所示填充介质材料，并利用回刻工艺去除沟槽上部多余的介质材料使第一导电类型区132a和第二导电类型区133a的侧壁露出，留在沟槽内的介质材料构成侧壁隔离结构140a，如图2j所示。
步骤九、如图2k所示，制作源极，使其覆盖于所述表面隔离结构160a表面，并从所述沟槽向下伸入至所述侧壁隔离结构140a上，同时与第一导电类型区132a和第二导电类型区133a的侧壁接触。
步骤十、最后在第一导电类型衬底120a下制作漏极。
可见该制作工艺较为简单，刻蚀采用自对准工艺，仅需要在制作栅区和制作接触电极时采用掩模版，仅采用三道掩膜版即可完成器件结构的制作，大大降低了生产成本。
实施例二
本实施例提供另一种超结功率MOSFET的器件结构，如图3所示，该器件结构包括：漏极210、第一导电类型衬底220、有源区、侧壁隔离结构240、栅区、表面隔离结构260以及源极270。
所述有源区由下至上包括第一导电类型漂移区231、位于第一导电类型漂移区231一侧上方的第一导电类型源区232、以及位于第一导电类型源区232与第一导电类型漂移区231之间的第二导电类型体区233。在所述有源区中还设有第二导电类型缓冲区234，第二导电类型缓冲区234位于第二导电类型体区233下方，分别与第二导电类型体区233、侧壁隔离结构240、以及第一导电类型漂移区231接触。优选地，第二导电类型缓冲区234为浅掺杂的第二导电类型半导体材料；第二导电类型体区233为重掺杂的第二导电类型半导体材料。栅区包括栅介质层251和位于栅介质层251上的栅极层252，优选地，在栅极层252上还设有绝缘层253。
与是实施例一结构的不同之处在于：其源极270还包括沿侧壁隔离结构240侧面继续向下延伸形成的场板部分。
该结构的制作方法与实施例一中的方法类似，只是在制作源极270时还要沿所述侧壁隔离结构240侧面继续向下延伸形成该场板部分。
实施例三
本实施例提供另外一种超结功率MOSFET的器件结构，如图4所示，该器件结构包括：漏极310、第一导电类型衬底320、有源区、侧壁隔离结构340、栅区、表面隔离结构360以及源极370。
所述有源区由下至上包括第一导电类型漂移区331、位于第一导电类型漂移区331一侧上方的第一导电类型源区332、以及位于第一导电类型源区332与第一导电类型漂移区331之间的第二导电类型体区333。所述栅区包括栅介质层351和位于栅介质层351上的栅极层352，优选地，在栅极层352上还设有绝缘层353。其源极370还包括沿侧壁隔离结构340侧面继续向下延伸形成的场板部分。
与实施例二结构的不同之处在于：该结构没有设置第二导电类型缓冲区。由于引入了源极场板，即使没有设置第二导电类型缓冲区也可以使漂移区的掺杂浓度做得更高，从而达到减小源漏导通电阻Rdson，改善器件性能的目的。
制备该器件的方法与实施二的制备方法略有不同，包括如下步骤：
步骤一、在第一导电类型衬底上形成第一导电类型的外延层，并在所述外延层上制作栅区；
步骤二、在所述栅区周围制作表面隔离结构，使其覆盖所述栅区的表面，并覆盖栅区周围的部分外延层上表面；
步骤三、在所述表面隔离结构一侧的外延层中分别形成重掺杂的第一导电类型区和重掺杂的第二导电类型区，并且使所述第一导电类型区和第二导电类型区均向内延伸至所述表面隔离结构下方；其中第二导电类型区位于第一导电类型区下方并将第一导电类型区与剩余的外延层分隔开；
步骤四、采用自对准技术沿着所述表面隔离结构边缘向下刻蚀掉未被所述表面隔离结构遮挡的部分第一导电类型区和部分第二导电类型区，并在外延层中形成沟槽；
步骤五、采用热处理扩散的方法，扩大刻蚀后的第一导电类型区和第二导电类型区，使第二导电类型区延伸至栅区下方；
步骤六、在所述沟槽内填充介质材料，并利用回刻工艺去除沟槽上部多余的介质材料使第一导电类型区和第二导电类型区的侧壁露出，留在沟槽内的介质材料构成侧壁隔离结构；
步骤七、制作源极，使其覆盖于所述表面隔离结构表面，从所述沟槽向下伸入至所述侧壁隔离结构，同时与第一导电类型区和第二导电类型区的侧壁接触，并沿所述侧壁隔离结构侧面继续向下延伸形成源极的场板部分。
步骤八、最后在所述第一导电类型衬底下制作漏极。
该方法与实施一中的方法步骤类似，故不再绘图示意。
实施例四
本实施例提供一种超结功率绝缘栅双极型晶体管(IGBT)的器件结构，如图5所示，该器件结构包括：集电极410、第二导电类型衬底420、有源区、侧壁隔离结构440、栅区、表面隔离结构460以及发射极470。
所述有源区由下至上包括第一导电类型漂移区431、位于第一导电类型漂移区431一侧上方的第一导电类型发射区432、以及位于第一导电类型发射区432与第一导电类型漂移区431之间的第二导电类型体区433。在所述有源区中还设有第二导电类型缓冲区434，第二导电类型缓冲区434位于第二导电类型体区433下方，分别与第二导电类型体区433、侧壁隔离结构440、以及第一导电类型漂移区431接触。优选地，第二导电类型缓冲区434为浅掺杂的第二导电类型半导体材料；第二导电类型体区433为重掺杂的第二导电类型半导体材料。栅区包括栅介质层451和位于栅介质层451上的栅极层452，优选地，在栅极层452上还设有绝缘层453。
其制作方法与实施例一中的制作方法相类似，不同之处在于：制作MOS管时，步骤一的半导体衬底采用第一导电类型衬底；而制作IGBT时，步骤一的半导体衬底采用第二导电类型衬底。
本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。

Claims (13)

1.一种超结功率晶体管结构，其特征在于，该结构包括： 
漏极； 
第一导电类型衬底，位于所述漏极之上； 
有源区，位于所述第一导电类型衬底之上；其中，所述有源区由下至上包括第一导电类型漂移区、位于所述第一导电类型漂移区一侧上方的第一导电类型源区、以及位于所述第一导电类型源区与所述第一导电类型漂移区之间的第二导电类型体区；在所述有源区中还设有第二导电类型缓冲区，所述第二导电类型缓冲区位于所述第二导电类型体区下方，分别与所述第二导电类型体区、侧壁隔离结构、以及第一导电类型漂移区接触； 
侧壁隔离结构，位于所述第一导电类型衬底之上，且与所述有源区的靠近第一导电类型源区的一侧接触；其中，所述侧壁隔离结构的高度低于所述有源区高度，使所述有源区上部的第一导电类型源区和第二导电类型体区的侧壁不被所述侧壁隔离结构遮挡； 
栅区，位于所述有源区的第二导电类型体区之上； 
表面隔离结构，覆盖于所述栅区表面，并将所述第一导电类型源区与所述第一导电类型漂移区的上表面覆盖； 
源极，覆盖于所述表面隔离结构表面，并从所述有源区的靠近第一导电类型源区的一侧向下伸入至所述侧壁隔离结构之上，同时与第一导电类型源区和第二导电类型体区电导通；所述源极还包括沿所述侧壁隔离结构侧面继续向下延伸形成的场板。 
2.根据权利要求1所述的超结功率晶体管结构，其特征在于：所述栅区包括栅介质层和位于栅介质层上的栅极层。 
3.根据权利要求2所述的超结功率晶体管结构，其特征在于：在所述栅极层上还设有绝缘层。 
4.根据权利要求1所述的超结功率晶体管结构，其特征在于：所述第二导电类型缓冲区 为浅掺杂的第二导电类型半导体材料；所述第二导电类型体区为重掺杂的第二导电类型半导体材料。 
5.一种超结功率晶体管结构，其特征在于，该结构包括： 
集电极； 
第二导电类型衬底，位于所述集电极之上； 
有源区，位于所述第二导电类型衬底之上；其中，所述有源区由下至上包括第一导电类型漂移区、位于所述第一导电类型漂移区一侧上方的第一导电类型发射区、以及位于所述第一导电类型发射区与所述第一导电类型漂移区之间的第二导电类型体区；在所述有源区中还设有第二导电类型缓冲区，所述第二导电类型缓冲区位于所述第二导电类型体区下方，分别与所述第二导电类型体区、侧壁隔离结构、以及第一导电类型漂移区接触；所述第二导电类型缓冲区为浅掺杂的第二导电类型半导体材料；所述第二导电类型体区为重掺杂的第二导电类型半导体材料；
侧壁隔离结构，位于所述第二导电类型衬底之上，且与所述有源区的靠近第一导电类型发射区的一侧接触；其中，所述侧壁隔离结构的高度低于所述有源区高度，使所述有源区上部的第一导电类型发射区和第二导电类型体区的侧壁不被所述侧壁隔离结构遮挡； 
栅区，位于所述有源区的第二导电类型体区之上； 
表面隔离结构，覆盖于所述栅区表面，并将所述第一导电类型发射区与所述第一导电类型漂移区的上表面覆盖； 
发射极，覆盖于所述表面隔离结构表面，并从所述有源区的靠近第一导电类型发射区的一侧向下伸入至所述侧壁隔离结构，同时与第一导电类型发射区和第二导电类型体区电导通。 
6.根据权利要求5所述的超结功率晶体管结构，其特征在于：所述栅区包括栅介质层和位于栅介质层上的栅极层。 
7.根据权利要求6所述的超结功率晶体管结构，其特征在于：在所述栅极层上还设有绝 缘层。 
8.一种超结功率晶体管结构的制作方法，其特征在于，包括以下步骤： 
步骤一、在半导体衬底上形成第一导电类型的外延层，并在所述外延层上制作栅区； 
步骤二、在所述栅区周围制作表面隔离结构，使其覆盖所述栅区的表面，并覆盖栅区周围的部分外延层上表面； 
步骤三、在所述表面隔离结构一侧的外延层中分别形成重掺杂的第一导电类型区和重掺杂的第二导电类型区，并且使所述第一导电类型区和第二导电类型区均向内延伸至所述表面隔离结构下方；其中第二导电类型区位于第一导电类型区下方并将第一导电类型区与剩余的外延层分隔开； 
步骤四、采用自对准技术沿着所述表面隔离结构边缘向下刻蚀掉未被所述表面隔离结构遮挡的部分第一导电类型区和部分第二导电类型区，并在外延层中形成沟槽； 
步骤五、从所述沟槽侧壁采用倾斜离子注入的方法在第二导电类型区下方形成浅掺杂的第二导电类型缓冲区； 
步骤六、采用热处理扩散的方法，扩大第一导电类型区、第二导电类型区以及第二导电类型缓冲区，使第二导电类型区延伸至栅区下方； 
步骤七、采用自对准技术沿着所述表面隔离结构边缘向下刻蚀掉由于步骤五倾斜离子注入而在所述沟槽底部形成的多余的重掺杂第二导电类型材料； 
步骤八、在所述沟槽内填充介质材料，并利用回刻工艺去除沟槽上部多余的介质材料使第一导电类型区和第二导电类型区的侧壁露出，留在沟槽内的介质材料构成侧壁隔离结构； 
步骤九、制作上电极，使其覆盖于所述表面隔离结构表面，并从所述沟槽向下伸入至所述侧壁隔离结构，同时与第一导电类型区和第二导电类型区的侧壁接触； 
步骤十、在所述半导体衬底下制作下电极。 
9.根据权利要求8所述的超结功率晶体管结构的制作方法，其特征在于：步骤一所述的 半导体衬底采用第一导电类型衬底。 
10.根据权利要求8所述的功率晶体管结构的制作方法，其特征在于：步骤一所述的半导体衬底采用第二导电类型衬底。 
11.根据权利要求8所述的功率晶体管结构的制作方法，其特征在于：所述栅区单元包括栅介质层和位于栅介质层上的栅极层，在栅极层上还设有绝缘层。 
12.根据权利要求8所述的功率晶体管结构的制作方法，其特征在于：步骤九、制作上电极时，还包括沿所述侧壁隔离结构侧面继续向下延伸形成上电极的场板部分。 
13.根据权利要求8所述的功率晶体管结构的制作方法，其特征在于：步骤八在填充所述沟槽之前，还包括采用各向同性的刻蚀方法修整所述表面隔离结构。 
CN201110089219.XA 2011-04-08 2011-04-08 超结功率晶体管结构及其制作方法 Expired - Fee Related CN102738232B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110089219.XA CN102738232B (zh) 2011-04-08 2011-04-08 超结功率晶体管结构及其制作方法
TW100145690A TWI488241B (zh) 2011-04-08 2011-12-12 Superconducting power transistor structure and its manufacturing method
US13/441,101 US8604541B2 (en) 2011-04-08 2012-04-06 Structure and fabrication process of super junction MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110089219.XA CN102738232B (zh) 2011-04-08 2011-04-08 超结功率晶体管结构及其制作方法

Publications (2)

Publication Number Publication Date
CN102738232A CN102738232A (zh) 2012-10-17
CN102738232B true CN102738232B (zh) 2014-10-22

Family

ID=46965428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110089219.XA Expired - Fee Related CN102738232B (zh) 2011-04-08 2011-04-08 超结功率晶体管结构及其制作方法

Country Status (3)

Country Link
US (1) US8604541B2 (zh)
CN (1) CN102738232B (zh)
TW (1) TWI488241B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8803205B2 (en) * 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
CN103219237B (zh) * 2013-04-27 2015-10-28 中国东方电气集团有限公司 一种自对准绝缘栅双极型晶体管的制作方法
CN104779296B (zh) * 2015-04-24 2018-10-12 无锡同方微电子有限公司 一种非对称超结mosfet结构及其制作方法
US9735237B2 (en) 2015-06-26 2017-08-15 General Electric Company Active area designs for silicon carbide super-junction power devices
EP3391417A1 (en) 2015-12-15 2018-10-24 General Electric Company Edge termination designs for silicon carbide super-junction power devices
CN114864696A (zh) * 2022-04-22 2022-08-05 捷捷微电(上海)科技有限公司 一种sjmos器件结构及其制作工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1823423A (zh) * 2003-12-26 2006-08-23 罗姆股份有限公司 半导体装置及其制造方法
CN101336480A (zh) * 2006-02-03 2008-12-31 飞兆半导体公司 电荷平衡的绝缘栅双极晶体管
CN101982873A (zh) * 2009-10-08 2011-03-02 成都芯源系统有限公司 具有超结结构的功率器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545316B1 (en) * 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
JP4699692B2 (ja) * 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
US7598586B2 (en) * 2004-12-24 2009-10-06 Rohm Co., Ltd. Semiconductor device and production method therefor
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US7833862B2 (en) * 2008-03-03 2010-11-16 Infineon Technologies Austria Ag Semiconductor device and method for forming same
US8324053B2 (en) * 2009-09-30 2012-12-04 Alpha And Omega Semiconductor, Inc. High voltage MOSFET diode reverse recovery by minimizing P-body charges
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1823423A (zh) * 2003-12-26 2006-08-23 罗姆股份有限公司 半导体装置及其制造方法
CN101336480A (zh) * 2006-02-03 2008-12-31 飞兆半导体公司 电荷平衡的绝缘栅双极晶体管
CN101982873A (zh) * 2009-10-08 2011-03-02 成都芯源系统有限公司 具有超结结构的功率器件及其制造方法

Also Published As

Publication number Publication date
CN102738232A (zh) 2012-10-17
TWI488241B (zh) 2015-06-11
US8604541B2 (en) 2013-12-10
TW201246394A (en) 2012-11-16
US20120256254A1 (en) 2012-10-11

Similar Documents

Publication Publication Date Title
US10727334B2 (en) Lateral DMOS device with dummy gate
CN102738232B (zh) 超结功率晶体管结构及其制作方法
US9412811B2 (en) Semiconductor device having localized charge balance structure and method
US11211486B2 (en) Power MOS device with low gate charge and a method for manufacturing the same
CN107871778B (zh) 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管
CN114050187A (zh) 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管
CN107863379A (zh) 一种带有场板辅助掺杂区的n型ldmos结构
CN102738229B (zh) 功率晶体管结构及其制作方法
CN108565286A (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN102403351A (zh) 沟槽型垂直双扩散晶体管
CN102214679B (zh) 形成于绝缘体上硅中的自隔离式高压半桥结构
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN213026134U (zh) 一种集成npn穿通三极管的屏蔽栅mosfet器件
CN212967713U (zh) 一种具有均匀掺杂沟道的屏蔽栅mosfet器件
CN113410298B (zh) 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
CN210006743U (zh) 超结功率器件和电子设备
CN203250747U (zh) 半导体器件
CN104282740B (zh) 绝缘体上硅的横向p型绝缘栅双极晶体管
CN116404042A (zh) 一种内置肖特基接触超势垒二极管的功率金属氧化物半导体场效应晶体管
CN104009088A (zh) 一种栅控垂直双扩散金属-氧化物半导体场效应晶体管
CN113410300A (zh) 一种高耐压的p沟道LDMOS器件及其制备方法
CN102157382A (zh) 一种超结形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141022

Termination date: 20150408

EXPY Termination of patent right or utility model