CN103219237B - 一种自对准绝缘栅双极型晶体管的制作方法 - Google Patents
一种自对准绝缘栅双极型晶体管的制作方法 Download PDFInfo
- Publication number
- CN103219237B CN103219237B CN201310151889.9A CN201310151889A CN103219237B CN 103219237 B CN103219237 B CN 103219237B CN 201310151889 A CN201310151889 A CN 201310151889A CN 103219237 B CN103219237 B CN 103219237B
- Authority
- CN
- China
- Prior art keywords
- window
- bipolar transistor
- conduction type
- autoregistration
- gate bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000009792 diffusion process Methods 0.000 claims description 48
- 230000004888 barrier function Effects 0.000 claims description 41
- 238000005468 ion implantation Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000005669 field effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 229940090044 injection Drugs 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 3
- 239000000796 flavoring agent Substances 0.000 description 3
- 235000019634 flavors Nutrition 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及电力电子技术领域的半导体器件，具体为一种适用于平面栅双极型晶体管的自对准绝缘栅双极型晶体管的制作方法，以所述窗口为掩膜，通过第一次倾斜注入实现窗口一侧431的第一导电类型掺杂区的制作。本专利提出一种无需光刻，并且可以任意控制N+发射区宽度的技术，并进而提出一套全自对准制作IGBT器件的方法。该方法相较传统工艺，由于光刻严格对准次数的减少，可以有效减小P型基区的宽度，增加栅极下方的少子浓度，提高电导调制效应，降低结型场效应晶体管(JEFT)电阻的影响，从而减小IGBT的功耗，本发明的光刻严格对准次数的减少，有效减低制作成本，并降低了故障率。
Description
技术领域
本发明涉及电力电子技术领域的半导体器件，具体为一种适用于平面栅双极型晶体管的自对准绝缘栅双极型晶体管的制作方法。
背景技术
IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）自20世纪80年代问世以来，目前已发展到第六代技术，相关产品广泛应用于逆变器、电动汽车、铁路、家电等领域。对于平面型IGBT（如图1所示），为提升其性能和市场竞争力，必须在发挥其制备相对简单、成本相对较低廉的优势基础上，实现高耐压、大电流和低功耗的目标。
IGBT的耐压取决于掺杂浓度、漂移区厚度以及载流子寿命；饱和电流密度主要受限于MOS饱和电流、双极型晶体管增益以及器件原胞密度等；功耗则主要受限于导通电阻、开关时间以及工作频率等。
如附图1所示，IGBT由102、103、108组成的PNP型BJT（Bipolar Junction Transistor，双型晶体管）器件和由1092、107、103以及与其对称的1091、107、103组成的MOS（Metal Oxide Semiconductor，金属氧化物半导体）器件所集成。但是由此引入了由103、107、1092以及与其对称的103、107、1091所组成的寄生NPN型BJT，该BJT的存在很大程度上决定了整个IGBT器件的SOA（Safe Operation Area，安全工作区域）。为了减小该寄生BJT的影响，IGBT通常通过导电材料110将PNP型BJT的集电极108和NPN型BIT的发射极1092短路。但是当IGBT导通时，相邻IGBT元胞的P型基区之间的空穴载流子会通过P型基区的两侧进入P型基区，通过1092的下方后到达IGBT的发射极110，由此会在寄生NPN型BJT内部形成电势差。当该电势差达到足以开启PN结时，（如图1所示107和1092所形成的PN结，对于硅，开启电压约为0.6~0.7V），寄生BJT将被开启，从而IGBT失去控制，如果电流过大，还可能导致IGBT器件的损坏，这被称为latch-up效应。
减小latch-up效应可以通过减小空穴载流子在P型基区中的传输距离来实现，即减小N+发射区1091和1092的宽度。然而在IGBT器件的制作过程中，由于光刻精度的限制，1091和1092的缩小受到限制；而高精度光刻技术及设备的引入，会极大地提高生产成本。
如申请号为CN201210121112.3，申请日为2012.4.23，名称为“沟槽绝缘栅双极型晶体管的制作方法”的发明专利，其技术方案为：发明提供一种沟槽绝缘栅双极型晶体管的制作方法，通过在欲形成沟槽位置的半导体衬底上形成鸟嘴型氧化层，所述鸟嘴型氧化层中间厚两端薄，且鸟嘴型氧化层的两端延伸至所述沟槽两侧刻蚀阻挡层下方，在刻蚀所述沟槽之后，所述沟槽的上边沿能够形成圆弧形貌，从而使沟槽具有圆滑顶边沿。具有圆滑顶边沿的沟槽不仅易于实现后续沟槽中多孔硅层的填充和爬出，并且可避免尖锐顶角引起过量电荷聚集，引起击穿失效；并且在沟槽中填充多孔硅层之前，对所述半导体衬底表面进行旋转角度离子注入，以对沟槽内大角度注入。
上述专利制作方法对象是沟槽绝缘栅双极型晶体管，在掺杂步骤采用了旋转角度离子注入的方式对掺杂的浓度进行补偿，其原理是通过旋转离子注入的角度实现对沟槽绝缘栅内壁的掺杂浓度进行调节，上述方式并未涉及到发射极的制造，并且上述专利只是针对沟槽绝缘栅双极型晶体管，其制作方法也不能适用于平面栅双极型晶体管。所以平面栅双极型晶体管的发射极制造工艺中仍然存在必须依赖光刻方法制造发射区，并且光刻的精度不足以将发射区的宽度缩小到理想尺寸。
发明内容
为了克服现有的平面栅双极型晶体管制作方法存在由于光刻精度的局限性而导致发射区的尺寸不能缩小到理想尺寸的问题，现特别提出一种适用于平面栅双极型晶体管的自对准绝缘栅双极型晶体管的制作方法。
本发明的具体方案如下：
一种自对准绝缘栅双极型晶体管的制作方法，包括如下步骤：
A.提供第一导电类型的晶硅衬底，作为第一导电类型基区；
所述导电类型共有两种，一种为N型导电，一种为P型导电。这里所说的第一导电类型为其中任意一种，而第二导电类型则为另一种。第一导电类型基区的位置为载流子扩散区103处。
B.在所述晶硅衬底的正面制作第一绝缘层；
这里的第一绝缘层是指第一个进行加工处理的绝缘层，第一绝缘层的位置即栅氧层104处，可用材料包括氧化硅、氮化硅、氧化铝等绝缘材料。
C.在所述第一绝缘层上沉积多晶硅栅极导电层；
所述多晶硅栅极导电层的位置为栅极105处，这里的多晶硅栅极导电层可以通过先沉积一层多晶硅，再扩散掺杂得到也可以通过原味掺杂得到。
D.在所述多晶硅栅极导电层上沉积第二绝缘层；
所述的第二绝缘层是指第二个进行加工处理的绝缘层，所述的第二绝缘层位置为栅极106接触处。
E.采用光刻胶掩膜刻蚀第二绝缘层和多晶硅栅极导电层，或刻蚀第二绝缘层、多晶硅栅极导电层和第一绝缘层，刻蚀后形成窗口；
所述窗口的位置为窗口宽度21处。所述步骤是指完全刻蚀去掉第二绝缘层和多晶硅栅极导电层，而第一绝缘层刻蚀与否、刻蚀深度则不做要求。
F.以所述窗口图形为掩膜进行离子注入，所述离子的导电类型与第一导电类型相反；
所述离子注入任意角度均可，以第一导电类型为N型为例，此处注入离子剂量为1e13 cm-2到2e14 cm-2，注入能量为10kev到200kev。
G.高温推阱，形成第二扩散区；
第二扩散区源自于上一步离子注入后，再经过高温扩散而得，因此是第二导电类型。与第一导电类型相异，此时的第二扩散区可以为P型基区或 N型基区，第二扩散区位于图5中P型基区处。
H.以所述窗口为掩膜，通过第一次倾斜注入实现窗口一侧431的第一导电类型掺杂区的制作；
所述倾斜角度范围是0°到90°，具体数值视窗口一侧431的窗口宽度21和窗口高度24而定。以第一导电类型为N型为例，如图6所示，发射区宽度231由窗口高度24、窗口宽度21和离子入射角41决定，记为：L_N+=L_W-H_W/ ；相反，根据发射区宽度231和窗口高度24、窗口宽度21可以繁衍出倾斜离子注入所需要的入射角度： =H_W/( L_W- L_N+)。其中L_N+为发射区宽度（231），L_W为窗口高度（24），H_W为窗口宽度（21），为离子入射角（41）。
I.以所述窗口为掩膜，通过第二次倾斜注入实现窗口另一侧432的第一导电类型掺杂区的制作；
所述步骤的注入方式和角度计算和上一步骤相同，如图6所示，以第一导电类型为N型为例，保持离子注入方向不变，以器件垂直中心线为轴，在水平面旋转180°即可得到如图7所示窗口另一侧的N+掺杂区，其目的是在窗口另一侧432形成N+掺杂区。需要注意的是：窗口一侧431和窗口另一侧432的N+掺杂区，其窗口一侧发射区宽度231和窗口另一侧发射区宽度232相等或不相等。
J.在所述步骤I形成的器件的上表面沉积第三绝缘层；
所述步骤即是接着步骤I沉积第三绝缘层，材料可以是氧化硅、氮化硅等绝缘材料，厚度为2000A到20000A。
K.对所述步骤J形成的器件进行各向异性刻蚀，在窗口壁上制作一侧侧壁1111和另一侧侧壁1112；
L.以所述侧墙和窗口为掩膜进行离子注入，所述离子导电类型与第一导电类型相反；
M.高温推阱后，形成第三扩散区和第四扩散区；
如图8、图9所示，第三扩散区的位置位于N+发射区（1091、1092）处，是由步骤H和步骤I中的第一导电类型掺杂区经高温扩散而得到，即后续步骤M中的第三扩散区。所述第四扩散区的位于MOS重掺区108处。
N.在所述步骤M形成的器件的上表面沉积导电材料，使得所述第三扩散区和第四扩散区短路，形成发射极，所述多晶硅栅极导电层以及与之接触的导电材料形成栅极；
所述导电材料包括Al、Ag、Cu、V、Ni、Si等常见金属材料及其合金、硅化物等。厚度为500nm到5um，可以采用溅射或者蒸发等方式。
O.刻蚀所述导电材料，分离所述栅极与所述发射极；
P.在所述步骤O形成的器件的下表面进行离子注入，形成与晶硅基区导电类型相反的第五扩散区；
Q.在所述第五扩散区的下表面沉积导电材料，形成集电极。
如图12所示，第五扩散区的位置位于与集电极102处。本发明中所有附图均是以第一导电类型为N型来描绘的。
本发明的优点在于：
1、本专利提出一种无需光刻，并且可以任意控制N+发射区宽度的技术，并进而提出一套全自对准制作IGBT器件的方法。该方法相较传统工艺，由于光刻严格对准次数的减少，可以有效减小P型基区的宽度，增加栅极下方的少子浓度，提高电导调制效应，降低结型场效应晶体管(JEFT)电阻的影响，从而减小IGBT的功耗，本发明的光刻严格对准次数的减少，有效减低制作成本，并降低了故障率。
2、本发明关键在于利用倾斜离子注入技术来突破光刻的限制，从而无需引入更高精度的光刻机（意味着高成本）就可以实现更窄的N+发射极，即自对准（无需光刻对准）。上述工艺步骤克服了现有的技术偏见，因为现有的制造工艺认为：1）本来就不需要用到倾斜离子注入，器件结构靠光刻就能实现；2）光刻已经是半导体工艺的一个固定工艺，受限于光刻精度，器件的尺寸存在一定的极限，而突破光刻极限的最直接方式就是引入更高精度的光刻设备，这几乎已经形成一种思维定势。本发明则突破了这个思维定势，以倾斜离子注入的方式实现了发射极的自对准制作，替代了光刻，从而可以将器件结构尺寸做得更小。
3、 本发明所保护的一种全自对准（元胞区无需光刻）的制作方法（针对平面栅双极型晶体管），重点在于倾斜离子注入（如图6）制作发射极，能够使得发射极宽度可调。倾斜离子注入方法是首次在平面栅IGBT器件的制备中使用。
4、本发明所保护的一种全自对准（元胞区无需光刻）的制作方法（针对平面栅双极型晶体管）采用了侧墙（如图9的1111和1112） 辅助技术，侧墙技术在辅助技术实现元胞区的“全自对准”制作（无需光刻）。
5、使用本发明的制作方法制造的自对准绝缘栅双极型晶体管结构改进主要体现在两个方面：一是由于没有光刻，从而避免了光刻对准精度的限制，可以实现更窄的N+发射极（1091和1092），有利于减小latch-up效应，从而提高器件本身可承受的电流密度和器件实际工作的稳定性；二是由于元胞区“全自对准”的制作方法，可以将p型基区（如图2中的21L_W）做的更窄，从而减小IGBT器件中PNP/PIN的值，增强电导调制效应，获得更小的导通电阻，从而实现更低的工作功耗。
6.本发明针对的是平面栅双极型晶体管(Planar IGBT)，与申请号为CN201210121112.3的发明专利相比，该专利是利用旋转离子注入作用在于对p-base掺杂浓度进行补偿，起改善和补充掺杂浓度的作用；而本申请则是用于制作N+发射极，其目的并不相同。对比专利选择“旋转离子注入”是由于其器件结构所限（如对比专利附图 6所示110沟槽），只有通过倾斜才能将离子注入到沟槽侧壁上；本申请之所以采用“倾斜注入”在于通过调整倾斜角度来调整N+发射极的宽度（如本发明附图6所示1091N+发射极和41倾斜角度），所以其技术效果也不相同。
附图说明
图1为NPT-IGBT（Non Punch-through）的基本单元结构。
图2为窗口宽度与栅极宽度示意图。
图3为NPT-IGBT导通时的电阻分布示意图。
图4-图12为本方法流程图。
图4为P型基区离子注入图。
图5为高温推阱示意图。
图6为第一次倾斜N+离子注入示意图。
图7为第二次倾斜N+离子注入示意图。
图8为干法刻蚀示意图。
图9为发射极电极接触孔示意图。
图10为P+离子注入示意图。
图11为栅极、发射极示意图。
图12成品结构示意图。
附图中：集电极接触101，集电极102，载流子扩散区103，栅氧层104，栅极105，栅极接触106，MOS基区107，MOS重掺区108，发射区1091、1092,以及发射极接触110。
窗口宽度21为L_W，栅极宽度一半22为L_G/2。
N+接触电阻301；MOS沟道电阻302；积累层电阻303；JEFT电阻304；漂移区电阻305；衬底接触电阻306。
窗口一侧431、432，N+型发射区1091、1092，离子入射角度41，衬底平面42，发射区宽度231，窗口高度24。
氧化硅111，氧化硅侧墙1111、1112。
电极孔45，光刻44，发射极接触的电极1101，栅极接触的电极1061、1062。
P+集电极101，背电极102。
具体实施方式
一种自对准绝缘栅双极型晶体管的制作方法，包括如下步骤：
A.提供第一导电类型的晶硅衬底，作为第一导电类型基区；
所述导电类型共有两种，一种为N型导电，一种为P型导电。这里所说的第一导电类型为其中任意一种，而第二导电类型则为另一种。第一导电类型基区的位置为载流子扩散区103处。
B.在所述晶硅衬底的正面制作第一绝缘层；
这里的第一绝缘层是指第一个进行加工处理的绝缘层，第一绝缘层的位置即栅氧层104处，可用材料包括氧化硅、氮化硅、氧化铝等绝缘材料。
C.在所述第一绝缘层上沉积多晶硅栅极导电层；
所述多晶硅栅极导电层的位置为栅极105处，这里的多晶硅栅极导电层可以通过先沉积一层多晶硅，再扩散掺杂得到也可以通过原味掺杂得到。
D.在所述多晶硅栅极导电层上沉积第二绝缘层；
所述的第二绝缘层是指第二个进行加工处理的绝缘层，所述的第二绝缘层位置为栅极106接触处。
E.采用光刻胶掩膜刻蚀第二绝缘层和多晶硅栅极导电层，或刻蚀第二绝缘层、多晶硅栅极导电层和第一绝缘层，刻蚀后形成窗口；
所述窗口的位置为窗口宽度21处。所述步骤是指完全刻蚀去掉第二绝缘层和多晶硅栅极导电层，而第一绝缘层刻蚀与否、刻蚀深度则不做要求。
F.以所述窗口图形为掩膜进行离子注入，所述离子的导电类型与第一导电类型相反；
所述离子注入任意角度的均可，以第一导电类型为N型为例，此处注入离子剂量为1e13 cm-2到2e14 cm-2，注入能量为10kev到200kev。
G.高温推阱，形成第二扩散区；
第二扩散区源自于上一步离子注入后，再经过高温扩散而得，因此是第二导电类型。与第一导电类型相异，此时的第二扩散区可以为P型基区或 N型基区，第二扩散区位于图5中P型基区处。
H.以所述窗口为掩膜，通过第一次倾斜注入实现窗口一侧431的第一导电类型掺杂区的制作；
所述倾斜角度范围是0°到90°的任意数值，如30°、45°、60°等，具体数值视窗口一侧431的窗口宽度21和窗口高度24而定。以第一导电类型为N型为例，如图6所示，发射区宽度231由窗口高度24、窗口宽度21和离子入射角41决定，记为：L_N+=L_W-H_W/；相反，根据发射区宽度231和窗口高度24、窗口宽度21可以繁衍出倾斜离子注入所需要的入射角度： =H_W/( L_W- L_N+)。
I.以所述窗口为掩膜，通过第二次倾斜注入实现窗口另一侧432的第一导电类型掺杂区的制作；
所述步骤的注入方式和角度计算和上一步骤相同，如图6所示，以第一导电类型为N型为例，保持离子注入方向不变，以器件垂直中心线为轴，在水平面旋转180°即可得到如图7所示窗口另一侧的N+掺杂区，其目的是在窗口另一侧432形成N+掺杂区。需要注意的是：窗口一侧431和窗口另一侧432的N+掺杂区，其窗口一侧发射区宽度231和窗口另一侧发射区宽度232相等或不相等。
J.在所述步骤I形成的器件的上表面沉积第三绝缘层；
所述步骤即是接着步骤I沉积第三绝缘层，材料可以使氧化硅、氮化硅等绝缘材料，厚度为2000A到20000A。
K.对所述步骤J形成的器件进行各向异性刻蚀，在窗口壁上制作一侧侧壁1111和另一侧侧壁1112；
L.以所述侧墙和窗口为掩膜进行离子注入，所述离子导电类型与第一导电类型相反；
M.高温推阱后，形成第三扩散区和第四扩散区；
如图8、图9所示，第三扩散区的位置位于N+发射区（1091、1092）处，是由步骤H和步骤I中的第一导电类型掺杂区经高温扩散而得到，即后续步骤M中的第三扩散区。所述第四扩散区的位于MOS重掺区108处。
N.在所述步骤M形成的器件的上表面沉积导电材料，使得所述第三扩散区和第四扩散区短路，形成发射极，所述多晶硅栅极导电层以及与之接触的导电材料形成栅极；
所述导电材料包括Al、Ag、Cu、V、Ni、Si等常见金属材料及其合金、硅化物等。厚度为500nm到5um，可以采用溅射或者蒸发等方式。
O.刻蚀所述导电材料，分离所述栅极与所述发射极；
P.在所述步骤O形成的器件的下表面进行离子注入，形成与晶硅基区导电类型相反的第五扩散区；
Q.在所述第五扩散区的下表面沉积导电材料，形成集电极。
如图12所示，第五扩散区的位置位于与集电极102处。本发明中所有附图均是以第一导电类型为N型来描绘的。
参照附图，对实施案例进行更进一步的说明。
图1为NPT-IGBT（Non Punch-through）的基本单元结构，包括集电极接触101，集电极102，载流子扩散区103，栅氧层104，栅极105，栅极接触106，MOS基区107，MOS重掺区108，发射区1091、1092,以及发射极接触110。其特征在于：所述电极接触101、106、110为金属或者金属硅化物，特别包括金属Al及其合金；所述载流子扩散区103为轻掺N型硅片，特别包括杂质P（磷）；所述栅氧层104为氧化硅，制作方法包括干氧、湿氧热氧化；所述栅极105为掺杂的导电多晶硅，沉积方式包括化学气相沉积、溅射、蒸发，掺杂方式包括扩散掺杂、化学气相沉积原味参杂；所述MOS基区107为轻掺P型，杂质为B（硼）；所述MOS重掺区108为重掺P型，杂质为B（硼）；所述发射区1091、1092为重掺N型，杂质包括P（磷）、As（砷）。
图2定义了窗口宽度21为L_W，栅极宽度的一半22为L_G/2。栅窗比为2*22/21=L_G/L_W。
图3标示了NPT-IGBT导通时的电阻分布情况，包括：N+接触电阻301；MOS沟道电阻302；积累层电阻303；JEFT电阻304；漂移区电阻305；衬底接触电阻306。
图4到图12是本发明提供的一个实施方案，显然对于本领域的技术人员，受本发明启示，可以演变出其他相似的实施方案。因此本发明保护不限于此方案，保护内容以权利要求为准。
图4首先在硅片上生长一层氧化硅作为栅极氧化层，然后再沉积一层多晶硅，并通过掺杂使其导电，掺杂方阻为1~50Ω/□。最后再沉积一层氧化硅。所述氧化硅包括热氧化、BPSG、PSG、BSG以及TEOS。
图中窗口图形通过掩膜光刻制作，依次刻蚀氧化硅和多晶硅，留下窗口内全部或者部分栅氧层。所述窗口尺寸L_W可以根据光刻设备限制和阈值电压来选取，可取1微米到10微米。
以所述窗口图形为掩膜，进行P型基区注入。所述P型掺杂材料特别包括B（硼），注入剂量浓度为5e13/cm-2到5e14/cm-2。
图5进行高温推阱，制作MOS栅控的P型基区。推阱温度可选择1000oC~1200oC。
图6对所述窗口一侧431进行N+型发射区1091的注入，是本发明涉及的第一次自对准工艺。所述N型离子包括P（磷）、As（砷）。调整离子入射角度41，使其与衬底平面42成角。发射区宽度231由窗口高度24、窗口宽度21和离子入射角41决定，记为：L_N+=L_W-H_W/。通过调整所述参数，很容易调整发射区宽度。适当缩小所述发射区宽度，可以有效缓解寄生双极管Latch-up效应。
图7对所述窗口另一侧432进行N+型发射区1092的注入。可采用以衬底中心为轴旋转180o的的方法，按照上述方法进行注入。
图8在所述结构上继续沉积一叠层氧化硅111，并采用各向异性干法刻蚀对所述氧化硅进行刻蚀。所述氧化硅包括TEOS、BPSG、PSG、BSG以及热氧化硅。所述各向异性干法刻蚀特别包括RIE刻蚀。
图9在所述窗口侧壁431、432上形成氧化硅侧墙1111、1112，是本发明涉及的第二次自对准工艺。N+发射区1091、1092部分暴露。
图10表示以所述侧墙为掩膜，进行P+型离子注入。所述P型离子特别包括B离子。
图11在栅极上通过掩膜光刻制作电极孔45，在所述结构上沉积金属电极，通过掩膜光刻44分离发射极与栅极，形成发射极接触的电极1101，以及与栅极接触的电极1061、1062。所述电极材料特别包括Al及其合金，沉积方法可以采用蒸发和溅射。所述结构为剖面示意图，栅极开孔可以在任意与栅极相连的地方进行。
图12为背面P+集电极101注入和背电极102的沉积。所述注入为P+型离子注入，特别包括B（硼）离子。所述背电极特别包括Al及其合金材料，沉积方法可以采用蒸发和溅射。
需要指出的是，该实施案例针对N型硅衬底（n型沟道）的NPT-IGBT设计，该技术同样适用于PT-IGBT，同时适用于P型硅衬底（p型沟道）的IGBT。
根据闩锁效应可知，发射区1091和1092越窄，则空穴从P型基区107两侧进入发射极110所需要绕行的距离就越短，从而在1091和1092下方形成的电势差就越低，使得PN结（1091N+发射区与107P型基区所形成）越南导通，减小了闩锁效应的发生概率。
最后，如何制造较窄的发射区1091和1092成为工艺难点，通常采用光刻的方法来实现，这就受限于光刻精度。因此，欲得到较窄的N+发射区，就必须引入更高精度的光刻设备，这会导致制作成本上升。
倾斜注入的优势：首先由于省去了光刻，从而可以极大地降低成本；然后，通过调节倾斜角度，可以根据需求调整N+发射区1091和1092的宽度（如图6和图7所示），从而减小闩锁的可能性。
除此之外，由于省去了光刻的步骤，可以实现更窄的P型基区107，可以减小JFET效应，增强电导调制效应等。
闩锁效应是指：半导体（犹指硅）载流子类型有两种，空穴和电子。集电极101接正压（大于0.7V），发射极110接地，当栅极106给出导通信号（通常为5-20V电压）时，IGBT导通。电子通过发射极110、发射区1091、1092（第三扩散区）进入载流子扩散区103（衬底），然后通过集电极101流出器件；而空穴通过集电极101、集电区102（第五扩散区）进入载流子扩散区103（衬底），再通过P型基区107、108和发射极110流出器件。需要注意的是，空穴只能通过P型基区流出，要么从正下方，要么从两侧。而从两侧进入P型基区的空穴必须绕过1091和1092后到达发射极110，因此会在1091和1092下方产生一定的电势差。当该电势差大于P.N结（1091N+发射区与107P型基区所形成）内建电场（0.6~0.7V）时，PN结导通，空穴可以直接透过1091N+发射区进入发射极，从而产生闩锁效应（latch-up），不再受栅极106的控制。闩锁会导致器件自身温度迅速上升，甚至损坏。
Claims (8)
1.一种自对准绝缘栅双极型晶体管的制作方法，其特征在于：包括如下步骤：
A.提供第一导电类型的晶硅衬底，作为第一导电类型基区；
B.在所述晶硅衬底的正面制作第一绝缘层；
C.在所述第一绝缘层上沉积多晶硅栅极导电层；
D.在所述多晶硅栅极导电层上沉积第二绝缘层；
E.采用光刻胶掩膜刻蚀第二绝缘层和多晶硅栅极导电层，或刻蚀第二绝缘层、多晶硅栅极导电层和第一绝缘层，刻蚀后形成窗口；
F.以所述窗口图形为掩膜进行离子注入，所述离子的导电类型与第一导电类型相反；
G.高温推阱，形成第二扩散区；
H.以所述窗口为掩膜，通过第一次倾斜注入实现窗口一侧（431）的第一导电类型掺杂区的制作；
I.以所述窗口为掩膜，通过第二次倾斜注入实现窗口另一侧（432）的第一导电类型掺杂区的制作；
发射区宽度（231）由窗口高度（24）、窗口宽度（21）和离子入射角（41）决定，记为：L_N+=L_W-H_W/ ；相反，根据发射区宽度（231）和窗口高度（24）、窗口宽度（21）可以繁衍出倾斜离子注入所需要的入射角度： =H_W/( L_W- L_N+)；其中L_N+为发射区宽度（231），L_W为窗口高度（24），H_W为窗口宽度（21），为离子入射角（41）；
J.在所述步骤I形成的器件的上表面沉积第三绝缘层；
K.对所述步骤J形成的器件进行各向异性刻蚀，在窗口壁上制作侧壁（1111、1112）；
L.以所述侧壁（1111、1112）和窗口为掩膜进行离子注入，所述离子导电类型与第一导电类型相反；
M.高温推阱后，形成第三扩散区和第四扩散区；
N.在所述步骤M形成的器件的上表面沉积导电材料，使得所述第三扩散区和第四扩散区短路，形成发射极，所述多晶硅栅极导电层以及与之接触的导电材料形成栅极；
O.刻蚀所述导电材料，分离所述栅极与所述发射极；
P.在所述步骤O形成的器件的下表面进行离子注入，形成与晶硅基区导电类型相反的第五扩散区；
Q.在所述第五扩散区的下表面沉积导电材料，形成集电极。
2.根据权利要求1所述的一种自对准绝缘栅双极型晶体管的制作方法，其特征在于：所述H步骤中倾斜注入的倾斜角度范围是0°到90°。
3.根据权利要求2所述的一种自对准绝缘栅双极型晶体管的制作方法，其特征在于：所述H步骤中倾斜注入的倾斜角度范围是30°。
4.根据权利要求2所述的一种自对准绝缘栅双极型晶体管的制作方法，其特征在于：所述H步骤中倾斜注入的倾斜角度范围是45°。
5.根据权利要求2所述的一种自对准绝缘栅双极型晶体管的制作方法，其特征在于：所述H步骤中倾斜注入的倾斜角度范围是60°。
6.根据权利要求1-5任意一项所述的一种自对准绝缘栅双极型晶体管的制作方法，其特征在于：所述F步骤中注入离子剂量为1e13 cm-2到2e14 cm-2，注入能量为10kev到200kev。
7.根据权利要求1-5任意一项所述的一种自对准绝缘栅双极型晶体管的制作方法，其特征在于：所述J步骤沉积第三绝缘层的材料为氧化硅、氮化硅绝缘材料，厚度为2000A到20000A。
8.根据权利要求1-5任意一项所述的一种自对准绝缘栅双极型晶体管的制作方法，其特征在于：所述N步骤导电材料包括Al、Ag、Cu、V、Ni、Si及其合金、硅化物，厚度为500nm到5um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310151889.9A CN103219237B (zh) | 2013-04-27 | 2013-04-27 | 一种自对准绝缘栅双极型晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310151889.9A CN103219237B (zh) | 2013-04-27 | 2013-04-27 | 一种自对准绝缘栅双极型晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103219237A CN103219237A (zh) | 2013-07-24 |
| CN103219237B true CN103219237B (zh) | 2015-10-28 |
Family
ID=48816922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310151889.9A Active CN103219237B (zh) | 2013-04-27 | 2013-04-27 | 一种自对准绝缘栅双极型晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103219237B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934470B (zh) * | 2014-03-18 | 2018-05-29 | 国家电网公司 | 一种igbt芯片及其制造方法 |
| DE102015118616B3 (de) | 2015-10-30 | 2017-04-13 | Infineon Technologies Austria Ag | Latchup-fester Transistor |
| WO2018069951A1 (ja) * | 2016-10-14 | 2018-04-19 | 信越化学工業株式会社 | 高光電変換効率太陽電池の製造方法及び高光電変換効率太陽電池 |
| CN107527955A (zh) * | 2017-04-17 | 2017-12-29 | 中国电子科技集团公司第五十五研究所 | 多晶硅自对准沟道的制备方法 |
| CN108198755B (zh) * | 2017-12-29 | 2021-04-06 | 深圳市金誉半导体股份有限公司 | 高频三极管的制作方法 |
| CN110890278B (zh) * | 2018-09-10 | 2024-02-23 | 上海先进半导体制造有限公司 | 提升平面igbt良率的方法及制造其的中间产品 |
| CN111463257B (zh) * | 2019-01-22 | 2023-09-08 | 上海睿驱微电子科技有限公司 | Mos栅晶体管及其构建方法 |
| CN112151599B (zh) * | 2020-09-27 | 2022-07-19 | 杰华特微电子股份有限公司 | 半导体功率器件的制造方法 |
| CN112151618B (zh) * | 2020-09-27 | 2022-09-20 | 杰华特微电子股份有限公司 | 横向超结结构的制造方法 |
| CN115685444A (zh) * | 2022-11-09 | 2023-02-03 | 希烽光电科技(南京)有限公司 | 硅基电光调制器的补偿掺杂方法及其硅基电光调制器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1198003A (zh) * | 1997-03-11 | 1998-11-04 | 哈里公司 | 金属氧化物半导体栅控结构的半导体器件 |
| CN1374703A (zh) * | 2001-03-07 | 2002-10-16 | 株式会社东芝 | 具有绝缘栅型双极晶体管的半导体器件及其制造方法 |
| CN102738232A (zh) * | 2011-04-08 | 2012-10-17 | 无锡维赛半导体有限公司 | 超结功率晶体管结构及其制作方法 |
-
2013
- 2013-04-27 CN CN201310151889.9A patent/CN103219237B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1198003A (zh) * | 1997-03-11 | 1998-11-04 | 哈里公司 | 金属氧化物半导体栅控结构的半导体器件 |
| CN1374703A (zh) * | 2001-03-07 | 2002-10-16 | 株式会社东芝 | 具有绝缘栅型双极晶体管的半导体器件及其制造方法 |
| CN102738232A (zh) * | 2011-04-08 | 2012-10-17 | 无锡维赛半导体有限公司 | 超结功率晶体管结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103219237A (zh) | 2013-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219237B (zh) | 一种自对准绝缘栅双极型晶体管的制作方法 | |
| CN102034707B (zh) | 一种igbt的制作方法 | |
| CN101043053B (zh) | 具有改善性能的功率半导体器件和方法 | |
| CN102270660B (zh) | 沟槽型金属氧化物半导体场效应晶体管形成方法 | |
| CN101853850B (zh) | 一种超势垒半导体整流器件及其制造方法 | |
| CN1312777C (zh) | 半导体器件及其制造方法 | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN104769723A (zh) | 沟槽栅功率半导体场效应晶体管 | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN105529256A (zh) | 半导体器件和使用对准层制造半导体器件的方法 | |
| CN103219238B (zh) | 一种全自对准的绝缘栅双极晶体管器件及其制造方法 | |
| CN115360231A (zh) | 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺 | |
| CN111211168A (zh) | 一种rc-igbt芯片及其制造方法 | |
| JP2012028474A (ja) | 半導体装置及びその製造方法 | |
| CN105762182B (zh) | 具有高抗闩锁能力的igbt器件 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN103367413B (zh) | 一种绝缘栅双极型晶体管及其制造方法 | |
| CN111129133B (zh) | 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法 | |
| CN204375758U (zh) | 具有超高元胞密度的深沟槽功率mos器件 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN103839990A (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN102544083B (zh) | 一种mos型功率器件及其制造方法 | |
| CN109037074A (zh) | 一种晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |