CN110890278B - 提升平面igbt良率的方法及制造其的中间产品 - Google Patents
提升平面igbt良率的方法及制造其的中间产品 Download PDFInfo
- Publication number
- CN110890278B CN110890278B CN201811052377.6A CN201811052377A CN110890278B CN 110890278 B CN110890278 B CN 110890278B CN 201811052377 A CN201811052377 A CN 201811052377A CN 110890278 B CN110890278 B CN 110890278B
- Authority
- CN
- China
- Prior art keywords
- thin oxide
- oxide layer
- polysilicon layer
- silicon wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000013067 intermediate product Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 235000012431 wafers Nutrition 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000005388 borosilicate glass Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种提升平面IGBT良率的方法及制造其的中间产品，其中，方法包括对硅片上的多晶硅层进行掺杂；在经掺杂的所述多晶硅层的表面上生长第一薄氧化层。本发明在多晶硅层的相关工艺完成后，在多晶硅层的表面上生长第一薄氧化层，从而在P型结高温推进的过程中，能够避免硅片正反面的多晶硅层里高浓度N型杂质扩散到P型深结区中，也就避免了由于N型杂质的引入，所导致的较高的反向击穿漏电流以及较低的反向击穿电压，提高了平面IGBT的良率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种提升平面IGBT良率的方法及制造其的中间产品。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)综合了BJT(Bipolar Junction Transistor，双极型三极管)和MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金氧半场效晶体管)的优点，兼有高输入阻抗和低导通压降两方面的优点，在轨道交通、航空航天等领域得到广泛的应用。但是，传统的IGBT的良率难以维持在一较高水平，这限制了IGBT优异性能的发挥。
发明内容
本发明要解决的技术问题是为了克服现有技术中IGBT的良率偏低的缺陷，提供一种提升平面IGBT良率的方法及制造其的中间产品。
本发明是通过下述技术方案来解决上述技术问题：
一种提升平面IGBT良率的方法，其特点在于，所述方法包括：
对硅片上的多晶硅层进行掺杂；
在经掺杂的所述多晶硅层的表面上生长第一薄氧化层。
较佳地，所述在经掺杂的所述多晶硅层的表面上生长第一薄氧化层的步骤包括：
在常压环境中生长所述第一薄氧化层。
较佳地，所述在经掺杂的所述多晶硅层的表面上生长第一薄氧化层的步骤包括：
通过低温氧化的方式生长所述第一薄氧化层。
较佳地，在900-950℃的范围内生长所述第一薄氧化层。
较佳地，所述第一薄氧化层的厚度为150-250埃。
较佳地，在所述在经掺杂的所述多晶硅层的表面上生长第一薄氧化层的步骤之后，所述方法还包括：
对所述硅片进行光刻、刻蚀、离子注入、推结，以形成平面IGBT。
较佳地，当对多个所述硅片进行推结时，所述对所述硅片进行推结的步骤包括：
对多个依次摆放的所述硅片进行推结，其中，每一所述硅片的扩散区的朝向相同。
较佳地，在所述在经掺杂的所述多晶硅层的表面上生长第一薄氧化层的步骤之前，所述方法还包括：
在经掺杂的所述多晶硅层的表面上进行湿法腐蚀，以去除硼硅玻璃。
较佳地，在所述对硅片上的多晶硅层进行掺杂的步骤之前，所述方法还包括：
在所述硅片的表面上生长第二薄氧化层；
在所述第二薄氧化层的表面上淀积所述多晶硅层。
一种用于制造平面IGBT的中间产品，其特点在于，所述中间产品包括硅片、生长于所述硅片表面上的第二薄氧化层、生长于所述第二薄氧化层表面上的多晶硅层、以及生长于所述多晶硅层表面上的第一薄氧化层，其中，所述第一薄氧化层采用上述任一种提升平面IGBT良率的方法制成。
本发明的积极进步效果在于：本发明在多晶硅层的相关工艺完成后，在多晶硅层的表面上生长第一薄氧化层，从而在P型结高温推进的过程中，能够避免硅片正反面的多晶硅层里高浓度N型杂质扩散到P型深结区中，也就避免了由于N型杂质的引入，所导致的较高的反向击穿漏电流以及较低的反向击穿电压，提高了平面IGBT的良率。
附图说明
图1为根据本发明实施例1的提升平面IGBT良率的方法的流程图。
图2为传统的制造IGBT的方法的流程图。
图3为传统的制造IGBT的方法所形成的中间产品的结构示意图。
图4为传统的IGBT的良率分布图。
图5为根据本发明实施例1的提升平面IGBT良率的方法改进后的中间产品的结构示意图。
图6为对对多个硅片进行推结的示意图。
图7为根据本发明实施例1的提升平面IGBT良率的方法改进后的另一中间产品的结构示意图。
图8为根据本发明实施例1的提升平面IGBT良率的方法改进后的非穿通型IGBT的良率分布图。
图9为根据本发明实施例2的用于制造平面IGBT的中间产品的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本发明提供一种提升平面IGBT良率的方法，图1示出了本实施例的流程图。参见图1，本实施例的方法包括：
S101、对硅片上的多晶硅层进行掺杂。
在本实施例中，平面IGBT可以包括但不限于穿通型IGBT以及非穿通型IGBT，以非穿通型IGBT为例，步骤S101具体可以包括在多晶硅层中掺杂N型杂质，之后，可以在经掺杂的多晶硅层的表面上进行湿法腐蚀，以去除硼硅玻璃等不需要的物质。
S102、在经掺杂的多晶硅层的表面上生长第一薄氧化层。
在本实施例中，步骤S102具体可以为在常压环境中，通过低温氧化的方式来生长第一氧化层。诸如在本实施例中，为了使热预算较小，可以在900-950℃的温度范围内生长第一薄氧化层，此外，考虑到工艺成本，经由步骤S102生长的第一薄氧化层的厚度可以为150-250埃。
然而，参见图2，以非穿通型IGBT为例，传统的制造IGBT的方法通常包括：
S201、在硅片的表面上生长第二薄氧化层；
S202、在第二薄氧化层的表面上淀积多晶硅层；
S203、对硅片上的多晶硅层进行掺杂；
S204、对硅片进行光刻、刻蚀、离子注入、推结。
图3示出了经由步骤S201-S203所形成的中间产品的剖面图，参见图3，经由步骤S201-S203所形成的中间产品包括五层结构，由下至上分别为：多晶硅层(掺杂有高浓度的N型杂质)、第二薄氧化层、硅片(掺杂有N型杂质)、第二薄氧化层、多晶硅层(掺杂有高浓度的N型杂质)。
图4示出了传统的非穿通型IGBT的良率分布图，其中，可以认为，标记为“1”的区域为有效区域，标记为“5”、“6”的区域为失效区域，由此可知，失效区域多靠近IGBT硅片的圆边，在该区域，反向击穿漏电流较高并且反向击穿电压较低，是造成IGBT良率难以提高的主要原因。
而本实施例提供的方法对传统的制造IGBT的方法进行了针对性改进，也即，在步骤S201-S204的基础上，在步骤S203和步骤S204之间增加了在经掺杂的多晶硅层的表面上生长第一薄氧化层的步骤(步骤S102)。
图5示出了经由步骤S201-S203、S102所形成的中间产品的剖面图，参见图5，较之经由步骤S201-S203所形成的中间产品，经由步骤S201-S203、S102所形成的中间产品还包括分别位于两个多晶硅层外表面的第一薄氧化层，也即，经由步骤S201-S203、S102所形成的中间产品包括七层结构，由下至上分别为：第一薄氧化层、多晶硅层(掺杂有高浓度的N型杂质)、第二薄氧化层、硅片(掺杂有N型杂质)、第二薄氧化层、多晶硅层(掺杂有高浓度的N型杂质)、第一薄氧化层。
图6示出了在步骤S204中对多个硅片进行推结的示意图，参见图6，该多个硅片依次摆放，并且其中每一硅片的扩散区的朝向相同，也即，每一硅片正面的扩散区与相邻另一硅片背面的第一薄氧化层相对，每一硅片背面的第一薄氧化层与相邻另一硅片正面的扩散区相对。
对经由步骤S201-S203、S102所形成的中间产品进行多次光刻、刻蚀、离子注入、推结，进而最终形成平面IGBT，其中，上述工艺流程的递进能够去除第一薄氧化层，从而本实施例的方法并未对最终形成的平面IGBT的结构造成改变。图7示出了经过一次光刻、刻蚀、离子注入、推结而形成的中间产品的剖面图。
经由本实施例改良的平面IGBT的多晶硅层的表面上生长有第一薄氧化层，从而能够避免多晶硅层中高浓度的N型杂质在推结的过程中扩散到P型深结区中，也就避免了由于N型杂质的引入，所导致的较高的反向击穿漏电流以及较低的反向击穿电压。图8示出了经由本实施例的方法改良的非穿通型IGBT的良率分布图，参见图8，本实施例的方法大约提高了非穿通型IGBT10％的良率。
实施例2
本实施例提供一种用于制造平面IGBT的中间产品，本实施例的中间产品包括硅片、生长于硅片表面上的第二薄氧化层、生长于第二薄氧化层表面上的多晶硅层、以及生长于多晶硅层表面上的第一薄氧化层，其中，本实施例中的第一薄氧化层采用实施例1中的步骤S101-S102制成。
在本实施例中，以非穿通型IGBT为例，图9示出了本实施例的用于制造平面IGBT的中间产品的结构示意图，参见图9，本实施例的用于制造平面IGBT的中间产品由下至上分别包括：第一薄氧化层1、多晶硅层(掺杂有高浓度的N型杂质)2、第二薄氧化层3、硅片(掺杂有N型杂质)4、第二薄氧化层3、多晶硅层(掺杂有高浓度的N型杂质)2、第一薄氧化层1。
在图9示出的中间产品的基础上进行多次光刻、刻蚀、离子注入、推结进而最终形成平面IGBT，其中，上述工艺流程的递进能够去除第一薄氧化层，从而经由本实施例的中间产品最终形成的平面IGBT的结构并未发生改变。由于本实施例的用于制造平面IGBT的中间产品的多晶硅层的表面上生长有第一薄氧化层，从而能够避免多晶硅层中高浓度的N型杂质在推结的过程中扩散到P型深结区中，也就避免了由于N型杂质的引入，所导致的较高的反向击穿漏电流以及较低的反向击穿电压，进而提升了非穿通型IGBT的良率。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (4)
1.一种提升平面IGBT良率的方法，其特征在于，所述方法包括：
对硅片上的多晶硅层进行掺杂；
在经掺杂的所述多晶硅层的表面上生长第一薄氧化层；
在所述对硅片上的多晶硅层进行掺杂的步骤之前，所述方法还包括：
在所述硅片的表面上生长第二薄氧化层；
在所述第二薄氧化层的表面上淀积所述多晶硅层；
其中，所述硅片的两侧均分别依次设有：所述第二薄氧化层、所述多晶硅层和所述第一薄氧化层；
所述在经掺杂的所述多晶硅层的表面上生长第一薄氧化层的步骤包括：
在常压环境中生长所述第一薄氧化层；
通过低温氧化的方式生长所述第一薄氧化层；
在900-950℃的范围内生长所述第一薄氧化层；
所述第一薄氧化层的厚度为150-250埃；
在所述在经掺杂的所述多晶硅层的表面上生长第一薄氧化层的步骤之后，所述方法还包括：
对所述硅片正面的所述第一薄氧化层、所述多晶硅层和所述第二薄氧化层进行光刻、刻蚀，之后对所述硅片正面进行离子注入、推结，以形成平面IGBT。
2.如权利要求1所述的提升平面IGBT良率的方法，其特征在于，当对多个所述硅片进行推结时，所述对所述硅片进行推结的步骤包括：
对多个依次摆放的所述硅片进行推结，其中，每一所述硅片的扩散区的朝向相同。
3.如权利要求1所述的提升平面IGBT良率的方法，其特征在于，在所述在经掺杂的所述多晶硅层的表面上生长第一薄氧化层的步骤之前，所述方法还包括：
在经掺杂的所述多晶硅层的表面上进行湿法腐蚀，以去除硼硅玻璃。
4.一种用于制造平面IGBT的中间产品，其特征在于，所述中间产品包括硅片、生长于所述硅片表面上的第二薄氧化层、生长于所述第二薄氧化层表面上的多晶硅层、以及生长于所述多晶硅层表面上的第一薄氧化层，其中，所述制造平面IGBT的中间产品采用如权利要求1所述的提升平面IGBT良率的方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811052377.6A CN110890278B (zh) | 2018-09-10 | 2018-09-10 | 提升平面igbt良率的方法及制造其的中间产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811052377.6A CN110890278B (zh) | 2018-09-10 | 2018-09-10 | 提升平面igbt良率的方法及制造其的中间产品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110890278A CN110890278A (zh) | 2020-03-17 |
| CN110890278B true CN110890278B (zh) | 2024-02-23 |
Family
ID=69745114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811052377.6A Active CN110890278B (zh) | 2018-09-10 | 2018-09-10 | 提升平面igbt良率的方法及制造其的中间产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110890278B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383287A (zh) * | 2008-09-27 | 2009-03-11 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体器件的制造方法 |
| CN103219237A (zh) * | 2013-04-27 | 2013-07-24 | 中国东方电气集团有限公司 | 一种自对准绝缘栅双极型晶体管的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012064899A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| US10741541B2 (en) * | 2016-10-04 | 2020-08-11 | Infineon Technologies Dresden Gmbh | Method of manufacturing a semiconductor device |
-
2018
- 2018-09-10 CN CN201811052377.6A patent/CN110890278B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383287A (zh) * | 2008-09-27 | 2009-03-11 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体器件的制造方法 |
| CN103219237A (zh) * | 2013-04-27 | 2013-07-24 | 中国东方电气集团有限公司 | 一种自对准绝缘栅双极型晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110890278A (zh) | 2020-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW588460B (en) | Trench power MOSFET and method of making the same | |
| TWI587503B (zh) | 半導體裝置及其製造方法 | |
| TWI570917B (zh) | 溝槽式功率金氧半場效電晶體與其製造方法 | |
| US8748975B2 (en) | Switching element and manufacturing method thereof | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN107068759B (zh) | 半导体器件及其制造方法 | |
| TW201620131A (zh) | 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法 | |
| WO2016058277A1 (zh) | 一种浅沟槽半超结vdmos器件及其制造方法 | |
| CN110957371A (zh) | 一种低导通电阻的中低压平面栅vdmos器件及其制造工艺 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| JP2008041899A (ja) | 半導体装置 | |
| TWI487112B (zh) | 半導體裝置及其製造方法 | |
| CN110890278B (zh) | 提升平面igbt良率的方法及制造其的中间产品 | |
| WO2020038079A1 (zh) | Igbt及其制造方法 | |
| CN107887447B (zh) | 一种mos型器件的制造方法 | |
| CN207009440U (zh) | 超高压vdmos晶体管 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 | |
| JP3790238B2 (ja) | 半導体装置 | |
| CN104518027A (zh) | Ldmos器件及其制造方法 | |
| CN104637813A (zh) | Igbt的制作方法 | |
| JP5301091B2 (ja) | 半導体装置の製造方法 | |
| CN103730517A (zh) | 面结型场效应晶体管及其制造方法 | |
| CN111293163B (zh) | 横向扩散金属氧化物半导体场效应晶体管 | |
| US20150311070A1 (en) | Multiple Layer Substrate | |
| CN108109965B (zh) | 叠加三维晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant after: SHANGHAI ADVANCED SEMICONDUCTO Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |