CN103730517A - 面结型场效应晶体管及其制造方法 - Google Patents

面结型场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN103730517A
CN103730517A CN201210390555.2A CN201210390555A CN103730517A CN 103730517 A CN103730517 A CN 103730517A CN 201210390555 A CN201210390555 A CN 201210390555A CN 103730517 A CN103730517 A CN 103730517A
Authority
CN
China
Prior art keywords
trap
type
conductive type
channel region
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210390555.2A
Other languages
English (en)
Inventor
金锋
苗彬彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210390555.2A priority Critical patent/CN103730517A/zh
Publication of CN103730517A publication Critical patent/CN103730517A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种面结型场效应晶体管，沟道区设置在两个相邻的同种掺杂的阱区之间且是通过两相邻的阱区的扩散实现沟道区的掺杂，掺杂类型相反的阱区设置在沟道区的上方用于对沟道区进行纵向耗尽。本发明能降低沟道区的掺杂浓度并使沟道区的夹断电压降低，从而能使沟道区的夹断电压可调并能得到较小的夹断电压且并不需要增加额外成本；本发明仅需调节沟道区两侧的两个相邻的同种掺杂的阱区的宽度，就实现沟道区的宽度的条件，从而能调节器件的沟道电流，而且很容易实现沟道电流的增加，得到较大的沟道电流。本发明还公开了一种面结型场效应晶体管的制造方法。

Description

面结型场效应晶体管及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种面结型场效应晶体管(JFET)。本发明还涉及一种面结型场效应晶体管的制造方法。
背景技术
目前常用的JFET按夹断方式分有横向夹断和纵向夹断两种。
如图1所示，是现有第一种面结型场效应晶体管的结构示意图；现有第一种JFET为横向夹断JFET，以N型结构为例，现有第一种JFET包括：
N型阱402，形成于P型硅衬底401上，用该N型阱402作为沟道区。
形成于N型阱402两侧的两个P型阱403，两个P型阱403用于从N型阱402的两侧对N型阱402进行横向耗尽，横向耗尽后沟道区夹断。
在两个P型阱403上方都形成有P+区404，两个P+区通过金属连线连接在一起引出栅极410。在硅衬底401上形成有场氧405，场氧405能为局部场氧或浅沟槽场氧，用于隔离出有源区。
沟道区的长度L2就为N型阱402的宽度。
在夹断工作中，由于是利用N型阱402和P型阱403间的耗尽来实现沟道区的夹断，所以在需要的夹断电压下即夹断电压确定时N型阱402的宽度和浓度分布是不能变的，因为N型阱402的宽度和浓度分布改变后，夹断电压也会改变。因此现有第一种采用横向夹断方式的JFET无法在保持夹断电压不变的情况下提供沟道区宽度可变的器件，这样也就无法得到夹断电压相同而沟道电流可调的JFET器件；同时在N型阱402的宽度不变时，JFET的夹断电压是由N型阱402和P型阱403浓度决定，无法改变，所以现有第一种JFET只能实现单一的夹断电压和沟道电流，即夹断电压和沟道电流都无法调节。
如图2所示，是现有第二种面结型场效应晶体管的结构示意图；现有第二种JFET为纵向夹断JFET，以N型结构为例，现有第二种JFET包括：
N型阱502，形成于P型硅衬底501上，用该N型阱502作为沟道区。
形成于N型阱502顶部的P型阱503，P型阱503的结深小于N型阱502的结深，P型阱503从顶部将N型阱502全部覆盖并延伸到N型阱502周侧的硅衬底501中。P型阱503用于对N型阱502进行纵向耗尽并能实现沟道区的夹断。
在P型阱503上方都形成有P+区504a，P型阱503和N型阱502外的硅衬底501表面形成有P+区504b，P+区504b用于将硅衬底501引出。P+区504a和P+区504b通过金属连线连接在一起引出栅极510。在硅衬底501上形成有场氧505，场氧505能为局部场氧或浅沟槽场氧，用于隔离出有源区。
由图2可以看出，沟道区的长度L3为N型阱502和P型阱503的深度差，而不受N型阱502的宽度W3限制。这样在需要的夹断电压下即即夹断电压确定时，沟道区的长度L3不变，但是N型阱502的宽度W3即沟道区的宽度W3可以变化，当宽度W3变化时，就能得到不同电流大小的JFET器件。而且在某些工艺条件中，N型阱502会被推进得很深，当N型阱502和P型阱503的深度差达到一定后，JFET将无法夹断，因此现有第二种纵向型JFET的应用也受到一定限制。而且这种纵向型JFET的夹断电压也是由N型阱502和P型阱503浓度决定，工艺确定的情况下，夹断电压无法改变。所以现有第二种JFET只能对沟道电流进行调节，还是不能对沟道区的夹断电压进行调节。
为了得到沟道电流能力可调，并且夹断电压可调的JFET器件，如图3所示的现有第三种面结型场效应晶体管；现有第三种JFET包括：
N型阱302，形成于P型硅衬底301上，用该N型阱302作为沟道区。
形成于N型阱302顶部的P型阱303，P型阱303的结深小于N型阱302的结深，P型阱303从顶部将N型阱302全部覆盖并延伸到N型阱302周侧的硅衬底301中。P型阱303用于对N型阱302进行纵向耗尽并能实现沟道区的夹断。
在P型阱303上方都形成有P+区304a，P型阱303和N型阱302外的硅衬底301表面形成有P+区304b，P+区304b用于将硅衬底301引出。P+区304a和P+区304b通过金属连线连接在一起引出栅极310。在硅衬底301上形成有场氧305，场氧305能为局部场氧或浅沟槽场氧，用于隔离出有源区。
在N型阱302里还包括用额外的掩模板单次或多次注入形成的P型掺杂306a，306b…306x，其中沟道区中的长度L1为相邻两次P型掺杂的深度差，通过注入能量的调整可以得到不同深度差的长度L1，由于沟道区的长度L1可以调节，所以现有第三种JFET能有效调节需要的夹断电压值，同时还能通过调节沟道区的宽度W1来调节器件的沟道电流。但是，现有第三种JFET的缺点是需要在标准工艺上增加一层额外的掩模板即需增加额外的掩膜版来形成P型掺杂306a，306b…306x，这样会使工艺成本增加。
发明内容
本发明所要解决的技术问题是提供一种面结型场效应晶体管，能使器件的沟道区的夹断电压降低且可调，以及能使器件的沟道电流增加且可调。为此，本发明还提供一种面结型场效应晶体管的制造方法。
为解决上述技术问题，本发明提供的面结型场效应晶体管，包括：
两个第一导电类型阱，形成于第二导电类型的半导体衬底上，两个所述第一导电类型阱之间相隔距离一、且两个所述第一导电类型阱之间的区域形成沟道区，该沟道区为第一导电类型掺杂、且所述沟道区的第一导电类型杂质是由两个所述第一导电类型阱的杂质扩散形成；通过调节所述距离一调节所述沟道区的掺杂浓度以及调节面结型场效应晶体管的夹断电压。
在第一个第一导电类型阱中形成有第一导电类型重掺杂的源区、在第二个第一导电类型阱中形成有第一导电类型重掺杂的漏区；在俯视面上，所述源区到漏区的方向为长度方向、和该长度方向垂直的为宽度方向；所述沟道区的宽度由两个所述第一导电类型阱的宽度决定，并通过调节两个所述第一导电类型阱的宽度调节所述面结型场效应晶体管的沟道电流。
一第二导电类型阱，形成于所述沟道区顶部并从顶部将所述沟道区全部覆盖，所述第二导电类型阱还延伸到所述沟道区周侧的两个所述第一导电类型阱、或所述半导体衬底中，所述第二导电类型阱的结深小于两个所述第一导电类型阱的结深，所述第二导电类型阱用于从顶部对所述沟道区进行纵向耗尽。
在所述第二导电类型阱中形成有第二导电类型重掺杂的引出区一、在两个所述第一导电类型阱以及所述第二导电类型阱外部的所述半导体衬底中形成有第二导电类型重掺杂的引出区二，所述引出区一和所述引出区二通过金属连线相连并引出栅极。
进一步的改进是，两个所述第一导电类型阱都为矩形，两个所述第一导电类型阱相邻的宽度边大小相同且两端对齐并相隔所述距离一；所述第二导电类型阱的宽度大于两个所述第一导电类型阱的宽度，所述第二导电类型阱的长度大于所述距离一。
进一步的改进是，所述距离一为0.5微米～20微米。
进一步的改进是，所述面结型场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型；或者所述面结型场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的面结型场效应晶体管的制造方法包括如下步骤：
步骤一、采用离子注入工艺在第二导电类型的半导体衬底上形成两个第一导电类型阱，两个所述第一导电类型阱之间相隔距离一；两个所述第一导电类型阱之间的区域形成沟道区；通过调节所述距离一调节所述沟道区的掺杂浓度以及调节面结型场效应晶体管的夹断电压。
步骤二、对两个所述第一导电类型阱进行退火推阱，该推阱使两个所述第一导电类型阱的掺杂均匀并且使两个所述第一导电类型阱的第一导电类型杂质扩散到所述沟道区并使所述沟道区为第一导电类型掺杂。
步骤三、采用离子注入工艺在所述沟道区顶部形成第二导电类型阱；所述第二导电类型阱从顶部将所述沟道区全部覆盖，所述第二导电类型阱还延伸到所述沟道区周侧的两个所述第一导电类型阱、或所述半导体衬底中，所述第二导电类型阱的结深小于两个所述第一导电类型阱的结深，所述第二导电类型阱用于从顶部对所述沟道区进行纵向耗尽。
步骤四、进行第一导电类型重掺杂的离子注入在第一个第一导电类型阱中形成由第一导电类型重掺杂区组成的源区、在第二个第一导电类型阱中形成由第一导电类型重掺杂区组成的漏区。
步骤五、进行第二导电类型重掺杂的离子注入在所述第二导电类型阱中形成由第二导电类型重掺杂区组成的引出区一、在两个所述第一导电类型阱以及所述第二导电类型阱外部的所述半导体衬底中形成由第二导电类型重掺杂区组成的引出区二。
步骤六、形成金属接触并分别引出源极、漏极和栅极；所述源极和所述源区相连，所述漏极和所述漏区相连，所述栅极和所述引出区一以及引出区二相连。
进一步的改进是，两个所述第一导电类型阱都为矩形，两个所述第一导电类型阱相邻的宽度边大小相同且两端对齐并相隔所述距离一；所述第二导电类型阱的宽度大于两个所述第一导电类型阱的宽度，所述第二导电类型阱的长度大于所述距离一。
进一步的改进是，所述距离一为0.5微米～20微米。
进一步的改进是，所述面结型场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型；或者所述面结型场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明具有如下有益效果：
1、本发明通过将沟道区设置在两个相邻的同种掺杂的阱区之间且是通过两相邻的阱区的扩散实现沟道区的掺杂，所以能够得到掺杂浓度低于阱区的掺杂浓度的沟道区，从而能降低沟道区的掺杂浓度并使沟道区的夹断电压降低，并能得到较小的夹断电压。
2、本发明仅通过设置两个相邻的同种掺杂的阱区之间的间距就能实现沟道区的掺杂浓度的调节，从而不需要增加额外的掩模板就能很方便的调节沟道区的夹断电压。
3、本发明仅需调节沟道区两侧的两个相邻的同种掺杂的阱区的宽度，就实现沟道区的宽度的条件，从而能调节器件的沟道电流，而且很容易实现沟道电流的增加，得到较大的沟道电流。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种面结型场效应晶体管的结构示意图；
图2是现有第二种面结型场效应晶体管的结构示意图；
图3是现有第三种面结型场效应晶体管的结构示意图；
图4A是本发明实施例面结型场效应晶体管的俯视面示意图；
图4B是图4A中沿AA线的剖面示意图；
图4C是图4A中沿BB线的剖面示意图。
具体实施方式
如图4A所示，是本发明实施例面结型场效应晶体管的俯视面示意图；如图4B所示，是图4A中沿AA线的剖面示意图；如图4C所示，是图4A中沿BB线的剖面示意图。本发明实施例面结型场效应晶体管以沟道导电类型为N型载流子的器件为例，本发明实施例JFET包括：
两个N型阱102a和102b，形成于P型的半导体衬底如硅衬底101上。如图4A所示，两个所述N型阱都为矩形，两个所述N型阱102a和102b相邻的宽度边大小相同即都为宽度W1，且两个所述N型阱102a和102b相邻的宽度边的两端对齐并相隔所述距离一S1。
两个所述N型阱102a和102b之间的区域形成沟道区，该沟道区为N型掺杂、且所述沟道区的N型杂质是由两个所述N型阱102a和102b的杂质扩散形成，杂质扩散的推阱温度大于900℃、时间大于10分钟。通过调节所述距离一S1调节所述沟道区的掺杂浓度以及调节面结型场效应晶体管的夹断电压，较佳为，所述距离一S1为0.5微米～20微米。所以本发明实施例JFET的夹断电压很容易调节，且能得到较小的夹断电压，并不需要增加额外的掩模板。
在第一个N型阱102a中形成有N型重掺杂的源区107a、在第二个N型阱102b中形成有N型重掺杂的漏区107b；在俯视面上，所述源区107a到漏区107b的方向为长度方向、和该长度方向垂直的为宽度方向；所述沟道区的宽度W1由两个所述N型阱102a和102b的宽度W1决定，并通过调节两个所述N型阱102a和102b的宽度W1调节所述面结型场效应晶体管的沟道电流。所以本发明实施例JFET的沟道电流很容易调节，且能得到较大的沟道电流。
一P型阱103，形成于所述沟道区顶部并从顶部将所述沟道区全部覆盖，所述P型阱103还延伸到所述沟道区周侧的两个所述N型阱102a和102b、或所述半导体衬底101中，如图4A所示，所述P型阱103的宽度大于两个所述N型阱102a和102b的宽度W1，所述P型阱103的长度大于所述距离一S1。所述P型阱103的结深小于两个所述N型阱102a和102b的结深，所述P型阱103用于从顶部对所述沟道区进行纵向耗尽。由图4B可以看出，所述沟道区的耗尽深度L1为所述P型阱103和两个所述N型阱102a和102b的结深之差，较佳为，深度L1设置在0.5微米～10微米，且深度L1小于宽度W1。
如图4C所示，在所述P型阱103中形成有P型重掺杂的引出区一104a、在两个所述N型阱102a和102b以及所述P型阱103外部的所述半导体衬底101中形成有P型重掺杂的引出区二104b，所述引出区一104a和所述引出区二104b通过金属连线相连并引出栅极110。
在硅衬底101上形成有场氧105，场氧105能为局部场氧（LOCOS）或浅沟槽场氧（STI），用于隔离出有源区。所述引出区一104a、所述引出区二104b、所述源区107a和所述漏区107b都形成于对应的所述有源区中。所述引出区一104a、所述引出区二104b、所述源区107a和所述漏区107b的都是通过离子注入形成，离子注入剂量都分别大于1E14厘米-2。
对应沟道导电类型为P型载流子的器件，仅需将本发明实施例面结型场效应晶体管中的各阱区以及源漏区和引出区一和引出区二的掺杂类型取反即行。
本发明实施例面结型场效应晶体管的制造方法包括如下步骤：
步骤一、采用离子注入工艺在P型的半导体衬底如硅衬底101上形成两个N型阱102a和102b。如图4A所示，两个所述N型阱都为矩形，两个所述N型阱102a和102b相邻的宽度边大小相同即都为宽度W1，且两个所述N型阱102a和102b相邻的宽度边的两端对齐并相隔所述距离一S1。两个所述N型阱102a和102b之间的区域形成沟道区，通过调节所述距离一S1调节所述沟道区的掺杂浓度以及调节面结型场效应晶体管的夹断电压，较佳为，所述距离一S1为0.5微米～20微米。所以本发明实施例JFET的夹断电压很容易调节，且能得到较小的夹断电压，并不需要增加额外的掩模板。
所述沟道区的宽度W1由两个所述N型阱102a和102b的宽度W1决定，并通过调节两个所述N型阱102a和102b的宽度W1调节所述面结型场效应晶体管的沟道电流。所以本发明实施例JFET的沟道电流很容易调节，且能得到较大的沟道电流。
步骤二、对两个所述N型阱102a和102b进行退火推阱，该推阱使两个所述N型阱102a和102b的掺杂均匀并且使两个所述N型阱102a和102b的N型杂质扩散到所述沟道区并使所述沟道区为N型掺杂。该退火推阱温度大于900℃、时间大于10分钟。
步骤三、采用离子注入工艺在所述沟道区顶部形成P型阱103；所述P型阱103从顶部将所述沟道区全部覆盖，所述P型阱103还延伸到所述沟道区周侧的两个所述N型阱102a和102b、或所述半导体衬底101中，如图4A所示，所述P型阱103的宽度大于两个所述N型阱102a和102b的宽度W1，所述P型阱103的长度大于所述距离一S1。所述P型阱103的结深小于两个所述N型阱102a和102b的结深，所述P型阱103用于从顶部对所述沟道区进行纵向耗尽。由图4B可以看出，所述沟道区的耗尽深度L1为所述P型阱103和两个所述N型阱102a和102b的结深之差，较佳为，深度L1设置在0.5微米～10微米，且深度L1小于宽度W1。
步骤四、采用局部场氧（LOCOS）或浅沟槽场氧（STI）工艺在所述硅衬底101上形成场氧105，通过所述场氧105隔离出有源区。进行N型重掺杂的离子注入在第一个N型阱102a中形成由N型重掺杂区组成的源区107a、在第二个N型阱102b中形成由N型重掺杂区组成的漏区107b，所述源区107a和所述漏区107b的离子注入同时进行且离子注入剂量都大于1E14厘米-2。所述源区107a和所述漏区107b都形成于对应的所述有源区中。
步骤五、进行P型重掺杂的离子注入在所述P型阱103中形成由P型重掺杂区组成的引出区一104a、在两个所述N型阱以及所述P型阱103外部的所述半导体衬底101中形成由P型重掺杂区组成的引出区二104b。所述引出区一104a和所述引出区二104b的离子注入同时进行且离子注入剂量都大于1E14厘米-2。所述引出区一104a和所述引出区二104b都形成于对应的所述有源区中。
步骤六、形成金属接触并分别引出源极、漏极和栅极110；所述源极和所述源区相连，所述漏极和所述漏区相连，所述栅极110和所述引出区一104a以及引出区二104b相连。
对应沟道导电类型为P型载流子的器件，仅需将本发明实施例面结型场效应晶体管的制造方法中的各阱区以及源漏区和引出区一和引出区二的掺杂类型取反即行。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种面结型场效应晶体管，其特征在于，包括：
两个第一导电类型阱，形成于第二导电类型的半导体衬底上，两个所述第一导电类型阱之间相隔距离一、且两个所述第一导电类型阱之间的区域形成沟道区，该沟道区为第一导电类型掺杂、且所述沟道区的第一导电类型杂质是由两个所述第一导电类型阱的杂质扩散形成；通过调节所述距离一调节所述沟道区的掺杂浓度以及调节面结型场效应晶体管的夹断电压；
在第一个第一导电类型阱中形成有第一导电类型重掺杂的源区、在第二个第一导电类型阱中形成有第一导电类型重掺杂的漏区；在俯视面上，所述源区到漏区的方向为长度方向、和该长度方向垂直的为宽度方向；所述沟道区的宽度由两个所述第一导电类型阱的宽度决定，并通过调节两个所述第一导电类型阱的宽度调节所述面结型场效应晶体管的沟道电流；
一第二导电类型阱，形成于所述沟道区顶部并从顶部将所述沟道区全部覆盖，所述第二导电类型阱还延伸到所述沟道区周侧的两个所述第一导电类型阱、或所述半导体衬底中，所述第二导电类型阱的结深小于两个所述第一导电类型阱的结深，所述第二导电类型阱用于从顶部对所述沟道区进行纵向耗尽；
在所述第二导电类型阱中形成有第二导电类型重掺杂的引出区一、在两个所述第一导电类型阱以及所述第二导电类型阱外部的所述半导体衬底中形成有第二导电类型重掺杂的引出区二，所述引出区一和所述引出区二通过金属连线相连并引出栅极。
2.如权利要求1所述的面结型场效应晶体管，其特征在于：两个所述第一导电类型阱都为矩形，两个所述第一导电类型阱相邻的宽度边大小相同且两端对齐并相隔所述距离一；所述第二导电类型阱的宽度大于两个所述第一导电类型阱的宽度，所述第二导电类型阱的长度大于所述距离一。
3.如权利要求1或2所述的面结型场效应晶体管，其特征在于：所述距离一为0.5微米～20微米。
4.如权利要求1或2所述的面结型场效应晶体管，其特征在于：所述面结型场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型；或者所述面结型场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
5.一种面结型场效应晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、采用离子注入工艺在第二导电类型的半导体衬底上形成两个第一导电类型阱，两个所述第一导电类型阱之间相隔距离一；两个所述第一导电类型阱之间的区域形成沟道区；通过调节所述距离一调节所述沟道区的掺杂浓度以及调节面结型场效应晶体管的夹断电压；
步骤二、对两个所述第一导电类型阱进行退火推阱，该推阱使两个所述第一导电类型阱的掺杂均匀并且使两个所述第一导电类型阱的第一导电类型杂质扩散到所述沟道区并使所述沟道区为第一导电类型掺杂；
步骤三、采用离子注入工艺在所述沟道区顶部形成第二导电类型阱；所述第二导电类型阱从顶部将所述沟道区全部覆盖，所述第二导电类型阱还延伸到所述沟道区周侧的两个所述第一导电类型阱、或所述半导体衬底中，所述第二导电类型阱的结深小于两个所述第一导电类型阱的结深，所述第二导电类型阱用于从顶部对所述沟道区进行纵向耗尽；
步骤四、进行第一导电类型重掺杂的离子注入在第一个第一导电类型阱中形成由第一导电类型重掺杂区组成的源区、在第二个第一导电类型阱中形成由第一导电类型重掺杂区组成的漏区；
步骤五、进行第二导电类型重掺杂的离子注入在所述第二导电类型阱中形成由第二导电类型重掺杂区组成的引出区一、在两个所述第一导电类型阱以及所述第二导电类型阱外部的所述半导体衬底中形成由第二导电类型重掺杂区组成的引出区二；
步骤六、形成金属接触并分别引出源极、漏极和栅极；所述源极和所述源区相连，所述漏极和所述漏区相连，所述栅极和所述引出区一以及引出区二相连。
6.如权利要求5所述的方法，其特征在于：两个所述第一导电类型阱都为矩形，两个所述第一导电类型阱相邻的宽度边大小相同且两端对齐并相隔所述距离一；所述第二导电类型阱的宽度大于两个所述第一导电类型阱的宽度，所述第二导电类型阱的长度大于所述距离一。
7.如权利要求5或6所述的面结型场效应晶体管，其特征在于：所述距离一为0.5微米～20微米。
8.如权利要求5或6所述的面结型场效应晶体管，其特征在于：所述面结型场效应晶体管为N型器件，第一导电类型为N型，第二导电类型为P型；或者所述面结型场效应晶体管为P型器件，第一导电类型为P型，第二导电类型为N型。
CN201210390555.2A 2012-10-15 2012-10-15 面结型场效应晶体管及其制造方法 Pending CN103730517A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210390555.2A CN103730517A (zh) 2012-10-15 2012-10-15 面结型场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210390555.2A CN103730517A (zh) 2012-10-15 2012-10-15 面结型场效应晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN103730517A true CN103730517A (zh) 2014-04-16

Family

ID=50454522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210390555.2A Pending CN103730517A (zh) 2012-10-15 2012-10-15 面结型场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103730517A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987391A (zh) * 2018-08-01 2018-12-11 深圳元顺微电子技术有限公司 电源管理芯片及其形成方法
CN111244155A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 一种低夹断电压的jfet结构及制作方法
CN116072709A (zh) * 2023-03-09 2023-05-05 中芯先锋集成电路制造(绍兴)有限公司 结型场效应晶体管及其制造方法、芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423836A (zh) * 1999-12-24 2003-06-11 住友电气工业株式会社 面结型场效应晶体管及其制造方法
US20050285157A1 (en) * 2004-06-23 2005-12-29 Hower Philip L Distributed high voltage JFET
CN101777585A (zh) * 2009-01-12 2010-07-14 立锜科技股份有限公司 结型场效应晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423836A (zh) * 1999-12-24 2003-06-11 住友电气工业株式会社 面结型场效应晶体管及其制造方法
US20050285157A1 (en) * 2004-06-23 2005-12-29 Hower Philip L Distributed high voltage JFET
CN101777585A (zh) * 2009-01-12 2010-07-14 立锜科技股份有限公司 结型场效应晶体管及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987391A (zh) * 2018-08-01 2018-12-11 深圳元顺微电子技术有限公司 电源管理芯片及其形成方法
CN108987391B (zh) * 2018-08-01 2024-01-09 深圳元顺微电子技术有限公司 电源管理芯片及其形成方法
CN111244155A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 一种低夹断电压的jfet结构及制作方法
CN111244155B (zh) * 2020-01-19 2023-03-07 上海华虹宏力半导体制造有限公司 一种低夹断电压的jfet结构及制作方法
CN116072709A (zh) * 2023-03-09 2023-05-05 中芯先锋集成电路制造(绍兴)有限公司 结型场效应晶体管及其制造方法、芯片

Similar Documents

Publication Publication Date Title
US7626233B2 (en) LDMOS device
US9825149B2 (en) Split gate power semiconductor field effect transistor
CN105070759A (zh) Nldmos器件及其制造方法
CN104637821B (zh) 超级结器件的制造方法
WO2019157818A1 (zh) 一种具有含虚栅的复合栅结构的igbt芯片
CN106816468B (zh) 具有resurf结构的横向扩散金属氧化物半导体场效应管
CN113964188A (zh) 横向双扩散金属氧化物半导体场效应管及其制作方法
CN102347354A (zh) 锗硅异质结双极晶体管及制造方法
CN103178087B (zh) 超高压ldmos器件结构及制备方法
CN105448916A (zh) 晶体管及其形成方法
CN106098777A (zh) 一种分裂栅积累型dmos器件
CN104659091A (zh) Ldmos器件及制造方法
CN104659090A (zh) Ldmos器件及制造方法
CN103855210A (zh) 射频横向双扩散场效应晶体管及其制造方法
CN103730517A (zh) 面结型场效应晶体管及其制造方法
CN103545346A (zh) 隔离型n型ldmos器件及其制造方法
CN103633089A (zh) 多晶硅电阻及其制造方法
CN115274859B (zh) Ldmos晶体管及其制造方法
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
CN104518027B (zh) Ldmos器件及其制造方法
CN103035674A (zh) 射频横向双扩散场效应晶体管及其制造方法
CN104282763A (zh) 射频横向双扩散场效应晶体管及其制作方法
CN103811545A (zh) 一种改善扩散区域形貌的功率器件及其制造方法
CN105845720B (zh) Jfet及其制造方法
CN202948931U (zh) 一种改善扩散区域形貌的功率器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140416