CN104282763A - 射频横向双扩散场效应晶体管及其制作方法 - Google Patents
射频横向双扩散场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN104282763A CN104282763A CN201410468749.9A CN201410468749A CN104282763A CN 104282763 A CN104282763 A CN 104282763A CN 201410468749 A CN201410468749 A CN 201410468749A CN 104282763 A CN104282763 A CN 104282763A
- Authority
- CN
- China
- Prior art keywords
- type
- time
- type ion
- radio frequency
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 title abstract 4
- 238000002353 field-effect transistor method Methods 0.000 title description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 claims abstract description 71
- 230000005669 field effect Effects 0.000 claims abstract description 52
- 238000005468 ion implantation Methods 0.000 claims description 58
- 230000009977 dual effect Effects 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 2
- 239000000428 dust Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 12
- 239000007924 injection Substances 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频横向双扩散场效应晶体管，漂移区为非均匀掺杂结构。本发明还公开了该种射频横向双扩散场效应晶体管的制作方法，漂移区采用三次N型离子注入形成非均匀的N型结构，第一次N型离子注入是一次低剂量中等能量的自对准垂直注入，第二次N型离子注入是一次低剂量低能量的自对准斜角注入，然后再通过模板定义，在离开多晶硅栅一段距离的漂移区中的位置进行第三次N型离子注入。本发明的射频横向双扩散场效应晶体管及其制作方法，在厚法拉第屏蔽氧化层的条件下，减小了输出电容，增强了热载流子注入能力和鲁棒性，制造工艺简单。
Description
技术领域
本发明涉及半导体技术，特别涉及一种射频横向双扩散场效应晶体管及其制作方法。
背景技术
随着3G时代的到来，通讯领域越来越多的要求更大功率的RF器件的开发。射频横向双扩散场效应晶体管(RFLDMOS)，由于其具有非常高的输出功率，早在上世纪90年代就已经被广泛应用于手提式无线基站功率放大中，其应用频率为900MHz到3.8GHz。RFLDMOS与传统的硅基双极晶体管相比，具有更好的线性度，更高的功率和增益。如今，RFLDMOS比双极管，以及GaAs器件更受欢迎。
目前RFLDMOS的结构如图一所示，这种结构在漏端有轻掺杂的漂移区(LDD)，从而使其具有较大的击穿电压(BV)，同时由于其漂移区浓度较淡，使其具有较大的导通电阻(Rdson)。法拉第屏蔽层的作用是降低反馈的栅漏电容(Cgd)，同时由于其在应用中处于零电位，可以起到场版的作用，降低表面电场，从而增大器件的击穿电压，并且能够起到抑制热载流子注入的作用。在RFLDMOS的设计中，其输出电容决定着器件的频率特性，在高频应用中要求更低的输出电容，导通电阻(Rdson)和饱和电流(Idsat)决定了器件的电流驱动能力，导通电阻(Rdson)应越小越好，而饱和电流(Idsat)应越大越好，鲁棒性(Ruggedness)能力决定着产品使用寿命。
射频横向双扩散场效应晶体管在高频应用中，为了更进一步降低器件的输出电容(Coss)，通常将射频横向双扩散场效应晶体管的法拉第屏蔽金属层下方氧化层加厚，但是这样会影响到器件的热载流子注入能力(HCI)特性以及鲁棒性，从而影响到器件的使用寿命。
发明内容
本发明要解决的技术问题是提供一种射频横向双扩散场效应晶体管及其制作方法，在厚法拉第屏蔽氧化层的条件下，能减小输出电容(Coss)，改善器件的热载流子注入能力(HCI)特性和鲁棒性(Ruggedness)，并且工艺简单。
为解决上述技术问题，本发明提供的射频横向双扩散场效应晶体管的制作方法，包括以下步骤：
一.在P型衬底上生长P型外延层，P型外延层的掺杂浓度比P型衬底低；
二.在P型外延层上面热氧化生长一氧化层，然后淀积一层多晶硅，在硅片中部光刻刻蚀出多晶硅栅；
三.保留多晶硅栅上面的光刻胶，进行第一次N型离子注入，第一次N型离子注入是自对准垂直注入；
四.保留多晶硅栅上面的光刻胶，进行第二次N型离子注入，第二次N型离子注入是自对准斜角注入，第二次N型离子注入深度比第一次N型离子注入深度浅；
五.通过光刻板定义第三次N型离子注入区域，第三次N型离子注入区域，为离开多晶硅栅右侧一定距离的P型外延层；在第三次N型离子注入区域注入N型离子，第三次N型离子注入深度大于等于第一次及第二次N型离子注入深度，剂量小于等于第一次及第二次N型离子注入的总剂量；
六.通过模板定义P阱区域，在多晶硅栅左侧的P型外延层中进行P型离子注入，然后高温推进形成P阱；
七.通过光刻版，在多晶硅栅左侧P阱上定义出源端N+区域，在第三次N型离子注入区域右端定义出漏端N+区域，在源端N+区域左侧P阱上定义出衬底端P+区域，在源端N+区域、漏端N+区域注入N型杂质；在衬底端P+区域注入P型杂质；
八.去除光刻胶，在硅片上淀积一层介质层；
九.在介质层上淀积一金属层，通过模板定义，刻蚀形成法拉第屏蔽层，法拉第屏蔽层的下部为法拉第屏蔽介质层，上部为法拉第屏蔽金属层，法拉第屏蔽层的左部在多晶硅栅右部的上方，法拉第屏蔽金属层的右端在第三次N型离子注入区域左部上方；法拉第屏蔽层的左部高于右部；
十.通过模板，在衬底端P+区域定义出多晶硅塞或者金属塞的位置和大小，刻蚀至P型衬底，淀积多晶硅或者金属，形成多晶硅或者金属塞。
该射频横向双扩散场效应晶体管的制作方法制作的射频横向双扩散场效应晶体管，P型衬底上生长P型外延层，P型外延层中部上方依次形成有栅氧及多晶硅栅；
在多晶硅栅左下的P型外延层中形成P阱，在多晶硅栅右下的P型外延层中形成N型漂移区；
所述N型漂移区，从左到右分为低深度区、中深度区、高深度区，低深度区位于多晶硅栅右部下方，高深度区离开多晶硅栅右端一段距离；
多晶硅栅右部及N型漂移区左部上方形成法拉第屏蔽氧化层与法拉第屏蔽金属层；
在邻接多晶硅栅左侧的P阱形成源端重N型区；
在N型漂移区右端上形成漏端重N型区；
所述源端重N型区左侧形成重P型区；
所述重P型区中及下方形成P型多晶硅或者金属连接物，将所述重P型区、P阱、P外延层及P衬底引出。
本发明的射频横向双扩散场效应晶体管的制作方法，漂移区采用三次N型离子注入形成非均匀的N型结构，第一次N型离子注入是一次低剂量中等能量的自对准垂直注入，第二次N型离子注入是一次低剂量低能量的自对准斜角注入，然后再通过模板定义，在离开多晶硅栅一段距离的漂移区中的位置进行第三次N型离子注入。本发明的射频横向双扩散场效应晶体管的制作方法，制作的器件的漂移区为非均匀掺杂结构，在厚法拉第屏蔽氧化层的条件下，减小了输出电容(Coss)，增加一次光刻和两次离子注入就可以改善器件的热载流子注入能力(HCI)特性和鲁棒性(Ruggedness)。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的RFLDMOS的结构；
图2是本发明射频横向双扩散场效应晶体管的制作方法一实施例外延层形成之后的器件截面图；
图3是本发明射频横向双扩散场效应晶体管的制作方法一实施例第二次N型离子注入后的器件截面图；
图4是本发明射频横向双扩散场效应晶体管的制作方法一实施例第三次N型离子注入后的器件截面图；
图5是本发明射频横向双扩散场效应晶体管一实施例的截面图；
图6是普通的薄法拉第屏蔽氧化层射频横向双扩散场效应晶体管的截面图；
图7是普通的厚法拉第屏蔽氧化层射频横向双扩散场效应晶体管的截面图；
图8是本发明的薄法拉第屏蔽氧化层射频横向双扩散场效应晶体管的截面图；
图9是本发明的厚法拉第屏蔽氧化层射频横向双扩散场效应晶体管的截面图；
图10是为四种频横向双扩散场效应晶体管在击穿时的漂移区表面电场分布曲线图；
图11为该四种射频横向双扩散场效应晶体管的CV曲线图；
图12为漏极电压为0.1V时两种器件的转移特性曲线；
图13为漏极电压为28V时两种器件的转移特性曲线。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
射频横向双扩散场效应晶体管的制作方法，包括以下步骤：
一.在重掺杂P型衬底101上生长轻掺杂P型外延层102，如图2所示；
二.在P型外延层102上面热氧化生长一氧化层201，然后淀积一层多晶硅202，在中部光刻刻蚀出多晶硅栅；
三.保留多晶硅栅上面的光刻胶203，进行第一次N型离子注入301，第一次N型离子注入是自对准垂直注入；
四.保留多晶硅栅上面的光刻胶203，进行第二次N型离子注入302，第二次N型离子注入是自对准斜角注入，第二次N型离子注入深度比第一次N型离子注入深度浅，如图3所示；
五.通过光刻板定义第三次N型离子注入区域401，第三次N型离子注入区域，为离开多晶硅栅右侧一定距离的P型外延层102；在第三次N型离子注入区域401注入N型离子，如图4所示，第三次N型离子注入深度大于等于第一次及第二次N型离子注入深度，剂量小于等于第一次及第二次N型离子注入的总剂量；
六.通过模板定义P阱区域，在多晶硅栅202左侧的P型外延层中进行P型离子注入，然后高温推进形成P阱501，如图5所示；
七.通过光刻版，在多晶硅栅202左侧P阱501上定义出源端N+区域603，在第三次N型离子注入区域401右端定义出漏端N+区域601，在源端N+区域603左侧P阱501上定义出衬底端P+区域602，在源端N+区域603、漏端N+区域601注入N型杂质；在衬底端P+区域602注入P型杂质；
八.去除光刻胶，在硅片上淀积一层介质层；
九.在介质层上淀积一金属层，通过模板定义，刻蚀形成法拉第屏蔽层，法拉第屏蔽层的下部为法拉第屏蔽介质层，上部为法拉第屏蔽金属层，法拉第屏蔽层的左部在多晶硅栅右部的上方，法拉第屏蔽金属层的右端在第三次N型离子注入区域左部上方；法拉第屏蔽层的左部高于右部；
十.通过模板，在衬底端P+区域定义出多晶硅塞或者金属塞的位置和大小，刻蚀至P型衬底，淀积多晶硅或者金属，形成多晶硅或者金属塞801，如图5所示。
较佳的，所述轻掺杂P型外延层，体浓度为1e14～1e16个/cm3，厚度为1～10um。
较佳的，第一次N型离子注入的杂质为磷或者砷，能量为50～200keV，剂量为1e12～1e13个/cm2。
较佳的，第二次N型离子注入的注入角度为2°～45°，杂质为磷或者砷，能量为30～100keV，剂量为1e12～1e13个/cm2。
较佳的，第三次N型离子注入区域401离开多晶硅栅右侧的距离为0.1～1.5um，第三次N型离子注入的杂质为磷或者砷，能量为100～500keV，剂量为1e12～5e12个/cm2。
较佳的，P阱区域注入的杂质为硼，能量为30～300keV，剂量为1e12～2e14/cm2。
较佳的，注入源端N+区域及漏端N+区域的N型杂质为磷或砷，能量为0keV～200keV，剂量为1013～1016/cm2。注入衬底端P+区域的P型杂质为硼或者二氟化硼，能量为0keV～100keV，剂量为1013～1016/cm2。
较佳的，步骤八中淀积的介质层为氧化硅，厚度为500埃～2000埃。
实施例一的射频横向双扩散场效应晶体管的制作方法，在厚法拉第屏蔽氧化层的情况下，为了改善随之带来的差的热载流子注入能力(HCI)和鲁棒性，其漂移区采用三次N型离子注入形成非均匀的N型结构，第一次N型离子注入是一次低剂量中等能量的自对准垂直注入，第二次N型离子注入是一次低剂量低能量的自对准斜角注入，然后再通过模板定义，在离开多晶硅栅一段距离的漂移区中的位置进行第三次N型离子注入，第三次N型离子注入可以包住漏端N型重掺杂区，或者离开一段距离。第二次N型离子的作用是增加N型区域与多晶硅栅的重合，第二次N型离子注入深度比第一次N型离子注入深度浅，使得N型离子分布更加均匀，从而降低多晶硅栅下方电场强度，起到抑制热载流子注入(HCI)的作用。第一次及第二次N型离子注入总剂量太高，会影响器件的击穿电压(BV)，或者导致热载流子注入效应变强，从而影响器件的使用寿命。第一次及第二次N型离子总剂量过低，或者其注入深度过深，则影响器件的电流驱动能力，导致导通电阻(Rdson)增大，以及饱和电流(Idsat)降低。第三次N型离子注入位置太靠近多晶硅栅，也会导致其边缘电场太强，从而影响器件的击穿电压(BV)，或者热载流子注入能力(HCI)，第三次N型离子注入位置离多晶硅栅太远，则影响器件的电流驱动能力。第三次N型离子注入深度不能低于第一次与第二次N型离子注入深度，其剂量也不宜高于第一次及第二次N型离子注入的总剂量，较深且较淡的第三次N型离子注入，有助于减小输出电容(Coss)。漂移区三次的N型离子叠加的浓度较浓，能够提高器件的电流驱动能力，使得导通电阻下降，饱和电流提高。
实施例一的射频横向双扩散场效应晶体管的制作方法，制作的器件的漂移区为非均匀掺杂结构，在厚法拉第屏蔽氧化层的条件下，减小了输出电容(Coss)，增加一次光刻和两次离子注入就可以改善器件的热载流子注入能力(HCI)特性和鲁棒性(Ruggedness)。
实施例二
射频横向双扩散场效应晶体管，如图5所示，P型衬底101上生长P型外延层102，P型外延层102中部上方依次形成有栅氧201及多晶硅栅202；
在多晶硅栅202左下的P型外延层中形成P阱501，在多晶硅栅202右下的P型外延层中形成N型漂移区；
所述N型漂移区，从左到右分为低深度区、中深度区、高深度区，低深度区位于多晶硅栅右部下方，高深度区离开多晶硅栅202右端一段距离；
多晶硅栅202右部及N型漂移区左部上方形成法拉第屏蔽氧化层与法拉第屏蔽金属层；
在邻接多晶硅栅左侧的P阱501形成源端重N型区603；
在N型漂移区右端上形成漏端重N型区601；
所述源端重N型区左侧形成重P型区；
所述重P型区601中及下方形成P型多晶硅或者金属连接物801，将所述重P型区、P阱、P外延层及P衬底引出。
较佳的，所述N型漂移区的高深度区离开多晶硅栅202右端一0.1～1.5um。
实施例二的射频横向双扩散场效应晶体管，P阱用于形成沟道，漂移区为非均匀掺杂结构，在厚法拉第屏蔽氧化层的条件下，减小了输出电容(Coss)，并且热载流子注入能力(HCI)特性和鲁棒性(Ruggedness)强。
采用TCAD仿真软件对实施例二的射频横向双扩散场效应晶体管进行了仿真，图6是普通的薄法拉第屏蔽氧化层射频横向双扩散场效应晶体管的截面图；图7是普通的厚法拉第屏蔽氧化层射频横向双扩散场效应晶体管的截面图；图8是本发明的薄法拉第屏蔽氧化层射频横向双扩散场效应晶体管的截面图；图9是本发明的厚法拉第屏蔽氧化层射频横向双扩散场效应晶体管的截面图。
该四种射频横向双扩散场效应晶体管在击穿时的漂移区表面电场分布曲线图如图10所示，其中第一个峰值为多晶硅栅边缘下方电场，第二个峰值为法拉第屏蔽金属层边缘下方电场，虽然加厚了法拉第屏蔽氧化层可以降低输出电容，但是厚法拉第屏蔽氧化层的器件会带来多晶硅栅下方具有更强的电场强度，从而影响器件的击穿电压(BV)，或者热载流子注入能力(HCI)。实施例二的射频横向双扩散场效应晶体管，相对于普通的薄法拉第屏蔽氧化层射频横向双扩散场效应晶体管，多晶硅栅下方电场比较低，因此能够改善抗热载流子注入(HCI)效应，并能抑制寄生的三极管导通，从而提高器件的可靠性。
图11为该四种射频横向双扩散场效应晶体管的CV曲线图，从图中可以看出，普通的加厚的法拉第屏蔽氧化层的射频横向双扩散场效应晶体管，相对于普通厚度的射频横向双扩散场效应晶体管，其输出电容有所降低；同样厚度的法拉第屏蔽氧化层的实施例二的射频横向双扩散场效应晶体管，相对于普通的射频横向双扩散场效应晶体管，其输出电容有所降低。因此，加厚法拉第屏蔽氧化层的实施例二的射频横向双扩散场效应晶体管能够取得最低的输出电容。
图12、图13为两种器件的转移特性曲线，从图中可以看出，加厚法拉第屏蔽氧化层的实施例二的射频横向双扩散场效应晶体管的，其线性电流和饱和电流相对于普通的射频横向双扩散场效应晶体管，有很大的改善。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (10)
1.一种射频横向双扩散场效应晶体管，P型衬底上生长P型外延层，P型外延层中部上方依次形成有栅氧及多晶硅栅，其特征在于，
在多晶硅栅左下的P型外延层中形成P阱，在多晶硅栅右下的P型外延层中形成N型漂移区；
所述N型漂移区，从左到右分为低深度区、中深度区、高深度区，低深度区位于多晶硅栅右部下方，高深度区离开多晶硅栅右端一段距离；
多晶硅栅右部及N型漂移区左部上方形成法拉第屏蔽氧化层与法拉第屏蔽金属层；
在邻接多晶硅栅左侧的P阱形成源端重N型区；
在N型漂移区右端上形成漏端重N型区；
所述源端重N型区左侧形成重P型区；
所述重P型区中及下方形成P型多晶硅或者金属连接物，将所述重P型区、P阱、P外延层及P衬底引出。
2.根据权利要求1所述的射频横向双扩散场效应晶体管，其特征在于，
所述N型漂移区的高深度区离开多晶硅栅右端一0.1～1.5um。
3.一种射频横向双扩散场效应晶体管的制作方法，其特征在于，包括以下步骤：
一.在P型衬底上生长P型外延层，P型外延层的掺杂浓度比P型衬底低；
二.在P型外延层上面热氧化生长一氧化层，然后淀积一层多晶硅，在硅片中部光刻刻蚀出多晶硅栅；
三.保留多晶硅栅上面的光刻胶，进行第一次N型离子注入，第一次N型离子注入是自对准垂直注入；
四.保留多晶硅栅上面的光刻胶，进行第二次N型离子注入，第二次N型离子注入是自对准斜角注入，第二次N型离子注入深度比第一次N型离子注入深度浅；
五.通过光刻板定义第三次N型离子注入区域，第三次N型离子注入区域，为离开多晶硅栅右侧一定距离的P型外延层；在第三次N型离子注入区域注入N型离子，第三次N型离子注入深度大于等于第一次及第二次N型离子注入深度，剂量小于等于第一次及第二次N型离子注入的总剂量；
六.通过模板定义P阱区域，在多晶硅栅左侧的P型外延层中进行P型离子注入，然后高温推进形成P阱；
七.通过光刻版，在多晶硅栅左侧P阱上定义出源端N+区域，在第三次N型离子注入区域右端定义出漏端N+区域，在源端N+区域左侧P阱上定义出衬底端P+区域，在源端N+区域、漏端N+区域注入N型杂质；在衬底端P+区域注入P型杂质；
八.去除光刻胶，在硅片上淀积一层介质层；
九.在介质层上淀积一金属层，通过模板定义，刻蚀形成法拉第屏蔽层，法拉第屏蔽层的下部为法拉第屏蔽介质层，上部为法拉第屏蔽金属层，法拉第屏蔽层的左部在多晶硅栅右部的上方，法拉第屏蔽金属层的右端在第三次N型离子注入区域左部上方；法拉第屏蔽层的左部高于右部；
十.通过模板，在衬底端P+区域定义出多晶硅塞或者金属塞的位置和大小，刻蚀至P型衬底，淀积多晶硅或者金属，形成多晶硅或者金属塞。
4.根据权利要求3所述的射频横向双扩散场效应晶体管的制作方法，其特征在于，
所述P型外延层，体浓度为1e14～1e16个/cm3，厚度为1～10um。
5.根据权利要求3所述的射频横向双扩散场效应晶体管的制作方法，其特征在于，
第一次N型离子注入的杂质为磷或者砷，能量为50～200keV，剂量为1e12～1e13个/cm2。
6.根据权利要求3所述的射频横向双扩散场效应晶体管的制作方法，其特征在于，
第二次N型离子注入的注入角度为2°～45°，杂质为磷或者砷，能量为30～100keV，剂量为1e12～1e13个/cm2。
7.根据权利要求3所述的射频横向双扩散场效应晶体管的制作方法，其特征在于，
第三次N型离子注入区域，离开多晶硅栅右侧的距离为0.1～1.5um，第三次N型离子注入的杂质为磷或者砷，能量为100～500keV，剂量为1e12～5e12个/cm2。
8.根据权利要求3所述的射频横向双扩散场效应晶体管的制作方法，其特征在于，
P阱区域注入的杂质为硼，注入能量为30～300keV，剂量为1e12～2e14/cm2。
9.根据权利要求3所述的射频横向双扩散场效应晶体管的制作方法，其特征在于，
注入源端N+区域及漏端N+区域的N型杂质为磷或砷注，能量为0keV～200keV，剂量为1013～1016/cm2；
注入衬底端P+区域的P型杂质为硼或者二氟化硼，能量为0keV～100keV，剂量为1013～1016/cm2。
10.根据权利要求3所述的射频横向双扩散场效应晶体管的制作方法，其特征在于，
步骤八中淀积的介质层为氧化硅，厚度为500埃～2000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410468749.9A CN104282763B (zh) | 2014-09-15 | 2014-09-15 | 射频横向双扩散场效应晶体管制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410468749.9A CN104282763B (zh) | 2014-09-15 | 2014-09-15 | 射频横向双扩散场效应晶体管制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282763A true CN104282763A (zh) | 2015-01-14 |
| CN104282763B CN104282763B (zh) | 2017-06-06 |
Family
ID=52257469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410468749.9A Active CN104282763B (zh) | 2014-09-15 | 2014-09-15 | 射频横向双扩散场效应晶体管制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282763B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109285851A (zh) * | 2018-08-22 | 2019-01-29 | 西安飞芯电子科技有限公司 | 一种像素单元及其制备方法 |
| CN111863608A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 一种抗单粒子烧毁的大功率晶体管及其制作方法 |
| CN115863397A (zh) * | 2023-01-19 | 2023-03-28 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003058702A1 (en) * | 2001-12-26 | 2003-07-17 | Sirenza Microdevices, Inc. | Multiple conductive plug structure for lateral rf mos devices |
| JP2003524887A (ja) * | 1999-10-04 | 2003-08-19 | ゼモッド・インコーポレイテッド | 降伏電圧の改良を伴う横方向無線周波ｍｏｓ装置 |
| EP1421612B1 (de) * | 2001-08-17 | 2009-04-22 | IHP GmbH-Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | LDMOS-Transistor und dessen Herstellungsverfahren |
| CN103035681A (zh) * | 2012-08-13 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
| CN103050532A (zh) * | 2012-08-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
-
2014
- 2014-09-15 CN CN201410468749.9A patent/CN104282763B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003524887A (ja) * | 1999-10-04 | 2003-08-19 | ゼモッド・インコーポレイテッド | 降伏電圧の改良を伴う横方向無線周波ｍｏｓ装置 |
| EP1421612B1 (de) * | 2001-08-17 | 2009-04-22 | IHP GmbH-Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | LDMOS-Transistor und dessen Herstellungsverfahren |
| WO2003058702A1 (en) * | 2001-12-26 | 2003-07-17 | Sirenza Microdevices, Inc. | Multiple conductive plug structure for lateral rf mos devices |
| CN103035681A (zh) * | 2012-08-13 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
| CN103050532A (zh) * | 2012-08-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rf ldmos器件及制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109285851A (zh) * | 2018-08-22 | 2019-01-29 | 西安飞芯电子科技有限公司 | 一种像素单元及其制备方法 |
| CN109285851B (zh) * | 2018-08-22 | 2021-06-01 | 宁波飞芯电子科技有限公司 | 一种像素单元及其制备方法 |
| CN111863608A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 一种抗单粒子烧毁的大功率晶体管及其制作方法 |
| CN115863397A (zh) * | 2023-01-19 | 2023-03-28 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
| CN115863397B (zh) * | 2023-01-19 | 2023-04-21 | 北京智芯微电子科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282763B (zh) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101960574A (zh) | 具有经改进架构的ldmos装置 | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN103035730B (zh) | 射频ldmos器件及其制造方法 | |
| CN106298935B (zh) | Ldmos器件及其制造方法 | |
| CN103178087B (zh) | 超高压ldmos器件结构及制备方法 | |
| CN102723353B (zh) | 高压功率ldmos器件及其制造方法 | |
| CN102088029B (zh) | SiGe BiCMOS工艺中的PNP双极晶体管 | |
| CN106876453A (zh) | 沟槽栅igbt及制作方法 | |
| CN102412126A (zh) | 超高压ldmos的工艺制作方法 | |
| CN103050536B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN104752500B (zh) | 射频ldmos器件及工艺方法 | |
| CN104282762B (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN103855210A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104282763A (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN102376775A (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN104409500B (zh) | 射频ldmos及其制作方法 | |
| CN102064190B (zh) | SiGe BiCMOS工艺中的SiGe PNP双极晶体管 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN107910358A (zh) | Ldmos及其制造方法 | |
| CN104576374A (zh) | Ldmos及其制造方法 | |
| CN103123935A (zh) | Nldmos器件及其制造方法 | |
| CN104752499A (zh) | 射频ldmos器件及工艺方法 | |
| CN104716187A (zh) | 射频ldmos器件及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |