CN107910358A - Ldmos及其制造方法 - Google Patents
Ldmos及其制造方法 Download PDFInfo
- Publication number
- CN107910358A CN107910358A CN201711075696.4A CN201711075696A CN107910358A CN 107910358 A CN107910358 A CN 107910358A CN 201711075696 A CN201711075696 A CN 201711075696A CN 107910358 A CN107910358 A CN 107910358A
- Authority
- CN
- China
- Prior art keywords
- region
- area
- ldmos
- conduction type
- pressure trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000002347 injection Methods 0.000 claims abstract description 66
- 239000007924 injection Substances 0.000 claims abstract description 66
- 238000009825 accumulation Methods 0.000 claims abstract description 52
- 230000005684 electric field Effects 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- 229920005591 polysilicon Polymers 0.000 claims description 44
- 238000002513 implantation Methods 0.000 claims description 22
- 230000005516 deep trap Effects 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 15
- 230000006872 improvement Effects 0.000 description 14
- 238000004088 simulation Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 238000009826 distribution Methods 0.000 description 8
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS，漂移区包括具有第二导电类型的第二高压阱区；在漂移区表面区域中形成有第一场氧化层，第一场氧化层和沟道区之间的漂移区为积累区；漂移区还包括具有第二导电类型的第一注入区，在横向上第一注入区覆盖于漏区到沟道区的第二侧面之间，在纵向上第一注入区叠加于第一场氧化层底部的第二高压阱区上；第一注入区为独立于第二高压阱区的工艺的注入区，通过第一注入区降低漂移区的电阻并将漏区的电压更好的传递到积累区中，用于抬高积累区中的电势并增加积累区的耗尽，使积累区的电场强度增加从而提高器件的饱和电流。本发明还公开了一种LDMOS的制造方法。本发明能使器件IDVD曲线达到饱和。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种LDMOS。本发明还涉及一种LDMOS的制造方法。
背景技术
在LDMOS制造开发过程中，经常会遇到IDVD曲线不饱和现象，这降低了器件的性能。如图1所示，是现有LDMOS的结构示意图；以PLDMOS为例，现有LDMOS包括：
沟道区3，由具有N型的第一高压阱区(HVNW)3组成。
漂移区，包括具有P型的第二高压阱区(HVPW)4。
所述沟道区3的第二侧面和所述漂移区的第一侧面横向接触。
在所述漂移区表面区域中形成有第一场氧化层5a，所述第一场氧化层5a的第一侧面和所述沟道区3的第二侧面相隔有距离且位于所述第一场氧化层5a的第一侧面和所述沟道区3的第二侧面之间的所述漂移区为积累区。
在所述沟道区3表面形成有由栅介质层如栅氧化层6和多晶硅栅7组成的栅极结构，所述多晶硅栅7的第二侧面向所述漂移区横向延伸并延伸到所述第一场氧化层5a表面；被所述多晶硅栅7覆盖的所述沟道区3表面用于形成沟道。
由P型重掺杂区组成的源区8形成于所述沟道区3表面且和所述多晶硅栅7的第一侧面自对准。
由P型重掺杂区组成的漏区9形成于所述第一场氧化层5a的第二侧面外的所述漂移区表面。
在所述第一高压阱区3和所述第二高压阱区4的底部还形成有具有N型掺杂的第一深阱2。
在所述第一高压阱区3的表面还形成有由N型重掺杂区组成的体引出区10。
所述体引出区10和所述源区8之间隔离有第二场氧化层55。
在俯视面上，所述第一高压阱区3还环绕在所述第二高压阱区4的第二侧面外并通过N型重掺杂区10a引出从而组成隔离环结构。图1中，单独将环绕在所述第二高压阱区4的第二侧面外的所述第一高压阱区用标记3a表示。
图1中，整个LDMOS形成于半导体衬底如硅衬底1表面，半导体衬底1采用P型掺杂。在LDMOS外的半导体衬底1的表面也形成有所述第二高压阱区，该第二高压阱区单独用4a标出，第二高压阱区4和4a采用相同的工艺形成，第二高压阱区4a用于引出半导体衬底1，在第二高压阱区4a的表面形成有P+区组成的接触区11，接触区11的顶部形成引出半导体衬底1的电极。图1中在漂移区之外在各重掺杂区之间都隔离有第二场氧化层5并都统一用标记5表示，第一场氧化层5a和各第二场氧化层55都为相同工艺结构的场氧化层5。
图1中，LCH表示沟道区3的表面沟道的长度，LA表示漂移区的被多晶硅栅7所覆盖形成的积累区的长度，PF表示积累区之外被多晶硅栅7覆盖的位于第一场氧化层5a底部的区域的长度，PA表示位于多晶硅栅7的第二侧面到所述漏区9之间的所述漂移区的长度。器件的源区8到漏区9之间主要是由上述四个长度即LCH、LA、PF和PA对应的四个区域组成，这四个区域对应的导通电阻串联形成LDMOS的源漏电阻。图1中E表示第一深阱2的外侧边缘和第二高压阱区4a的内侧边缘之间的距离，通常，E为第一高压阱区3的宽度的一半。
如图2所示，是现有LDMOS的漏极电流(ID)漏极电压(VD)曲线；图2中通过改变栅极电压(VG)即加到多晶硅栅7上的电压调节LDMOS的沟道开启状况并会形成一系列的IDVD曲线101。由图2所示可知，现有LDMOS的IDVD曲线101容易产生上翘，也即LDMOS的IDVD不容易饱和，在饱和状态下，IDVD曲线101在VD大于一定值通常为VD和VG的差大于阈值电压(Vth)时器件会饱和。
发明内容
本发明所要解决的技术问题是提供一种LDMOS，能使器件IDVD曲线达到饱和。为此，本发明还提供一种LDMOS的制造方法。
为解决上述技术问题，本发明提供的LDMOS包括：
沟道区，由具有第一导电类型的第一高压阱区组成。
漂移区，包括具有第二导电类型的第二高压阱区。
所述沟道区的第二侧面和所述漂移区的第一侧面横向接触。
在所述漂移区表面区域中形成有第一场氧化层，所述第一场氧化层的第一侧面和所述沟道区的第二侧面相隔有距离且位于所述第一场氧化层的第一侧面和所述沟道区的第二侧面之间的所述漂移区为积累区。
在所述沟道区表面形成有由栅介质层和多晶硅栅组成的栅极结构，所述多晶硅栅的第二侧面向所述漂移区横向延伸并延伸到所述第一场氧化层表面；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
由第二导电类型重掺杂区组成的源区形成于所述沟道区表面且和所述多晶硅栅的第一侧面自对准。
由第二导电类型重掺杂区组成的漏区形成于所述第一场氧化层的第二侧面外的所述漂移区表面。
所述漂移区还包括具有第二导电类型的第一注入区，在横向上所述第一注入区覆盖于所述漏区到所述沟道区的第二侧面之间，在纵向上所述第一注入区叠加于所述第一场氧化层底部的所述第二高压阱区上；所述第一注入区为独立于所述第二高压阱区的工艺的注入区，通过所述第一注入区降低所述漂移区的电阻并将所述漏区的电压更好的传递到所述积累区中，用于抬高所述积累区中的电势并增加所述积累区的耗尽，使所述积累区的电场强度增加从而提高器件的饱和电流。
进一步的改进是，在所述第一高压阱区和所述第二高压阱区的底部还形成有具有第一导电类型掺杂的第一深阱。
进一步的改进是，在所述第一高压阱区的表面还形成有由第一导电类型重掺杂区组成的体引出区。
进一步的改进是，所述体引出区和所述源区之间隔离有第二场氧化层。
进一步的改进是，在俯视面上，所述第一高压阱区还环绕在所述第二高压阱区的第二侧面外并通过第一导电类型重掺杂区引出从而组成隔离环结构。
进一步的改进是，LDMOS为PLDMOS，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，所述第一注入区的注入杂质为硼，注入能量范围为50kev～100kev，注入剂量范围为5e11cm-2～5e12cm-2。
进一步的改进是，LDMOS为NLDMOS，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，所述第一注入区的注入杂质为磷，注入能量范围为100kev～300kev，注入剂量范围为5e11cm-2～5e12cm-2。
为解决上述技术问题，本发明提供的LDMOS的制造方法包括如下步骤：
步骤一、在选定区域形成具有第一导电类型的第一高压阱区，由所述第一高压阱区组成沟道区。
步骤二、在选定区域形成具有第二导电类型的第二高压阱区，漂移区的组成部分中包括所述第二高压阱区；所述沟道区的第二侧面和所述漂移区的第一侧面横向接触。
步骤三、形成场氧化层，所述场氧化层中包括位于所述漂移区表面区域中的第一场氧化层，所述第一场氧化层的第一侧面和所述沟道区的第二侧面相隔有距离且位于所述第一场氧化层的第一侧面和所述沟道区的第二侧面之间的所述漂移区为积累区。
步骤四、在选定区域中进行第二导电类型的离子注入形成第一注入区，所述第一注入区为所述漂移区的组成部分；在横向上所述第一注入区覆盖于所述漏区到所述沟道区的第二侧面之间，在纵向上所述第一注入区叠加于所述第一场氧化层底部的所述第二高压阱区上；通过所述第一注入区降低所述漂移区的电阻并将后续形成的漏区的电压更好的传递到所述积累区中，用于抬高所述积累区中的电势并增加所述积累区的耗尽，使所述积累区的电场强度增加从而提高器件的饱和电流。
步骤五、依次形成栅介质层和多晶硅栅并对所述多晶硅栅和所述栅介质层进行光刻刻蚀形成由所述栅介质层和所述多晶硅栅叠加形成的栅极结构；所述多晶硅栅位于所述沟道区的表面且所述多晶硅栅的第二侧面向所述漂移区横向延伸并延伸到所述第一场氧化层表面；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
步骤六、进行第二导电类型重掺杂离子注入同时形成源区和漏区，所述源区位于所述沟道区表面且和所述多晶硅栅的第一侧面自对准；所述漏区位于所述第一场氧化层的第二侧面外的所述漂移区表面。
进一步的改进是，在步骤一之前还包括形成具有第一导电类型掺杂的第一深阱的步骤，所述第一深阱位于所述第一高压阱区和所述第二高压阱区的底部。
进一步的改进是，步骤六之后还包括进行第一导电类型重掺杂注入在所述第一高压阱区的表面形成体引出区的步骤。
进一步的改进是，LDMOS为PLDMOS，第一导电类型为N型，第二导电类型为P型；或者，LDMOS为NLDMOS，第一导电类型为P型，第二导电类型为N型。
进一步的改进是，所述LDMOS为PLDMOS时，所述第一注入区的注入杂质为硼，注入能量范围为50kev～100kev，注入剂量范围为5e11cm-2～5e12cm-2。
进一步的改进是，所述LDMOS为NLDMOS时，所述第一注入区的注入杂质为磷，注入能量范围为100kev～300kev，注入剂量范围为5e11cm-2～5e12cm-2。
本发明通过在漂移区中增加一个类型相同且具有独立于组成漂移区的第二高压阱区的工艺的第一注入区，在横向上第一注入区覆盖于漏区到沟道区的第二侧面之间，在纵向上第一注入区叠加于第一场氧化层底部的第二高压阱区上，第一注入区能降低漂移区的电阻并将漏区的电压更好的传递到积累区中，从而能抬高积累区中的电势并增加积累区的耗尽，使积累区的电场强度增加从而能使积累区的电流加速，从而能提高器件的饱和电流并使IDVD曲线达到饱和，也即本发明能很好的解决现有技术中存在的IDVD曲线不饱和的技术问题，最终能使器件IDVD曲线达到饱和。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有LDMOS的结构示意图；
图2是现有LDMOS的漏极电流(ID)漏极电压(VD)曲线；
图3是本发明实施例LDMOS的结构示意图；
图4是本发明实施例LDMOS的IDVD曲线；
图5是图2和图4的IDVD曲线合在一起的比较图；
图6A是本发明实施例LDMOS的结构仿真图；
图6B是现有LDMOS的结构仿真图；
图6C是现有和本发明实施例LDMOS的仿真结构的比较图；
图7A是本发明实施例LDMOS的电势分布的结构仿真图；
图7B是现有LDMOS的电势分布的结构仿真图；
图7C是图7A和图7B中的切线MM位置处的电势分布曲线；
图8A是本发明实施例LDMOS的电场强度分布的结构仿真图；
图8B是现有LDMOS的电场强度分布的结构仿真图；
图8C是图8A和图8B中的切线MM位置处的电场强度分布曲线。
具体实施方式
如图3所示，是本发明实施例LDMOS的结构示意图；本发明实施例LDMOS包括：
沟道区3，由具有第一导电类型的第一高压阱区3组成。
漂移区，包括具有第二导电类型的第二高压阱区4。
所述沟道区3的第二侧面和所述漂移区的第一侧面横向接触。
在所述漂移区表面区域中形成有第一场氧化层5a，所述第一场氧化层5a的第一侧面和所述沟道区3的第二侧面相隔有距离且位于所述第一场氧化层5a的第一侧面和所述沟道区3的第二侧面之间的所述漂移区为积累区。
在所述沟道区3表面形成有由栅介质层如栅氧化层6和多晶硅栅7组成的栅极结构，所述多晶硅栅7的第二侧面向所述漂移区横向延伸并延伸到所述第一场氧化层5a表面；被所述多晶硅栅7覆盖的所述沟道区3表面用于形成沟道。
由第二导电类型重掺杂区组成的源区8形成于所述沟道区3表面且和所述多晶硅栅7的第一侧面自对准。
由第二导电类型重掺杂区组成的漏区9形成于所述第一场氧化层5a的第二侧面外的所述漂移区表面。
所述漂移区还包括具有第二导电类型的第一注入区12，在横向上所述第一注入区12覆盖于所述漏区9到所述沟道区3的第二侧面之间，在纵向上所述第一注入区12叠加于所述第一场氧化层5a底部的所述第二高压阱区4上；所述第一注入区12为独立于所述第二高压阱区4的工艺的注入区，通过所述第一注入区12降低所述漂移区的电阻并将所述漏区9的电压更好的传递到所述积累区中，用于抬高所述积累区中的电势并增加所述积累区的耗尽，使所述积累区的电场强度增加从而提高器件的饱和电流。较佳为，所述第一注入区12的注入杂质为硼，注入能量范围为50kev～100kev，注入剂量范围为5e11cm-2～5e12cm-2。
在所述第一高压阱区3和所述第二高压阱区4的底部还形成有具有第一导电类型掺杂的第一深阱2。
在所述第一高压阱区3的表面还形成有由第一导电类型重掺杂区组成的体引出区10。
所述体引出区10和所述源区8之间隔离有第二场氧化层55。
在俯视面上，所述第一高压阱区3还环绕在所述第二高压阱区4的第二侧面外并通过第一导电类型重掺杂区10a引出从而组成隔离环结构。图3中，单独将环绕在所述第二高压阱区4的第二侧面外的所述第一高压阱区用标记3a表示。
本发明实施例中，LDMOS为PLDMOS，第一导电类型为N型，第二导电类型为P型。
在其它实施例中也能为：LDMOS为NLDMOS，第一导电类型为P型，第二导电类型为N型。所述第一注入区12的注入杂质为磷，注入能量范围为100kev～300kev，注入剂量范围为5e11cm-2～5e12cm-2。
图3中，整个LDMOS形成于半导体衬底如硅衬底1表面，本发明实施例的PLDMOS中，半导体衬底1采用P型掺杂。在LDMOS外的半导体衬底1的表面也形成有所述第二高压阱区，该第二高压阱区单独用4a标出，第二高压阱区4和4a采用相同的工艺形成，第二高压阱区4a用于引出半导体衬底1，在第二高压阱区4a的表面形成有P+区组成的接触区11，接触区11的顶部形成引出半导体衬底1的电极。图3中在漂移区之外在各重掺杂区之间都隔离有第二场氧化层5并都统一用标记5表示，本发明实施例中，第一场氧化层5a和各第二场氧化层55都为相同工艺结构的场氧化层5。
图3中，LCH表示沟道区3的表面沟道的长度，LA表示漂移区的被多晶硅栅7所覆盖形成的积累区的长度，PF表示积累区之外被多晶硅栅7覆盖的位于第一场氧化层5a底部的区域的长度，PA表示位于多晶硅栅7的第二侧面到所述漏区9之间的所述漂移区的长度。器件的源区8到漏区9之间主要是由上述四个长度即LCH、LA、PF和PA对应的四个区域组成，这四个区域对应的导通电阻串联形成LDMOS的源漏电阻。本发明实施例中，通过增加所述第一注入区12之后，能够使PF和PA对应的区域的导通电阻减少，从而使漏区9所加的高压能够更好的传递到LA对应的区域中，这样能使LA对应的积累区的电势增加以及电场强度增加，LA对应的电场强度的增加，由利于实现漂移区的夹断，从而由利于使漂移区电流达到饱和状态，提高器件的IDVD曲线的饱和性能。图3中E表示第一深阱2的外侧边缘和第二高压阱区4a的内侧边缘之间的距离，通常，E为第一高压阱区3的宽度的一半。
本发明实施例LDMOS的制造方法包括如下步骤：
步骤一、在第二导电类型的半导体衬底如硅衬底1的选定区域中形成具有第一导电类型掺杂的第一深阱2，所述第一深阱2位于后续形成的第一高压阱区3和第二高压阱区4的底部。
在选定区域形成具有第一导电类型的第一高压阱区3，由所述第一高压阱区3组成沟道区3。
另外，第一高压阱区的形成区域还包括位于后续漂移区第二侧面外，位于后续漂移区第二侧面外的第一高压阱区单独用标记3a标出。
步骤二、在选定区域形成具有第二导电类型的第二高压阱区4，漂移区的组成部分中包括所述第二高压阱区4；所述沟道区3的第二侧面和所述漂移区的第一侧面横向接触。
在LDMOS外的半导体衬底1的表面也形成有所述第二高压阱区，该第二高压阱区单独用4a标出。
步骤三、形成场氧化层5，所述场氧化层5中包括位于所述漂移区表面区域中的第一场氧化层5a。其它各场氧化层都用标记5表示。所述第一场氧化层5a的第一侧面和所述沟道区3的第二侧面相隔有距离且位于所述第一场氧化层5a的第一侧面和所述沟道区3的第二侧面之间的所述漂移区为积累区。
步骤四、在选定区域中进行第二导电类型的离子注入形成第一注入区12，所述第一注入区12为所述漂移区的组成部分；在横向上所述第一注入区12覆盖于所述漏区9到所述沟道区3的第二侧面之间，在纵向上所述第一注入区12叠加于所述第一场氧化层5a底部的所述第二高压阱区4上；通过所述第一注入区12降低所述漂移区的电阻并将后续形成的漏区9的电压更好的传递到所述积累区中，用于抬高所述积累区中的电势并增加所述积累区的耗尽，使所述积累区的电场强度增加从而提高器件的饱和电流。
步骤五、依次形成栅介质层6和多晶硅栅7并对所述多晶硅栅7和所述栅介质层6进行光刻刻蚀形成由所述栅介质层6和所述多晶硅栅7叠加形成的栅极结构；所述多晶硅栅7位于所述沟道区3的表面且所述多晶硅栅7的第二侧面向所述漂移区横向延伸并延伸到所述第一场氧化层5a表面；被所述多晶硅栅7覆盖的所述沟道区3表面用于形成沟道。
步骤六、进行第二导电类型重掺杂离子注入同时形成源区8和漏区9和接触区11，所述源区8位于所述沟道区3表面且和所述多晶硅栅7的第一侧面自对准；所述漏区9位于所述第一场氧化层5a的第二侧面外的所述漂移区表面。接触区11形成在第二高压阱区4a的表面。
进行第一导电类型重掺杂注入在所述第一高压阱区3的表面形成体引出区10和在第一高压阱区3a的表面形成掺杂区10a的步骤。
本发明实施例中，LDMOS为PLDMOS，第一导电类型为N型，第二导电类型为P型；所述第一注入区12的注入杂质为硼，注入能量范围为50kev～100kev，注入剂量范围为5e11cm-2～5e12cm-2。在其它实施例中也能为：LDMOS为NLDMOS，第一导电类型为P型，第二导电类型为N型；所述第一注入区12的注入杂质为磷，注入能量范围为100kev～300kev，注入剂量范围为5e11cm-2～5e12cm-2。
本发明实施例通过在漂移区中增加一个类型相同且具有独立于组成漂移区的第二高压阱区4的工艺的第一注入区12，在横向上第一注入区12覆盖于漏区9到沟道区3的第二侧面之间，在纵向上第一注入区12叠加于第一场氧化层5a底部的第二高压阱区4上，第一注入区12能降低漂移区的电阻并将漏区9的电压更好的传递到积累区中，从而能抬高积累区中的电势并增加积累区的耗尽，使积累区的电场强度增加从而能使积累区的电流加速，从而能提高器件的饱和电流并使IDVD曲线达到饱和，也即本发明实施例能很好的解决现有技术中存在的IDVD曲线不饱和的技术问题，最终能使器件IDVD曲线达到饱和。
如图4是本发明实施例LDMOS的IDVD曲线；从曲线102可以看出，本发明实施例LDMOS的IDVD曲线的饱和性能较好，也即在电压VD增加到一定值之后，ID将饱和。如图5所示，是图2和图4的IDVD曲线合在一起的比较图；比较曲线101和102可以看出，本发明实施例的IDVD曲线的饱和性得到了提高。
如图6A所示，是本发明实施例LDMOS的结构仿真图；标记103所示的边界线为本发明实施例器件的漂移区的边界；如图6B所示，是现有LDMOS的结构仿真图；标记104所示的边界线为现有的漂移区的边界；图6C是现有和本发明实施例LDMOS的仿真结构的比较图；可以看出标记103对应的本发明实施例的漂移区的结深会更深一些，这是由于本发明实施例的漂移区中叠加了第一注入区12的结果。
如图7A所示，是本发明实施例LDMOS的电势分布的结构仿真图；图7A中用不同的延时表示不同的电压值，其中的potential linear表示电势采用线性值；如图7B所示，是现有LDMOS的电势分布的结构仿真图；图7C是图7A和图7B中的切线MM位置处的电势分布曲线；曲线105对应图7A中的本发明实施例器件的电势分布曲线，曲线106对应于图7B中的现有器件的电势分布曲线，对于PLDMOS，漏区电势为负值，故负值越大电势的绝对值也就越大，可以看出本发明实施例的曲线105的电势值更大，所以本发明实施例能提高器件的积累区的电势。
如图8A所示，是本发明实施例LDMOS的电场强度分布的结构仿真图；如图8B所示，是现有LDMOS的电场强度分布的结构仿真图；如图8C所示，是图8A和图8B中的切线MM位置处的电场强度分布曲线；图8C中纵坐标的log(电场强度)表示曲线中的取值是按照电场强度的对数坐标进行绘制的；曲线107表示本发明实施例器件的电场强度分布曲线，曲线108表示现有器件的电场强度分布曲线，可以看出，本发明实施例能增加积累区的电场强度，由于载流子的会在电场强度的作用下进行加速运动，故电场强度的增加能够增加载流子的运动速度，使电路加速，最后能使器件的IDVS曲线达到饱和。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种LDMOS，其特征在于，包括：
沟道区，由具有第一导电类型的第一高压阱区组成；
漂移区，包括具有第二导电类型的第二高压阱区；
所述沟道区的第二侧面和所述漂移区的第一侧面横向接触；
在所述漂移区表面区域中形成有第一场氧化层，所述第一场氧化层的第一侧面和所述沟道区的第二侧面相隔有距离且位于所述第一场氧化层的第一侧面和所述沟道区的第二侧面之间的所述漂移区为积累区；
在所述沟道区表面形成有由栅介质层和多晶硅栅组成的栅极结构，所述多晶硅栅的第二侧面向所述漂移区横向延伸并延伸到所述第一场氧化层表面；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；
由第二导电类型重掺杂区组成的源区形成于所述沟道区表面且和所述多晶硅栅的第一侧面自对准；
由第二导电类型重掺杂区组成的漏区形成于所述第一场氧化层的第二侧面外的所述漂移区表面；
所述漂移区还包括具有第二导电类型的第一注入区，在横向上所述第一注入区覆盖于所述漏区到所述沟道区的第二侧面之间，在纵向上所述第一注入区叠加于所述第一场氧化层底部的所述第二高压阱区上；所述第一注入区为独立于所述第二高压阱区的工艺的注入区，通过所述第一注入区降低所述漂移区的电阻并将所述漏区的电压更好的传递到所述积累区中，用于抬高所述积累区中的电势并增加所述积累区的耗尽，使所述积累区的电场强度增加从而提高器件的饱和电流。
2.如权利要求1所述的LDMOS，其特征在于：在所述第一高压阱区和所述第二高压阱区的底部还形成有具有第一导电类型掺杂的第一深阱。
3.如权利要求1所述的LDMOS，其特征在于：在所述第一高压阱区的表面还形成有由第一导电类型重掺杂区组成的体引出区。
4.如权利要求3所述的LDMOS，其特征在于：所述体引出区和所述源区之间隔离有第二场氧化层。
5.如权利要求3所述的LDMOS，其特征在于：在俯视面上，所述第一高压阱区还环绕在所述第二高压阱区的第二侧面外并通过第一导电类型重掺杂区引出从而组成隔离环结构。
6.如权利要求1所述的LDMOS，其特征在于：LDMOS为PLDMOS，第一导电类型为N型，第二导电类型为P型。
7.如权利要求6所述的LDMOS，其特征在于：所述第一注入区的注入杂质为硼，注入能量范围为50kev～100kev，注入剂量范围为5e11cm-2～5e12cm-2。
8.如权利要求1所述的LDMOS，其特征在于：LDMOS为NLDMOS，第一导电类型为P型，第二导电类型为N型。
9.如权利要求8所述的LDMOS，其特征在于：所述第一注入区的注入杂质为磷，注入能量范围为100kev～300kev，注入剂量范围为5e11cm-2～5e12cm-2。
10.一种LDMOS的制造方法，其特征在于，包括如下步骤：
步骤一、在选定区域形成具有第一导电类型的第一高压阱区，由所述第一高压阱区组成沟道区；
步骤二、在选定区域形成具有第二导电类型的第二高压阱区，漂移区的组成部分中包括所述第二高压阱区；所述沟道区的第二侧面和所述漂移区的第一侧面横向接触；
步骤三、形成场氧化层，所述场氧化层中包括位于所述漂移区表面区域中的第一场氧化层，所述第一场氧化层的第一侧面和所述沟道区的第二侧面相隔有距离且位于所述第一场氧化层的第一侧面和所述沟道区的第二侧面之间的所述漂移区为积累区；
步骤四、在选定区域中进行第二导电类型的离子注入形成第一注入区，所述第一注入区为所述漂移区的组成部分；在横向上所述第一注入区覆盖于所述漏区到所述沟道区的第二侧面之间，在纵向上所述第一注入区叠加于所述第一场氧化层底部的所述第二高压阱区上；通过所述第一注入区降低所述漂移区的电阻并将后续形成的漏区的电压更好的传递到所述积累区中，用于抬高所述积累区中的电势并增加所述积累区的耗尽，使所述积累区的电场强度增加从而提高器件的饱和电流；
步骤五、依次形成栅介质层和多晶硅栅并对所述多晶硅栅和所述栅介质层进行光刻刻蚀形成由所述栅介质层和所述多晶硅栅叠加形成的栅极结构；所述多晶硅栅位于所述沟道区的表面且所述多晶硅栅的第二侧面向所述漂移区横向延伸并延伸到所述第一场氧化层表面；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；
步骤六、进行第二导电类型重掺杂离子注入同时形成源区和漏区，所述源区位于所述沟道区表面且和所述多晶硅栅的第一侧面自对准；所述漏区位于所述第一场氧化层的第二侧面外的所述漂移区表面。
11.如权利要求10所述的LDMOS的制造方法，其特征在于：在步骤一之前还包括形成具有第一导电类型掺杂的第一深阱的步骤，所述第一深阱位于所述第一高压阱区和所述第二高压阱区的底部。
12.如权利要求10所述的LDMOS的制造方法，其特征在于：步骤六之后还包括进行第一导电类型重掺杂注入在所述第一高压阱区的表面形成体引出区的步骤。
13.如权利要求10所述的LDMOS的制造方法，其特征在于：LDMOS为PLDMOS，第一导电类型为N型，第二导电类型为P型；或者，LDMOS为NLDMOS，第一导电类型为P型，第二导电类型为N型。
14.如权利要求13所述的LDMOS的制造方法，其特征在于：所述LDMOS为PLDMOS时，所述第一注入区的注入杂质为硼，注入能量范围为50kev～100kev，注入剂量范围为5e11cm-2～5e12cm-2。
15.如权利要求13所述的LDMOS的制造方法，其特征在于：所述LDMOS为NLDMOS时，所述第一注入区的注入杂质为磷，注入能量范围为100kev～300kev，注入剂量范围为5e11cm-2～5e12cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711075696.4A CN107910358B (zh) | 2017-11-06 | 2017-11-06 | Ldmos及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711075696.4A CN107910358B (zh) | 2017-11-06 | 2017-11-06 | Ldmos及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107910358A true CN107910358A (zh) | 2018-04-13 |
| CN107910358B CN107910358B (zh) | 2020-09-25 |
Family
ID=61842648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711075696.4A Active CN107910358B (zh) | 2017-11-06 | 2017-11-06 | Ldmos及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107910358B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114050181A (zh) * | 2022-01-07 | 2022-02-15 | 北京芯可鉴科技有限公司 | 一种nldmos器件及制备方法、芯片 |
| US20220271161A1 (en) * | 2021-02-19 | 2022-08-25 | United Microelectronics Corp. | High voltage semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070090451A1 (en) * | 2005-10-25 | 2007-04-26 | Samsung Electronics Co., Ltd. | Lateral dmos transistors including retrograde regions therein and methods of fabricating the same |
| CN101162697A (zh) * | 2006-10-13 | 2008-04-16 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| US20080128818A1 (en) * | 2006-11-30 | 2008-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD structure for high voltage ESD protection |
| CN104867979A (zh) * | 2014-02-26 | 2015-08-26 | 丰田自动车株式会社 | 半导体装置 |
| US20170263766A1 (en) * | 2016-03-14 | 2017-09-14 | Maxim Integrated Products, Inc. | Ldmos transistors including resurf layers and stepped-gates, and associated systems and methods |
-
2017
- 2017-11-06 CN CN201711075696.4A patent/CN107910358B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070090451A1 (en) * | 2005-10-25 | 2007-04-26 | Samsung Electronics Co., Ltd. | Lateral dmos transistors including retrograde regions therein and methods of fabricating the same |
| CN101162697A (zh) * | 2006-10-13 | 2008-04-16 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| US20080128818A1 (en) * | 2006-11-30 | 2008-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD structure for high voltage ESD protection |
| CN104867979A (zh) * | 2014-02-26 | 2015-08-26 | 丰田自动车株式会社 | 半导体装置 |
| US20170263766A1 (en) * | 2016-03-14 | 2017-09-14 | Maxim Integrated Products, Inc. | Ldmos transistors including resurf layers and stepped-gates, and associated systems and methods |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220271161A1 (en) * | 2021-02-19 | 2022-08-25 | United Microelectronics Corp. | High voltage semiconductor device |
| US11664450B2 (en) * | 2021-02-19 | 2023-05-30 | United Microelectronics Corp. | High voltage semiconductor device |
| CN114050181A (zh) * | 2022-01-07 | 2022-02-15 | 北京芯可鉴科技有限公司 | 一种nldmos器件及制备方法、芯片 |
| CN114050181B (zh) * | 2022-01-07 | 2022-03-22 | 北京芯可鉴科技有限公司 | 一种nldmos器件及制备方法、芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107910358B (zh) | 2020-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104992977B (zh) | Nldmos器件及其制造方法 | |
| CN104347683B (zh) | 半导体器件 | |
| CN101969050B (zh) | 一种绝缘体上硅可集成大电流n型组合半导体器件 | |
| CN108847423A (zh) | 半导体器件及其制造方法 | |
| CN210110783U (zh) | 一种集成高性能的ldmos结构 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN103178087B (zh) | 超高压ldmos器件结构及制备方法 | |
| CN106298935A (zh) | Ldmos器件及其制造方法 | |
| CN103633136B (zh) | Ldmos器件及其制造方法 | |
| CN107910358A (zh) | Ldmos及其制造方法 | |
| CN104241126B (zh) | 沟槽型igbt及制备方法 | |
| CN104282762A (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN104966732B (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN104282763B (zh) | 射频横向双扩散场效应晶体管制作方法 | |
| CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN102130163B (zh) | Esd高压dmos器件及其制造方法 | |
| CN104681610B (zh) | Nldmos器件 | |
| CN108172623A (zh) | 一种高能注入埋层双通道ldmos器件及其制造方法 | |
| CN104701368B (zh) | 射频ldmos器件及其制造方法 | |
| CN106876337A (zh) | Nldmos集成器件及其制备方法 | |
| CN207896096U (zh) | 一种高能注入埋层双通道ldmos器件 | |
| CN103199110B (zh) | 一种nldmos器件及其制造方法 | |
| CN104319289A (zh) | Nldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |