CN104867979A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104867979A
CN104867979A CN201510088818.8A CN201510088818A CN104867979A CN 104867979 A CN104867979 A CN 104867979A CN 201510088818 A CN201510088818 A CN 201510088818A CN 104867979 A CN104867979 A CN 104867979A
Authority
CN
China
Prior art keywords
drift region
region
drift
semiconductor device
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510088818.8A
Other languages
English (en)
Other versions
CN104867979B (zh
Inventor
大川峰司
江口博臣
金原啓道
池田智史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104867979A publication Critical patent/CN104867979A/zh
Application granted granted Critical
Publication of CN104867979B publication Critical patent/CN104867979B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种半导体装置，其使导通工作时电流所流通的路径分散，从而能够抑制局部发热。在半导体基板的半导体层内设置有n型的源极区、p型的体区、n型的漏极区以及n型的漂移区。漂移区具有第一漂移区、第二漂移区、第三漂移区以及低浓度漂移区。第一漂移区形成在体区与漏极区之间的半导体层的面临上表面的范围内。第二漂移区与第一漂移区相比n型杂质浓度较高，并与第一漂移区相接。第三漂移区与第二漂移区相比n型杂质浓度较高，并与第二漂移区相接。第一漂移区与第二漂移区相比向体区侧突出。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
例如，专利文献1中公开了一种具备横向型的MISFET的半导体装置。在该半导体装置中，在n型活性区的上表面侧具备n-型漂移区，所述n-型漂移区形成在半导体基板的面临上表面的范围内，且与n型活性区相比n型杂质浓度较低。由此，实现了对在导通工作时电流在半导体基板的上表面区域内集中并流通的情况的抑制。
现有技术文献
专利文献
专利文献1：日本特开2012-209459号公报
发明内容
发明所要解决的课题
可是，在专利文献1的半导体装置中，存在当导通工作时电流在n型活性区的上表面附近集中流通的倾向。由于电流在n型活性区的上表面附近集中并流通，从而半导体装置容易局部发热。
本发明提供一种能够抑制局部发热的半导体装置。
用于解决课题的方法
本发明的第一方式所涉及的半导体装置具有：源极电极、栅电极、漏极电极、第一导电型的第一区域、第二导电型的第二区域、第一导电型的第三区域以及第一导电型的第四区域。第一区域形成在半导体基板中的面临上表面的范围内，并与源极电极连接。第二区域形成在面临上表面的范围内，并与第一区域相接，且隔着栅极绝缘膜而与栅电极对置。第三区域形成在面临上表面的范围内，并与漏极电极连接。第四区域形成在面临上表面的范围内，并形成在第二区域与第三区域之间，且具有：第一漂移区，该第一漂移区形成在第二区域与第三区域之间的面临上表面的范围内；第二漂移区，该第二漂移区与第一漂移区相比第一导电型杂质浓度较高，并与第二区域和第三区域之间的第一漂移区相接；低浓度漂移区，该低浓度漂移区与第一漂移区相比第一导电型杂质浓度较低，且形成在第二区域与第二漂移区之间，第一漂移区和第二漂移区分别与第三区域相接，第一漂移区与第二漂移区相比向第二区域侧突出。
根据上述方式，能够抑制局部发热。
在上述方式中，也可以采用如下方式，即，第二漂移区形成在第一漂移区的距所述半导体基板的所述上表面较远的一侧。通过该结构，能够使在半导体装置导通工作时电流所流通的路径上下分散。
在上述方式中，也可以采用如下方式，即，第二漂移区形成在第一漂移区的与所述半导体基板的上表面平行的平面上的横向侧。通过该结构，能够使在半导体装置导通工作时电流所流通的路径横向分散。
在上述方式中，也可以采用如下方式，即，第一漂移区与第二区域相接。通过该结构，载流子穿过了沟道之后至被导入至第一漂移区为止的期间的电阻变小。由此，能够使半导体装置低损耗化。
附图说明
图1表示第一实施例的半导体装置的剖视图。
图2模式化地表示第一实施例的半导体装置的导通工作时的状态。
图3表示概要地表示第一实施例中的掺杂物量的平均值的分布的曲线图以及概要表示电场强度的曲线图。
图4模式化地表示第二实施例的半导体装置的俯视图。
图5表示沿图4中的半导体装置的V-V线的剖视图。
图6表示沿图4中的半导体装置的VI-VI线的剖视图。
图7表示沿图4中的半导体装置的VII-VII线的剖视图。
图8模式化地表示图4中的半导体装置的导通工作时的状态。
具体实施方式
(第一实施例)
如图1所示，本实施例的半导体装置10具有主要由Si构成的半导体基板11。半导体基板11具有背面层12、形成在背面层12的上表面侧(图1的上侧)的埋入绝缘膜14、形成在埋入绝缘膜14的上表面侧的半导体层16。而且，在半导体基板11的上表面上设置有栅极绝缘膜60、LOCOS(LocalOxidation of Silicon，硅的局部氧化)氧化膜62、源极电极70、栅电极80、漏极电极90以及金属配线等(未图示)。本实施例的半导体装置10为横向型的n沟道型MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)。
在半导体层16内设置有n型的源极区20、p型的体区30、n型的漏极区40以及n型的漂移区50。源极区20、体区30、漏极区40以及漂移区50分别形成在半导体层16的面临上表面的范围内。而且，漂移区50设置在体区30与漏极区40之间。
源极区20形成在露出于半导体层16的上表面的范围内。源极区20的n型杂质浓度高于漂移区50的n型杂质浓度。在源极区20的上表面上连接有源极电极70。
体区30具有p型杂质浓度较高的高浓度区域34以及与高浓度区域34相比p型杂质浓度较低的低浓度区域32。体区30与源极区20相接。而且，体区30形成至与埋入绝缘膜14的上表面相接的深度为止。体区30隔着栅极绝缘膜60而与栅电极80对置。体区30被连接于源极电极70。
漂移区50与体区30和漏极区40相接。漂移区50通过体区30而与源极区20隔开。漂移区50具有第一漂移区52、第二漂移区54、第三漂移区56以及低浓度漂移区58。第一漂移区52的n型杂质浓度N1、第二漂移区54的n型杂质浓度N2、第三漂移区56的n型杂质浓度N3以及低浓度漂移区58的n型杂质浓度N4的关系为N4＜N1＜N2＜N3。
第一漂移区52形成在体区30与漏极区40之间的半导体层16的面临上表面的范围内。第一漂移区52与漏极区40相接。第一漂移区52与第二漂移区52相比向体区30侧突出。而且，第一漂移区52与体区30相接。
第二漂移区54被设置在第一漂移区52的下方，并与第一漂移区52相接。在此，“下方”是指，距半导体基板11的上表面较远的一侧。以下，在本说明书中均相同。而且，第二漂移区54也与漏极区40相接。第二漂移区54与第三漂移区56相比向体区30侧突出。但是，第二漂移区54不与体区30相接。
第三漂移区56被设置在第二漂移区54的下方，并与第二漂移区54相接。而且，第三漂移区56也与漏极区40相接。第三漂移区56也不与体区30相接。
低浓度漂移区58形成在体区30与第二漂移区54之间，以及体区30与第三漂移区56之间。
漏极区40具有n型杂质浓度较高的高浓度区域44以及与高浓度区域44相比n型杂质浓度较低的低浓度区域42。漏极区40形成至与埋入绝缘膜14的上表面相接的深度为止。而且，漏极区40与漂移区50相接。在漏极区40的上表面上连接有漏极电极90。
在本实施例中，上述的第一漂移区52、第二漂移区54以及第三漂移区56与漏极区40中的低浓度区域42相接。低浓度区域42的n型杂质浓度高于第一漂移区52、第二漂移区54以及第三漂移区56各自的n型杂质浓度。但是，低浓度区域42的n型杂质浓度也可以低于第一漂移区52、第二漂移区54以及第三漂移区56中的任意一个，或者低于第一漂移区52、第二漂移区54以及第三漂移区56中所有的n型杂质浓度。
如图1所示，栅极绝缘膜60以横跨体区30的上表面和漂移区50的一部分上表面的方式被形成。LOCOS氧化膜62形成在未形成有栅极绝缘膜60的部分的漂移区50的上表面上。栅电极80以横跨栅极绝缘膜60的上表面以及LOCOS氧化膜62的一部分上表面的方式被形成。如上所述，栅电极80隔着栅极绝缘膜60而与将源极区20和第一漂移区52隔开的范围内的体区30对置。
接下来，对本实施例的半导体装置10的动作进行说明。当向源极电极70与漏极电极90之间施加漏极电极90成为正的电压(即，相对于半导体装置10的正向电压)，并向栅电极80施加预定的导通电位时，半导体装置10将导通。即，在源极区20与漂移区50之间的体区30的上表面附近形成n型的沟道(省略图示)，载流子(电子)从源极区20起穿过沟道而朝向漂移区50及漏极区40移动。由此，电流从漏极电极90向源极电极70流通。
参照图2，对半导体装置10的导通工作时的电子的动作进行详细说明。穿过了沟道的电子被导入至第一漂移区52。如上所述，第一漂移区52形成在体区30与漏极区40之间的半导体层16的面临上表面的范围内。换言之，第一漂移区52被形成在距形成于体区30中的沟道较近的位置处。而且，第一漂移区52与体区30相接。另外，第一漂移区52的n型杂质浓度N1高于低浓度漂移区58的n型杂质浓度N4。与n型杂质浓度较低的低浓度漂移区258相比，在n型杂质浓度较高的第一漂移区52中，电子较容易流通(即，电阻较小)。因此，穿过了n型沟道的电子中的大部分被导入至第一漂移区52，而不是被导入至低浓度漂移区58。
被导入至第一漂移区52的电子中的一部分穿过第一漂移区52内，而被导入至漏极区40内。另一方面，被导入至第一漂移区52的电子中的另一部分被导入与第一漂移区54相接的第二漂移区54内。如上所述，第二漂移区54的n型杂质浓度N2高于第一漂移区52的n型杂质浓度N1。因此，与第一漂移区52相比，在第二漂移区54中，电子较容易流通(即，电阻较小)。因此，被导入至第一漂移区52的电子中的另一部分被导入至第二漂移区54内。
同样地，被导入至第二漂移区54的电子中的一部分穿过第二漂移区54内，而被导入至漏极区40内。被导入至第二漂移区54的电子中的另一部分被导入与第二漂移区54相接的第三漂移区56内。被导入至第三漂移区56内的电子穿过第三漂移区56内，而被导入至漏极区40内。
如此，在本实施例的半导体装置10中，在导通工作时穿过了n型沟道的电子以分散至第一漂移区52、第二漂移区54以及第三漂移区56中的方式而被导入至漏极区40。其结果为，漂移区50与漏极区40的边界处的电场集中被缓和。而且，在半导体装置10导通工作时电流所流通的路径被上下分散，从而能够抑制半导体装置10的局部发热。
图3的曲线104概要地图示了源极区20与漏极区40之间的半导体层16内的深度方向上的掺杂物量的平均值的分布。另外，图3中的曲线100概要地图示了在半导体装置10断开时的源极区20与漏极区40之间的半导体层16的电场强度。如上所述，在漂移区50内，n型杂质浓度较高的第二漂移区54以及第三漂移区56以偏向漏极区40侧的方式被配置。因此，如曲线104所示，漂移区50内的深度方向上的掺杂物量的平均值越接近漏极区40则越增高。由于掺杂物量的平均值以此方式分布，从而在半导体装置10断开时，电场如曲线100所示那样在半导体层16内分布。
另外，图3中的曲线102概要地图示了在比较例的半导体装置断开时的源极区20与漏极区40之间的半导体层16的电场强度。另外，在比较例的半导体装置中，在漂移区50内深度方向上的n型杂质浓度(掺杂物量)的平均值是固定的。当掺杂物量的平均值以此方式分布时，在半导体装置断开时，电场将如曲线102所示那样分布。
通过对曲线100和曲线102进行比较从而可以明确如下内容，即，在比较例的半导体装置中，与本实施例的半导体装置10相比，电场容易集中在体区30与漂移区50的边界部分处。即，在实施例的半导体装置10中，半导体层16内的电场集中被抑制。这是由于，如曲线104所示，漂移区50内的掺杂物量越靠近漏极区40侧则越增高。因此，在实施例的半导体装置10中，耐压较高。
另外，由于在本实施例的半导体装置10中，第一漂移区52与体区30相接，因此与第一漂移区52不与体区30相接的情况相比，载流子穿过了沟道后至被导入至第一漂移区52为止的期间的电阻较小。因此，半导体装置10导通工作时的损耗较小。
另外，在上述的实施例中，低浓度漂移层58的n型杂质浓度N4例如小于1×1015atoms/cm3。并且，第一漂移层52的n型杂质浓度N1例如在1×1015atoms/cm3以上且小于1×1016atoms/cm3。而且，第二漂移层54的n型杂质浓度N2例如在1×1016atoms/cm3以上且为1×1017atoms/cm3。而且，第三漂移层56的n型杂质浓度N3例如在1×1017atoms/cm3以上。
以上，对本实施例的半导体装置10的构造及动作进行了说明。本实施例的源极区20为“第一区域”的一个示例。体区30为“第二区域”的一个示例。漏极区40为“第三区域”的一个示例。漂移区50为“第四区域”的一个示例。
(第二实施例)
接下来，参照图4～图8，以与第一实施例不同的点为中心来对第二实施例的半导体装置200进行说明。本实施例的半导体装置200的基本构造也与第一实施例相同。但是，本实施例的半导体装置200的漂移区250的构造与第一实施例不同。
如图4所示，本实施例的漂移区250也具有第一漂移区252、第二漂移区254a、254b、第三漂移区256a、256b以及低浓度漂移区258。在本实施例中，第一漂移区252的n型杂质浓度N1、第二漂移区254a、254b的n型杂质浓度N2、第三漂移区256a、256b的n型杂质浓度N3以及低浓度漂移区258的n型杂质浓度N4的关系也为N4＜N1＜N2＜N3。但是，在本实施例中，如图4～图7所示，在第一漂移区252的两侧方设置有第二漂移区254a、254b，在第二漂移区254a的侧方设置有第三漂移区256a，在第二漂移区254b的侧方设置有第三漂移区256b，这一点与第一实施例不同。在此，“侧方”是指，与所述半导体基板11的上表面平行的平面上的横向侧。以下，在本说明书中均相同。另外，在图4中，省略了栅极绝缘膜、LOCOS氧化膜、各种电极等的图示。
如图4及图5所示，第一漂移区252形成在体区30与漏极区40之间的半导体层16的面临上表面的范围内。第一漂移区252与漏极区40相接。第一漂移区252与第二漂移区252相比向体区30侧突出。而且，第一漂移区252与体区30相接。
如图4所示，在本实施例中，在第一漂移区252的一侧的侧方设置有第二漂移区254a，在另一侧的侧方设置有第二漂移区254b。第二漂移区254a、254b均与第一漂移区252相接。而且，如图4及图6所示，第二漂移区254a、254b也与漏极区40相接。第二漂移区254a、254b与第三漂移区256a、256b相比向体区30侧突出。但是，第二漂移区254a、254b不与体区30相接。
如图4所示，在本实施例中，在第二漂移区254a中的与第一漂移区252相接的一侧的相反侧设置有第三漂移区254a。同样地，在第二漂移区254b的与第一漂移区252相接的一侧的相反侧设置有第三漂移区254b。第三漂移区256a、256b分别与第二漂移区254a、254b相接。另外，如图4及图7所示，第三漂移区256a、256b也与漏极区40相接。第三漂移区56也不与体区30相接。
在本实施例中，低浓度漂移区258的n型杂质浓度也低于第一漂移区252的n型杂质浓度。低浓度漂移区258形成在体区30与漏极区40之间。
接下来，参照图8，对本实施例的半导体装置200的导通工作时的电子动作进行详细说明。在本实施例中，穿过了n型沟道的电子被导入至第一漂移区252。如上所述，第一漂移区252形成在体区30与漏极区40之间的半导体层16的面临上表面的范围内(参照图5)。即，第一漂移区252被形成在距形成于体区30中的沟道较近的位置处。而且，第一漂移区252与体区30相接。另外，第一漂移区252的n型杂质浓度N1高于低浓度漂移区258的n型杂质浓度N4。因此，与低浓度漂移区258相比，在第一漂移区252中，电子较容易流通(即，电阻较小)。因此，穿过了沟道的电子中的大部分被导入至第一漂移区252，而不是被导入至低浓度漂移区258。
被导入至第一漂移区252的电子中的一部分穿过第一漂移区252内，而被导入至漏极区40内。另一方面，被导入至第一漂移区252的电子中的另一部分被导入至与第一漂移区252相接的第二漂移区254a、254b内。如上所述，第二漂移区254a、254b的n型杂质浓度N2高于第一漂移区252的n型杂质浓度N1。因此，与第一漂移区252相比，在第二漂移区254a、254b中，电子较容易流通。因此，被导入至第一漂移区252的电子中的另一部分被导入至第二漂移区254a、254b内。
同样地，被导入至第二漂移区254a、254b的电子中的一部分分别穿过第二漂移区254a、254b内，而被导入至漏极区40内。被导入至第二漂移区254a、254b的电子中的另一部分分别被导入至与第二漂移区254a、254b相接的第三漂移区256a、256b内。被导入至第三漂移区256a、256b内的电子穿过第三漂移区256a、256b内，而被导入至漏极区40内。
如此，在本实施例的半导体装置200中，在导通工作时穿过了沟道的电子以被分散在第一漂移区252、第二漂移区254a、254b以及第三漂移区256a、256b中的方式而向漏极电极90方向移动。其结果为，在半导体装置10导通工作时电流所流通的路径横向分散，从而能够抑制半导体装置200的局部发热。
另外，在上述实施例中，低浓度漂移层258的n型杂质浓度N4例如小于1×1015atoms/cm3。而且，第一漂移层252的n型杂质浓度N1例如在1×1015atoms/cm3以上且小于1×1016atoms/cm3。另外，第二漂移层254a、254b的n型杂质浓度N2例如在1×1016atoms/cm3以上且为1×1017atoms/cm3。而且，第三漂移层256a、256b的n型杂质浓度N3例如在1×1016atoms/cm3以上。
以上，虽然对本说明书中公开的技术的具体示例进行了详细说明，但这些仅为示例，并不对权利要求书进行限定。在权利要求书中所记载的技术中包括对以上所例示的具体示例进行各种各样的改变、变更后的内容。例如，也可以采用以下的改变例。
(改变例1)
在上述各实施例中，第一漂移区52、252与体区30相接。但并不仅限于此，第一漂移区52、252只要与第二漂移区54、254a、254b相比向体区30侧突出，则也可以不与体区30相接。即，在第一漂移区52、252与体区30之间可以存在有低浓度漂移区58、258的一部分。在这种情况下，在半导体装置10、200导通工作时，穿过了沟道的电子的大部分在暂时被导入至半导体层16的上表面附近的低浓度漂移区58、258之后，被导入至第一漂移区52、252。
(改变例2)
在上述各实施例中，在漂移区50、250内具有n型杂质浓度不同的第一漂移区52、252、第二漂移区54、254a、254b以及第三漂移区56、256a、256b。设置在漂移区50、250内的n型杂质浓度不同的区域的数量并不仅限于三个，只要为两个以上，则可以是任意的数量。一般而言，第四区域只需具有形成在第二区域与第三区域之间的面临上表面的范围内的第一漂移区、与第一漂移区相比第一导电型杂质浓度较高并与第二区域和第三区域之间的第一漂移区相接的第二漂移区、与第一漂移区相比第一导电型杂质浓度较低并形成在第二区域与第二漂移区之间的低浓度漂移区，并且第一漂移区与第二漂移区相比向第二区域侧突出即可。
(改变例3)
虽然在上述的各实施例中，对半导体装置10、200均为横向型的n沟道型MOSFET的示例进行了说明。但半导体装置并不仅限于横向型的n沟道型MOSFET，也可以是横向型的p沟道型MOSFET。即使为p沟道型MOSFET的情况下，也能够应用上述的各实施例的技术。
另外，本说明书或者附图中所说明的技术要素以单独或者各种组合的方式而发挥技术上的有用性，并不限定于申请时权利要求中所记载的组合。此外，本说明书或者附图中所例示的技术为同时达成多个目的的技术，并且达成其中一个目的本身也具有技术上的有用性。
符号说明
10、200：半导体装置；
11：半导体基板；
12：背面层；
14：埋入绝缘膜；
16：半导体层；
20：源极区；
30：体区；
32：低浓度区；
34：高浓度区；
40：漏极区；
42：低浓度区；
44：高浓度区；
50、250：漂移区；
52、252：第一漂移区；
54、254a、254b：第二漂移区；
56、256a、256b：第三漂移区；
58、258：低浓度漂移区；
60：栅极绝缘膜；
62：LOCOS氧化膜；
70：源极电极；
80：栅电极；
90：漏极电极。

Claims (4)

1.一种半导体装置，具有：
源极电极；
栅电极；
漏极电极；
第一导电型的第一区域，其形成在半导体基板中的面临上表面的范围内，并与所述源极电极连接；
第二导电型的第二区域，其形成在面临所述上表面的范围内，并与所述第一区域相接，且隔着栅极绝缘膜而与所述栅电极对置；
第一导电型的第三区域，其形成在面临所述上表面的范围内，并与所述漏极电极连接；
第一导电型的第四区域，其形成在面临所述上表面的范围内，并形成在所述第二区域与所述第三区域之间，且具有：第一漂移区，该第一漂移区形成在所述第二区域与所述第三区域之间的面临所述上表面的范围内；第二漂移区，该第二漂移区与所述第一漂移区相比第一导电型杂质浓度较高，并与所述第二区域与所述第三区域之间的所述第一漂移区相接；低浓度漂移区，该低浓度漂移区与所述第一漂移区相比第一导电型杂质浓度较低，且形成在所述第二区域与所述第二漂移区之间，所述第一漂移区和所述第二漂移区分别与所述第三区域相接，所述第一漂移区与所述第二漂移区相比向所述第二区域侧突出。
2.如权利要求1所述的半导体装置，其中，
所述第二漂移区形成在所述第一漂移区的距所述半导体基板的所述上表面较远的一侧。
3.如权利要求1所述的半导体装置，其中，
所述第二漂移区形成在所述第一漂移区的与所述半导体基板的上表面平行的平面上的横向侧。
4.如权利要求1至3中的任意一项所述的半导体装置，其中，
所述第一漂移区与所述第二区域相接。
CN201510088818.8A 2014-02-26 2015-02-26 半导体装置 Expired - Fee Related CN104867979B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-034863 2014-02-26
JP2014034863A JP5983658B2 (ja) 2014-02-26 2014-02-26 半導体装置

Publications (2)

Publication Number Publication Date
CN104867979A true CN104867979A (zh) 2015-08-26
CN104867979B CN104867979B (zh) 2018-01-02

Family

ID=53782623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510088818.8A Expired - Fee Related CN104867979B (zh) 2014-02-26 2015-02-26 半导体装置

Country Status (4)

Country Link
US (1) US9166040B2 (zh)
JP (1) JP5983658B2 (zh)
CN (1) CN104867979B (zh)
DE (1) DE102015102569B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910358A (zh) * 2017-11-06 2018-04-13 上海华虹宏力半导体制造有限公司 Ldmos及其制造方法
CN109273520A (zh) * 2017-07-18 2019-01-25 富士电机株式会社 半导体装置
WO2022062373A1 (zh) * 2020-09-23 2022-03-31 无锡华润上华科技有限公司 半导体结构的制备方法及半导体结构
CN116364553A (zh) * 2023-06-02 2023-06-30 华南理工大学 半导体器件的制造方法及半导体器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893146B1 (en) * 2016-10-04 2018-02-13 Monolithic Power Systems, Inc. Lateral DMOS and the method for forming thereof
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
JP7315743B2 (ja) * 2018-03-29 2023-07-26 ラピスセミコンダクタ株式会社 半導体装置
KR102458310B1 (ko) 2018-06-19 2022-10-24 삼성전자주식회사 집적회로 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029814A1 (en) * 2006-08-02 2008-02-07 International Rectifier Corporation Multiple lateral RESURF LDMOST
US20100200936A1 (en) * 2006-05-16 2010-08-12 Kabushiki Kaisha Toshiba Semiconductor device
CN102446967A (zh) * 2010-09-30 2012-05-09 北京大学 含有复合漂移区的soi ldmos器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286417A (ja) * 1999-03-30 2000-10-13 Toshiba Corp 電力用半導体装置
JP3602751B2 (ja) * 1999-09-28 2004-12-15 株式会社東芝 高耐圧半導体装置
US6599782B1 (en) * 2000-01-20 2003-07-29 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating thereof
JP4927340B2 (ja) * 2005-02-24 2012-05-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置
KR100761825B1 (ko) * 2005-10-25 2007-09-28 삼성전자주식회사 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법
JP5784269B2 (ja) * 2009-11-11 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8362557B2 (en) * 2009-12-02 2013-01-29 Fairchild Semiconductor Corporation Stepped-source LDMOS architecture
JP2012209459A (ja) * 2011-03-30 2012-10-25 Renesas Electronics Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200936A1 (en) * 2006-05-16 2010-08-12 Kabushiki Kaisha Toshiba Semiconductor device
US20080029814A1 (en) * 2006-08-02 2008-02-07 International Rectifier Corporation Multiple lateral RESURF LDMOST
CN102446967A (zh) * 2010-09-30 2012-05-09 北京大学 含有复合漂移区的soi ldmos器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273520A (zh) * 2017-07-18 2019-01-25 富士电机株式会社 半导体装置
CN109273520B (zh) * 2017-07-18 2023-10-27 富士电机株式会社 半导体装置
CN107910358A (zh) * 2017-11-06 2018-04-13 上海华虹宏力半导体制造有限公司 Ldmos及其制造方法
CN107910358B (zh) * 2017-11-06 2020-09-25 上海华虹宏力半导体制造有限公司 Ldmos及其制造方法
WO2022062373A1 (zh) * 2020-09-23 2022-03-31 无锡华润上华科技有限公司 半导体结构的制备方法及半导体结构
CN116364553A (zh) * 2023-06-02 2023-06-30 华南理工大学 半导体器件的制造方法及半导体器件

Also Published As

Publication number Publication date
JP2015162472A (ja) 2015-09-07
CN104867979B (zh) 2018-01-02
DE102015102569B4 (de) 2018-07-12
US20150243778A1 (en) 2015-08-27
DE102015102569A1 (de) 2015-08-27
JP5983658B2 (ja) 2016-09-06
US9166040B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
CN104867979A (zh) 半导体装置
US11069805B2 (en) Embedded JFETs for high voltage applications
US10229993B2 (en) LDMOS transistors including resurf layers and stepped-gates, and associated systems and methods
US9460926B2 (en) Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
CN104079282B (zh) 耗尽型金属氧化物半导体场效应管驱动器
US9412737B2 (en) IGBT with a built-in-diode
TWI550771B (zh) Reference voltage generating device
TW201138063A (en) Integrated DMOS and schottky
US20150041892A1 (en) Semiconductor device
CN105900245B (zh) 半导体装置
JP6606007B2 (ja) スイッチング素子
WO2017038518A1 (ja) 炭化珪素半導体装置
JP2023026604A (ja) 半導体装置
US10056374B2 (en) Switching device
US11444193B2 (en) Silicon carbide semiconductor device
TWI575741B (zh) 高壓半導體裝置及其製造方法
US11508844B2 (en) Semiconductor device
CN103534812B (zh) 半导体装置
JP7326991B2 (ja) スイッチング素子
US9196681B1 (en) Metal oxide semiconductor field effect transistor with reduced surface field folding
CN106024886A (zh) 金属氧化物半导体场效应晶体管
US9711635B1 (en) Semiconductor device
JP2017117961A (ja) スイッチング素子
JP2018085383A (ja) スイッチング素子
JP2018056380A (ja) スイッチング素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200409

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180102

CF01 Termination of patent right due to non-payment of annual fee