JP5983658B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5983658B2
JP5983658B2 JP2014034863A JP2014034863A JP5983658B2 JP 5983658 B2 JP5983658 B2 JP 5983658B2 JP 2014034863 A JP2014034863 A JP 2014034863A JP 2014034863 A JP2014034863 A JP 2014034863A JP 5983658 B2 JP5983658 B2 JP 5983658B2
Authority
JP
Japan
Prior art keywords
region
drift
drift region
semiconductor device
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014034863A
Other languages
English (en)
Other versions
JP2015162472A (ja
Inventor
峰司 大川
峰司 大川
博臣 江口
博臣 江口
金原　啓道
啓道 金原
智史 池田
智史 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014034863A priority Critical patent/JP5983658B2/ja
Priority to US14/626,223 priority patent/US9166040B2/en
Priority to DE102015102569.8A priority patent/DE102015102569B4/de
Priority to CN201510088818.8A priority patent/CN104867979B/zh
Publication of JP2015162472A publication Critical patent/JP2015162472A/ja
Application granted granted Critical
Publication of JP5983658B2 publication Critical patent/JP5983658B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置に関する。
例えば、特許文献１には、横型のＭＩＳＦＥＴを備える半導体装置が開示されている。この半導体装置では、ｎ型活性領域の上面側に、半導体基板の上面に臨む範囲に形成され、ｎ型活性領域よりもｎ型不純物濃度が低いｎ−型ドリフト領域を備える。これにより、オン動作時に電流が半導体基板の上面領域を集中して流れることの抑制が図られている。
特開２０１２−２０９４５９号公報
しかしながら、特許文献１の半導体装置では、オン動作時に、ｎ型活性領域の上面近傍に電流が集中して流れる傾向がある。ｎ型活性領域の上面近傍に電流が集中して流れることにより、半導体装置が局所的に発熱し易くなる。
本発明は、局所的な発熱を抑制することができる半導体装置を提供する。
本発明の第１態様における半導体装置は、ソース電極と、ゲート電極と、ドレイン電極と、第１導電型の第１領域と、第２導電型の第２領域と、第１導電型の第３領域と、第１導電型の第４領域を有している。第１領域は、半導体基板における上面に臨む範囲に形成されており、ソース電極と接続されている。第２領域は、上面に臨む範囲に形成されており、第１領域に接しており、ゲート電極に対してゲート絶縁膜を介して対向している。第３領域は、上面に臨む範囲に形成されており、ドレイン電極と接続されている。第４領域は、上面に臨む範囲に形成されており、第２領域と第３領域の間に形成されており、第２領域と第３領域の間における上面に臨む範囲に形成されている第１ドリフト領域と、第１導電型不純物濃度が第１ドリフト領域よりも高く、第２領域と第３領域の間における第１ドリフト領域に接している第２ドリフト領域と、第１導電型不純物濃度が第１ドリフト領域よりも低く、第２領域と第２ドリフト領域の間に形成されている低濃度ドリフト領域、を有しており、第１ドリフト領域と第２ドリフト領域は、それぞれ第３領域と接しており、第１ドリフト領域が第２ドリフト領域よりも第２領域側に突出している。
上記態様により、局所的な発熱を抑制することができる。
上記態様において、第２ドリフト領域が、第１ドリフト領域における前記半導体基板の上面に平行な平面上における横側に形成されていてもよい。この構成によると、半導体装置のオン動作時に電流が流れる経路を、横方向に分散させることができる。
上記態様において、第１ドリフト領域が、第２領域に接していてもよい。この構成によると、チャネルを通過した後に第１ドリフト領域にキャリアが導入されるまでの間の抵抗が小さくなる。これにより、半導体装置を低損失化することができる。
第１実施例の半導体装置の断面図を示す。 第１実施例の半導体装置のオン動作時の状態を模式的に示す。 第１実施例におけるドーパント量の平均値の分布を概略的に表すグラフ及び電界強度を概略的に表すグラフを示す。 第２実施例の半導体装置の平面図を模式的に示す。 図４の半導体装置のＶ‐Ｖ断面図を示す。 図４の半導体装置のＶＩ‐ＶＩ断面図を示す。 図４の半導体装置のＶＩＩ‐ＶＩＩ断面図を示す。 図４の半導体装置のオン動作時の状態を模式的に示す。
（第１実施例）
図１に示すように、本実施例の半導体装置１０は、主にＳｉからなる半導体基板１１を有している。半導体基板１１は、裏面層１２と、裏面層１２の上面側（図１の上側）に形成されている埋込絶縁膜１４と、埋込絶縁膜１４の上面側に形成されている半導体層１６とを有している。また、半導体基板１１の上面には、ゲート絶縁膜６０と、ＬＯＣＯＳ酸化膜６２と、ソース電極７０と、ゲート電極８０と、ドレイン電極９０と、金属配線等（図示しない）とが設けられている。本実施例の半導体装置１０は、横型のｎチャネル型ＭＯＳＦＥＴである。
半導体層１６内には、ｎ型のソース領域２０と、ｐ型のボディ領域３０と、ｎ型のドレイン領域４０と、ｎ型のドリフト領域５０とが設けられている。ソース領域２０、ボディ領域３０、ドレイン領域４０、ドリフト領域５０は、それぞれ、半導体層１６の上面に臨む範囲に形成されている。また、ドリフト領域５０は、ボディ領域３０とドレイン領域４０の間に設けられている。
ソース領域２０は、半導体層１６の上面に露出する範囲に形成されている。ソース領域２０のｎ型不純物濃度は、ドリフト領域５０のｎ型不純物濃度よりも高い。ソース領域２０の上面には、ソース電極７０が接続されている。
ボディ領域３０はｐ型不純物濃度が高い高濃度領域３４と、高濃度領域３４に比べてｐ型不純物濃度が低い低濃度領域３２とを有している。ボディ領域３０は、ソース領域２０に接している。また、ボディ領域３０は、埋込絶縁膜１４の上面に接する深さまで形成されている。ボディ領域３０は、ゲート電極８０に対してゲート絶縁膜６０を介して対向している。ボディ領域３０は、ソース電極７０に接続されている。
ドリフト領域５０は、ボディ領域３０とドレイン領域４０に接している。ドリフト領域５０は、ボディ領域３０によってソース領域２０から分離されている。ドリフト領域５０は、第１ドリフト領域５２と、第２ドリフト領域５４と、第３ドリフト領域５６と、低濃度ドリフト領域５８とを有している。第１ドリフト領域５２のｎ型不純物濃度Ｎ１と、第２ドリフト領域５４のｎ型不純物濃度Ｎ２と、第３ドリフト領域５６のｎ型不純物濃度Ｎ３と、低濃度ドリフト領域５８のｎ型不純物濃度Ｎ４の関係は、Ｎ４＜Ｎ１＜Ｎ２＜Ｎ３である。
第１ドリフト領域５２は、ボディ領域３０とドレイン領域４０との間の半導体層１６の上面に臨む範囲に形成されている。第１ドリフト領域５２は、ドレイン領域４０に接している。第１ドリフト領域５２は、第２ドリフト領域５２よりもボディ領域３０側に突出している。また、第１ドリフト領域５２は、ボディ領域３０に接している。
第２ドリフト領域５４は、第１ドリフト領域５２の下方に設けられており、第１ドリフト領域５２に接している。ここで、「下方」とは、半導体基板１１の上面から遠い側を意味する。以下本明細書において同様である。また、第２ドリフト領域５４は、ドレイン領域４０にも接している。第２ドリフト領域５４は、第３ドリフト領域５６よりもボディ領域３０側に突出している。ただし、第２ドリフト領域５４は、ボディ領域３０には接していない。
第３ドリフト領域５６は、第２ドリフト領域５４の下方に設けられており、第２ドリフト領域５４に接している。また、第３ドリフト領域５６は、ドレイン領域４０にも接している。第３ドリフト領域５６も、ボディ領域３０には接していない。
低濃度ドリフト領域５８は、ボディ領域３０と第２ドリフト領域５４の間、及び、ボディ領域３０と第３ドリフト領域５６の間に形成されている。
ドレイン領域４０は、ｎ型不純物濃度が高い高濃度領域４４と、高濃度領域４４に比べてｎ型不純物濃度が低い低濃度領域４２とを有している。ドレイン領域４０は、埋込絶縁膜１４の上面に接する深さまで形成されている。また、ドレイン領域４０は、ドリフト領域５０に接している。ドレイン領域４０の上面には、ドレイン電極９０が接続されている。
本実施例では、上記の第１ドリフト領域５２、第２ドリフト領域５４、及び、第３ドリフト領域５６は、ドレイン領域４０のうちの低濃度領域４２に接している。低濃度領域４２のｎ型不純物濃度は、第１ドリフト領域５２、第２ドリフト領域５４、及び、第３ドリフト領域５６のそれぞれのｎ型不純物濃度よりも高い。ただし、低濃度領域４２のｎ型不純物濃度は、第１ドリフト領域５２、第２ドリフト領域５４、及び、第３ドリフト領域５６のいずれか、またはすべてのｎ型不純物濃度よりも低くてもよい。
図１に示すように、ゲート絶縁膜６０は、ボディ領域３０の上面と、ドリフト領域５０の一部の上面に亘って形成されている。ＬＯＣＯＳ酸化膜６２は、ゲート絶縁膜６０が形成されていない部分のドリフト領域５０の上面に形成されている。ゲート電極８０は、ゲート絶縁膜６０の上面、及び、ＬＯＣＯＳ酸化膜６２の一部の上面に亘って形成されている。上記の通り、ゲート電極８０は、ゲート絶縁膜６０を介して、ソース領域２０と第１ドリフト領域５２を分離している範囲のボディ領域３０と対向する。
次に、本実施例の半導体装置１０の動作を説明する。ソース電極７０とドレイン電極９０の間に、ドレイン電極９０がプラスとなる電圧（即ち、半導体装置１０に対する順電圧）を印加し、ゲート電極８０に所定のオン電位を印加すると、半導体装置１０がオンする。即ち、ソース領域２０とドリフト領域５０の間のボディ領域３０の上面付近にｎ型のチャネル（図示省略）が形成され、ソース領域２０からチャネルを通ってドリフト領域５０及びドレイン領域４０に向けてキャリア（電子）が移動する。これにより、ドレイン電極９０からソース電極７０に電流が流れる。
図２を参照して、半導体装置１０のオン動作時の電子の動きについて詳しく説明する。チャネルを通過した電子は、第１ドリフト領域５２に導入される。上記の通り、第１ドリフト領域５２は、ボディ領域３０とドレイン領域４０との間の半導体層１６の上面に臨む範囲に形成されている。言い換えると、第１ドリフト領域５２は、ボディ領域３０に形成されるチャネルに近い位置に形成されている。さらに、第１ドリフト領域５２は、ボディ領域３０に接している。また、第１ドリフト領域５２のｎ型不純物濃度Ｎ１は、低濃度ドリフト領域５８のｎ型不純物濃度Ｎ４よりも高い。ｎ型不純物濃度が高い第１ドリフト領域５２は、ｎ型不純物濃度が低い低濃度ドリフト領域２５８に比べて電子が流れやすい（即ち、抵抗が小さい）。従って、ｎ型チャネルを通過した電子の大部分は、低濃度ドリフト領域５８ではなく、第１ドリフト領域５２に導入される。
第１ドリフト領域５２に導入された電子のうちの一部は、第１ドリフト領域５２内を通過し、ドレイン領域４０内に導入される。一方、第１ドリフト領域５２に導入された電子のうちの他の一部は、第１ドリフト領域５４と接している第２ドリフト領域５４内に導入される。上記の通り、第２ドリフト領域５４のｎ型不純物濃度Ｎ２は、第１ドリフト領域５２のｎ型不純物濃度Ｎ１よりも高い。そのため、第２ドリフト領域５４は、第１ドリフト領域５２に比べて電子が流れやすい（即ち、抵抗が小さい）。従って、第１ドリフト領域５２に導入された電子のうちの他の一部は、第２ドリフト領域５４内に導入される。
同様に、第２ドリフト領域５４に導入された電子のうちの一部は、第２ドリフト領域５４内を通過し、ドレイン領域４０内に導入される。第２ドリフト領域５４に導入された電子のうちの他の一部は、第２ドリフト領域５４と接している第３ドリフト領域５６内に導入される。第３ドリフト領域５６内に導入された電子は、第３ドリフト領域５６内を通過し、ドレイン領域４０内に導入される。
このように、本実施例の半導体装置１０では、オン動作時にｎ型チャネルを通過した電子が、第１ドリフト領域５２、第２ドリフト領域５４、及び、第３ドリフト領域５６に分散されてドレイン領域４０に導入される。その結果、ドリフト領域５０とドレイン領域４０との境界における電界集中が緩和される。さらに、半導体装置１０のオン動作時に電流が流れる経路が上下に分散され、半導体装置１０の局所的な発熱を抑制することができる。
図３のグラフ１０４は、ソース領域２０とドレイン領域４０の間の半導体層１６内の深さ方向におけるドーパント量の平均値の分布を概略的に示している。また、図３のグラフ１００は、半導体装置１０がオフしているときにおけるソース領域２０とドレイン領域４０の間の半導体層１６の電界強度を概略的に示している。上述したように、ドリフト領域５０内において、ｎ型不純物濃度が高い第２ドリフト領域５４及び第３ドリフト領域５６がドレイン領域４０側に偏って配置されている。このため、グラフ１０４に示すように、ドリフト領域５０内の深さ方向におけるドーパント量の平均値は、ドレイン領域４０に近づくほど高くなる。このようにドーパント量の平均値が分布していることにより、半導体装置１０がオフしているときに、グラフ１００に示すように半導体層１６内に電界が分布する。
また、図３のグラフ１０２は、比較例の半導体装置がオフしているときにおけるソース領域２０とドレイン領域４０の間の半導体層１６の電界強度を概略的に示している。なお、比較例の半導体装置では、ドリフト領域５０内において深さ方向におけるｎ型不純物濃度（ドーパント量）の平均値が一定である。このようにドーパント量の平均値が分布していると、半導体装置がオフしているときに、グラフ１０２に示すように電界が分布する。
グラフ１００とグラフ１０２を比較することで明らかなように、比較例の半導体装置では、本実施例の半導体装置１０に比べて、ボディ領域３０とドリフト領域５０との境界部分に電界が集中し易い。すなわち、実施例の半導体装置１０では、半導体層１６内における電界集中が抑制される。これは、グラフ１０４に示すようにドリフト領域５０内のドーパント量がドレイン領域４０側ほど高くなっているためである。そのため、実施例の半導体装置１０では、耐圧が高い。
また、本実施例の半導体装置１０では、第１ドリフト領域５２が、ボディ領域３０に接しているため、第１ドリフト領域５２が、ボディ領域３０に接していない場合に比べて、チャネルを通過した後に第１ドリフト領域５２にキャリアが導入されるまでの間の抵抗が小さい。そのため、半導体装置１０のオン動作時における損失が小さい。
なお、上述した実施例において、低濃度ドリフト層５８のｎ型不純物濃度Ｎ４は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３未満である。また、第１ドリフト層５２のｎ型不純物濃度Ｎ１は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３以上かつ１×１０１６ａｔｏｍｓ／ｃｍ３未満である。また、第２ドリフト層５４のｎ型不純物濃度Ｎ２は、例えば、１×１０１６ａｔｏｍｓ／ｃｍ３以上かつ１×１０１７ａｔｏｍｓ／ｃｍ３である。また、第３ドリフト層５６のｎ型不純物濃度Ｎ３は、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３以上である。
以上、本実施例の半導体装置１０の構造及び動作について説明した。本実施例のソース領域２０が「第１領域」の一例である。ボディ領域３０が「第２領域」の一例である。ドレイン領域４０が「第３領域」の一例である。ドリフト領域５０が「第４領域」の一例である。
（第２実施例）
続いて、図４〜図８を参照して、第２実施例の半導体装置２００について、第１実施例と異なる点を中心に説明する。本実施例の半導体装置２００も、その基本構成は第１実施例と共通する。ただし、本実施例の半導体装置２００は、ドリフト領域２５０の構造が、第１実施例とは異なる。
図４に示すように、本実施例のドリフト領域２５０も、第１ドリフト領域２５２と、第２ドリフト領域２５４ａ、２５４ｂと、第３ドリフト領域２５６ａ、２５６ｂと、低濃度ドリフト領域２５８とを有している。本実施例でも、第１ドリフト領域２５２のｎ型不純物濃度Ｎ１と、第２ドリフト領域２５４ａ、２５４ｂのｎ型不純物濃度Ｎ２と、第３ドリフト領域２５６ａ、２５６ｂのｎ型不純物濃度Ｎ３と、低濃度ドリフト領域２５８のｎ型不純物濃度Ｎ４の関係は、Ｎ４＜Ｎ１＜Ｎ２＜Ｎ３である。ただし、本実施例では、図４〜図７に示すように、第１ドリフト領域２５２の両側方に第２ドリフト領域２５４ａ、２５４ｂが設けられ、第２ドリフト領域２５４ａの側方に第３ドリフト領域２５６ａが設けられ、第２ドリフト領域２５４ｂの側方には第３ドリフト領域２５６ｂが設けられている点が第１実施例とは異なる。ここで、「側方」とは、前記半導体基板１１の上面に平行な平面上における横側を意味する。以下、本明細書において同様である。なお、図４では、ゲート絶縁膜、ＬＯＣＯＳ酸化膜、各種電極等の図示を省略している。
図４及び図５に示すように、第１ドリフト領域２５２は、ボディ領域３０とドレイン領域４０との間の半導体層１６の上面に臨む範囲に形成されている。第１ドリフト領域２５２は、ドレイン領域４０に接している。第１ドリフト領域２５２は、第２ドリフト領域２５２よりもボディ領域３０側に突出している。また、第１ドリフト領域２５２は、ボディ領域３０に接している。
図４に示すように、本実施例では、第１ドリフト領域２５２の一方の側方に第２ドリフト領域２５４ａが設けられ、他方の側方に第２ドリフト領域２５４ｂが設けられている。第２ドリフト領域２５４ａ、２５４ｂは、いずれも第１ドリフト領域２５２に接している。また、図４及び図６に示すように、第２ドリフト領域２５４ａ、２５４ｂは、ドレイン領域４０にも接している。第２ドリフト領域２５４ａ、２５４ｂは、第３ドリフト領域２５６ａ、２５６ｂよりもボディ領域３０側に突出している。ただし、第２ドリフト領域２５４ａ、２５４ｂは、ボディ領域３０には接していない。
図４に示すように、本実施例では、第２ドリフト領域２５４ａのうちの第１ドリフト領域２５２と接している側と反対側に第３ドリフト領域２５４ａが設けられている。同様に、第２ドリフト領域２５４ｂのうちの第１ドリフト領域２５２と接している側と反対側に第３ドリフト領域２５４ｂが設けられている。第３ドリフト領域２５６ａ、２５６ｂは、それぞれ、第２ドリフト領域２５４ａ、２５４ｂに接している。また、図４及び図７に示すように、第３ドリフト領域２５６ａ、２５６ｂは、ドレイン領域４０にも接している。第３ドリフト領域５６も、ボディ領域３０には接していない。
本実施例でも、低濃度ドリフト領域２５８のｎ型不純物濃度は、第１ドリフト領域２５２のｎ型不純物濃度よりも低い。低濃度ドリフト領域２５８は、ボディ領域３０とドレイン領域４０の間に形成されている。
次に、図８を参照して、本実施例の半導体装置２００のオン動作時の電子の動きについて詳しく説明する。本実施例でも、ｎ型チャネルを通過した電子は、第１ドリフト領域２５２に導入される。上記の通り、第１ドリフト領域２５２は、ボディ領域３０とドレイン領域４０との間の半導体層１６の上面に臨む範囲に形成されている（図５参照）。即ち、第１ドリフト領域２５２は、ボディ領域３０に形成されるチャネルに近い位置に形成されている。さらに、第１ドリフト領域２５２は、ボディ領域３０に接している。また、第１ドリフト領域２５２のｎ型不純物濃度Ｎ１は、低濃度ドリフト領域２５８のｎ型不純物濃度Ｎ４よりも高い。そのため、第１ドリフト領域２５２は、低濃度ドリフト領域２５８に比べて電子が流れやすい（即ち、抵抗が小さい）。従って、チャネルを通過した電子の大部分は、低濃度ドリフト領域２５８ではなく、第１ドリフト領域２５２に導入される。
第１ドリフト領域２５２に導入された電子のうちの一部は、第１ドリフト領域２５２内を通過し、ドレイン領域４０内に導入される。一方、第１ドリフト領域２５２に導入された電子のうちの他の一部は、第１ドリフト領域２５２と接している第２ドリフト領域２５４ａ、２５４ｂ内に導入される。上記の通り、第２ドリフト領域２５４ａ、２５４ｂのｎ型不純物濃度Ｎ２は、第１ドリフト領域２５２のｎ型不純物濃度Ｎ１よりも高い。そのため、第２ドリフト領域２５４ａ、２５４ｂは、第１ドリフト領域２５２に比べて電子が流れやすい。従って、第１ドリフト領域２５２に導入された電子のうちの他の一部は、第２ドリフト領域２５４ａ、２５４ｂ内に導入される。
同様に、第２ドリフト領域２５４ａ、２５４ｂに導入された電子のうちの一部は、それぞれ、第２ドリフト領域２５４ａ、２５４ｂ内を通過し、ドレイン領域４０内に導入される。第２ドリフト領域２５４ａ、２５４ｂに導入された電子のうちの他の一部は、それぞれ、第２ドリフト領域２５４ａ、２５４ｂと接している第３ドリフト領域２５６ａ、２５６ｂ内に導入される。第３ドリフト領域２５６ａ、２５６ｂ内に導入された電子は、第３ドリフト領域２５６ａ、２５６ｂ内を通過し、ドレイン領域４０内に導入される。
このように、本実施例の半導体装置２００では、オン動作時にチャネルを通過した電子が、第１ドリフト領域２５２、第２ドリフト領域２５４ａ、２５４ｂ、及び、第３ドリフト領域２５６ａ、２５６ｂに分散されてドレイン電極９０方向へ移動する。その結果、半導体装置１０のオン動作時に電流が流れる経路が横方向に分散され、半導体装置２００の局所的な発熱を抑制することができる。
なお、上述した実施例において、低濃度ドリフト層２５８のｎ型不純物濃度Ｎ４は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３未満である。また、第１ドリフト層２５２のｎ型不純物濃度Ｎ１は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３以上かつ１×１０１６ａｔｏｍｓ／ｃｍ３未満である。また、第２ドリフト層２５４ａ、２５４ｂのｎ型不純物濃度Ｎ２は、例えば、１×１０１６ａｔｏｍｓ／ｃｍ３以上かつ１×１０１７ａｔｏｍｓ／ｃｍ３である。また、第３ドリフト層２５６ａ、２５６ｂのｎ型不純物濃度Ｎ３は、例えば、１×１０１６ａｔｏｍｓ／ｃｍ３以上である。
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
（変形例１）上記の各実施例では、第１ドリフト領域５２、２５２は、ボディ領域３０に接している。これに限られず、第１ドリフト領域５２、２５２は、第２ドリフト領域５４、２５４ａ、２５４ｂよりもボディ領域３０側に突出していれば、ボディ領域３０と接していなくてもよい。即ち、第１ドリフト領域５２、２５２とボディ領域３０の間に、低濃度ドリフト領域５８、２５８の一部が存在していてもよい。この場合、半導体装置１０、２００のオン動作時において、チャネルを通過した電子の大部分は、一度、半導体層１６の上面付近の低濃度ドリフト領域５８、２５８に導入された後、第１ドリフト領域５２、２５２に導入される。
（変形例２）上記の各実施例では、ドリフト領域５０、２５０内に、ｎ型不純物濃度が異なる第１ドリフト領域５２、２５２、第２ドリフト領域５４、２５４ａ、２５４ｂ、及び、第３ドリフト領域５６、２５６ａ、２５６ｂを有している。ドリフト領域５０、２５０内に設けられるｎ型不純物濃度が異なる領域の数は、３つには限られず、２つ以上であれば、任意の数であってもよい。一般的に言うと、第４領域は、第２領域と第３領域の間における上面に臨む範囲に形成されている第１ドリフト領域と、第１導電型不純物濃度が第１ドリフト領域よりも高く、第２領域と第３領域の間における第１ドリフト領域に接している第２ドリフト領域と、第１導電型不純物濃度が第１ドリフト領域よりも低く、第２領域と第２ドリフト領域の間に形成されている低濃度ドリフト領域を有しており、第１ドリフト領域が第２ドリフト領域よりも第２領域側に突出していればよい。
（変形例３）上記の各実施例では、半導体装置１０、２００が、いずれも横型のｎチャネル型ＭＯＳＦＥＴである例について説明した。半導体装置は、横型のｎチャネル型ＭＯＳＦＥＴに限られず、横型のｐチャネル型ＭＯＳＦＥＴであってもよい。ｐチャネル型ＭＯＳＦＥＴである場合も、上記の各実施例の技術を適用することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０、２００：半導体装置
１１：半導体基板
１２：裏面層
１４：埋込絶縁膜
１６：半導体層
２０：ソース領域
３０：ボディ領域
３２：低濃度領域
３４：高濃度領域
４０：ドレイン領域
４２：低濃度領域
４４：高濃度領域
５０、２５０：ドリフト領域
５２、２５２：第１ドリフト領域
５４、２５４ａ、２５４ｂ：第２ドリフト領域
５６、２５６ａ、２５６ｂ：第３ドリフト領域
５８、２５８：低濃度ドリフト領域
６０：ゲート絶縁膜
６２：ＬＯＣＯＳ酸化膜
７０：ソース電極
８０：ゲート電極
９０：ドレイン電極

Claims (2)

  1. 半導体装置であって、
    ソース電極と、
    ゲート電極と、
    ドレイン電極と、
    半導体基板における上面に臨む範囲に形成されており、前記ソース電極と接続されている第１導電型の第１領域と、
    前記上面に臨む範囲に形成されており、前記第１領域に接しており、前記ゲート電極に対してゲート絶縁膜を介して対向している第２導電型の第２領域と、
    前記上面に臨む範囲に形成されており、前記ドレイン電極と接続されている第１導電型の第３領域と、
    前記上面に臨む範囲に形成されており、前記第２領域と前記第３領域の間に形成されており、前記第２領域と前記第３領域の間における前記上面に臨む範囲に形成されている第１ドリフト領域と、第１導電型不純物濃度が前記第１ドリフト領域よりも高く、前記第２領域と前記第３領域の間における前記第１ドリフト領域に接している第２ドリフト領域と、第１導電型不純物濃度が前記第１ドリフト領域よりも低く、前記第２領域と前記第２ドリフト領域の間に形成されている低濃度ドリフト領域、を有しており、前記第１ドリフト領域と前記第２ドリフト領域は、それぞれ前記第３領域と接しており、前記第１ドリフト領域が前記第２ドリフト領域よりも前記第２領域側に突出しており、前記第２ドリフト領域が、前記第１ドリフト領域における前記半導体基板の上面に平行な平面上における横側に形成されている、第１導電型の第４領域と、
    を有している、
    半導体装置。
  2. 前記第１ドリフト領域が、前記第２領域に接している、請求項１の半導体装置。
JP2014034863A 2014-02-26 2014-02-26 半導体装置 Expired - Fee Related JP5983658B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014034863A JP5983658B2 (ja) 2014-02-26 2014-02-26 半導体装置
US14/626,223 US9166040B2 (en) 2014-02-26 2015-02-19 Semiconductor device
DE102015102569.8A DE102015102569B4 (de) 2014-02-26 2015-02-24 Halbleiterbauelement
CN201510088818.8A CN104867979B (zh) 2014-02-26 2015-02-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014034863A JP5983658B2 (ja) 2014-02-26 2014-02-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2015162472A JP2015162472A (ja) 2015-09-07
JP5983658B2 true JP5983658B2 (ja) 2016-09-06

Family

ID=53782623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014034863A Expired - Fee Related JP5983658B2 (ja) 2014-02-26 2014-02-26 半導体装置

Country Status (4)

Country Link
US (1) US9166040B2 (ja)
JP (1) JP5983658B2 (ja)
CN (1) CN104867979B (ja)
DE (1) DE102015102569B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916648B2 (en) 2018-06-19 2021-02-09 Samsung Electronics Co., Ltd. Integrated circuit device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893146B1 (en) * 2016-10-04 2018-02-13 Monolithic Power Systems, Inc. Lateral DMOS and the method for forming thereof
JP7143575B2 (ja) * 2017-07-18 2022-09-29 富士電機株式会社 半導体装置
CN107910358B (zh) * 2017-11-06 2020-09-25 上海华虹宏力半导体制造有限公司 Ldmos及其制造方法
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
JP7315743B2 (ja) * 2018-03-29 2023-07-26 ラピスセミコンダクタ株式会社 半導体装置
CN114256131A (zh) * 2020-09-23 2022-03-29 无锡华润上华科技有限公司 半导体结构的制备方法及半导体结构
CN116364553A (zh) * 2023-06-02 2023-06-30 华南理工大学 半导体器件的制造方法及半导体器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286417A (ja) * 1999-03-30 2000-10-13 Toshiba Corp 電力用半導体装置
JP3602751B2 (ja) * 1999-09-28 2004-12-15 株式会社東芝 高耐圧半導体装置
US6599782B1 (en) * 2000-01-20 2003-07-29 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating thereof
JP4927340B2 (ja) * 2005-02-24 2012-05-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置
KR100761825B1 (ko) * 2005-10-25 2007-09-28 삼성전자주식회사 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
US8106451B2 (en) * 2006-08-02 2012-01-31 International Rectifier Corporation Multiple lateral RESURF LDMOST
JP5784269B2 (ja) * 2009-11-11 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US8362557B2 (en) * 2009-12-02 2013-01-29 Fairchild Semiconductor Corporation Stepped-source LDMOS architecture
CN102446967A (zh) * 2010-09-30 2012-05-09 北京大学 含有复合漂移区的soi ldmos器件
JP2012209459A (ja) * 2011-03-30 2012-10-25 Renesas Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916648B2 (en) 2018-06-19 2021-02-09 Samsung Electronics Co., Ltd. Integrated circuit device

Also Published As

Publication number Publication date
DE102015102569B4 (de) 2018-07-12
CN104867979B (zh) 2018-01-02
US20150243778A1 (en) 2015-08-27
JP2015162472A (ja) 2015-09-07
DE102015102569A1 (de) 2015-08-27
CN104867979A (zh) 2015-08-26
US9166040B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
JP5983658B2 (ja) 半導体装置
JP5918288B2 (ja) 半導体装置
JP5967065B2 (ja) 半導体装置
JP6224242B2 (ja) 炭化珪素半導体装置
JP5852555B2 (ja) 半導体装置
JP6606007B2 (ja) スイッチング素子
JP6077385B2 (ja) 半導体装置
CN105900245B (zh) 半导体装置
JP6515484B2 (ja) 半導体装置
JP6199755B2 (ja) 半導体装置
JPWO2012137914A1 (ja) 炭化珪素縦型電界効果トランジスタ
WO2017038518A1 (ja) 炭化珪素半導体装置
JP6169985B2 (ja) 半導体装置
JP6381101B2 (ja) 炭化珪素半導体装置
JP2018060943A (ja) スイッチング素子
JP6268007B2 (ja) 半導体装置
US11018251B2 (en) Semiconductor device
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
US20180358455A1 (en) Power transistor device
CN108604599B (zh) 半导体装置
JP2015176974A (ja) 半導体装置
JP2013232561A (ja) 半導体装置
JP2021034528A (ja) スイッチング素子
JP6337969B2 (ja) 半導体装置およびその製造方法
JP2019186535A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160718

R151 Written notification of patent or utility model registration

Ref document number: 5983658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees