CN111244155B - 一种低夹断电压的jfet结构及制作方法 - Google Patents
一种低夹断电压的jfet结构及制作方法 Download PDFInfo
- Publication number
- CN111244155B CN111244155B CN202010057743.8A CN202010057743A CN111244155B CN 111244155 B CN111244155 B CN 111244155B CN 202010057743 A CN202010057743 A CN 202010057743A CN 111244155 B CN111244155 B CN 111244155B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- field oxide
- deep well
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000002347 injection Methods 0.000 claims abstract description 36
- 239000007924 injection Substances 0.000 claims abstract description 36
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 56
- 229910052760 oxygen Inorganic materials 0.000 claims description 56
- 239000001301 oxygen Substances 0.000 claims description 56
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种低夹断电压的JFET结构及制作方法，P型衬底，位于P型衬底上的N型深阱；位于N型深阱中的P型注入区，该P型注入区将N型深阱隔离为位于P型注入区下方的第一N型深阱和位于P型注入区上方的第二N型深阱；位于第二N型深阱上的第一、第二场氧区，该两个场氧区之间设有P型重掺杂区。本发明通过将待夹断区域N型深阱的深度变浅来实现低夹断电压，P型注入区将N型深阱分为上下两部分，P型注入区通过P阱从表面引出接地，利用P型重掺杂区和P型注入区夹断上部分的N型深阱，来达到降低夹断电压的目的。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种低夹断电压的JFET结构及制作方法。
背景技术
500V LDMOS既具有分立器件高压大电流特点，又汲取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化，智能化，低能耗的发展方向。搭载在该平台上的500V JFET作为驱动电路的重要器件，其夹断电压是衡量500V JFET特性的关键参数。
如图1所示，图1显示为现有技术中的JFET结构示意图，目前搭载在平台上的JFET，利用4-PW(P阱)、5-PTOP(P型注入)和1-Psub(P型衬底)夹断2-DNW(N型深阱)，夹断电压在12V以上。
因此，需要提出一种新的低夹断电压的JFET结构及制作方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低夹断电压的JFET结构及制作方法，用于解决现有技术中JFET夹断电压高且不可调的问题。
为实现上述目的及其他相关目的，本发明提供一种低夹断电压的JFET结构，该结构至少包括：P型衬底，位于所述P型衬底上的N型深阱；位于所述N型深阱中的P型注入区，该P型注入区将所述N型深阱隔离为位于所述P型注入区下方的第一N型深阱和位于所述P型注入区上方的第二N型深阱；位于所述第二N型深阱上的第一、第二场氧区，该两个场氧区之间设有P型重掺杂区。
优选地，该结构还包括：位于所述第一场氧区左侧的第三场氧区和位于所述第二场氧区右侧的第四场氧区；所述第三、第一场氧区之间设有N型重掺杂区；所述第二、第四场氧区之间设有N型重掺杂区。
优选地，所述第三场氧区左侧的所述P型衬底上以及所述第四场氧区右侧的P型衬底上分别设有将所述P型注入区引出的P阱。
优选地，所述第三、第一场氧区之间的N型重掺杂区、所述第二、第四场氧区之间的N型重掺杂区以及所述第一、第二场氧区之间的P型重掺杂区上均设有接触孔。
优选地，所述接触孔上设有与所述接触孔连接的金属线。
优选地，所述JFET结构的漏极电压为20v，栅极电压为0v，夹断电压为3.5V。
本发明还提供一种低夹断电压的JFET结构的制作方法，该方法至少包括以下步骤：
步骤一、提供一P型衬底，在所述P型衬底上形成N型深阱；
步骤二、在所述N型深阱上形成第一、第二场氧区；
步骤三、在所述第三场氧区左侧的所述P型衬底上、所述第四场氧区右侧的P型衬底上形成P阱；
步骤四、在所述第一至第四场氧区下方的所述N型深阱中形成P型注入区，该P型注入区将所述N型深阱隔离为位于所述P型注入区下方的第一N型深阱和位于所述P型注入区上方的第二N型深阱；
步骤五、在所述第一、第三场氧区之间的所述第二N型深阱中以及所述第二、第四场氧区之间的所述第二N型深阱中分别形成N型重掺杂区；在所述第一、第二场氧区之间的所述第二N型深阱中形成P型重掺杂区。
优选地，步骤一中在所述P型衬底上通过N型离子注入形成所述N型深阱。
优选地，步骤二中在所述N型深阱上形成第一、第二场氧区的同时，在所述第一场氧区左侧的所述N型深阱上形成第三场氧区，在所述第二场氧区右侧的所述N型深阱上形成第四场氧区。
优选地，步骤二中形成所述第一至第四场氧区的方法为：先利用光刻打开用于制作所述第一至第四场氧区的区域，再刻蚀该区域形成所述第一至第四场氧区。
优选地，步骤三中形成所述P阱的方法为：利用光刻在所述第三场氧区左侧的所述P型衬底上、所述第四场氧区右侧的P型衬底上分别打开注入区域；在所述第三场氧区左侧的所述注入区域以及第四场氧区右侧的所述注入区域分别注入P型杂质离子形成所述P阱。
优选地，该方法还包括步骤六、淀积层间介质层，并从所述N型重掺杂区和所述P型重掺杂区引出接触孔。
优选地，该方法还包括步骤七、在所述层间介质层上淀积金属，将所述接触孔填充所述金属。
优选地，所述JFET结构漏极施加电压为20V，栅极施加电压为0V，其夹断电压为3.5V。
优选地，在所述层间介质层上淀积的金属为铝。
如上所述，本发明的一种低夹断电压的JFET结构及制作方法，具有以下有益效果：本发明通过将待夹断区域N型深阱的深度变浅来实现低夹断电压，P型注入区将N型深阱分为上下两部分，P型注入区通过P阱从表面引出接地，利用P型重掺杂区和P型注入区夹断上部分的N型深阱，来达到降低夹断电压的目的。
附图说明
图1显示为现有技术中的JFET结构示意图；
图2显示为本发明的低夹断电压的JFET结构示意图；
图3显示为本发明的低夹断电压的JFET结构的制作方法流程图；
图4至图9显示为本发明中低夹断电压的JFET结构的制作中形成的各结构示意图；
图10显示为本发明的低夹断电压的JFET结构的模拟图；
图11显示为本发明的低夹断电压的JFET结构中漏电流与夹断电压的关系图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种低夹断电压的JFET结构，如图2所示，图2显示为本发明的低夹断电压的JFET结构示意图，该结构至少包括：P型衬底(1-Psub)，位于所述P型衬底(1-Psub)上的N型深阱(2-DNW)；位于所述N型深阱(2-DNW)中的P型注入区(5-PTOP)，该P型注入区(5-PTOP)将所述N型深阱(2-DNW)隔离为位于所述P型注入区下方的第一N型深阱和位于所述P型注入区上方的第二N型深阱；位于所述第二N型深阱上的第一、第二场氧区，图2中所述第一、第二场氧区用3-LOCOS表示，且所述第一场氧区位于所述第二场氧区的左侧，该两个场氧区(3-LOCOS)之间设有P型重掺杂区(7-P+)。
如图2所示，本发明进一步地，该结构还包括：位于所述第一场氧区左侧的第三场氧区和位于所述第二场氧区右侧的第四场氧区；图2中，所述第一至第四场氧区(3-LOCOS)从左至右的排列顺序为第三场氧区、第一场氧区、第二场氧区、第四场氧区；所述第三、第一场氧区之间设有N型重掺杂区(6-N+)；所述第二、第四场氧区之间设有N型重掺杂区(6-N+)。
本发明再进一步地，所述第三场氧区左侧的所述P型衬底上以及所述第四场氧区右侧的P型衬底上分别设有将所述P型注入区引出的P阱(4-PW)。
本发明更进一步地，所述第三、第一场氧区之间的N型重掺杂区(6-N+)、所述第二、第四场氧区之间的N型重掺杂区(6-N+)以及所述第一、第二场氧区之间的P型重掺杂区(7-P+)上均设有接触孔(8-Contact)。
本发明进一步地，所述接触孔(8-Contact)上设有与所述接触孔(8-Contact)连接的金属线(9-metal)。
本发明还提供所述低夹断电压的JFET结构的制作方法，如图3所示，图3显示为本发明的低夹断电压的JFET结构的制作方法流程图，该方法包括以下步骤：
步骤一、提供一P型衬底(1-Psub)，在所述P型衬底(1-Psub)上形成N型深阱(2-DNW)；如图4所示，所述P型衬底(1-Psub)上形成所述N型深阱(2-DNW)，本发明进一步地，步骤一中在所述P型衬底上通过N型离子注入形成所述N型深阱(2-DNW)。
步骤二、在所述N型深阱(2-DNW)上形成第一、第二场氧区(3-LOCOS)；如图5所示，本发明进一步地，步骤二中在所述N型深阱(2-DNW)上形成第一、第二场氧区(3-LOCOS)的同时，在所述第一场氧区左侧的所述N型深阱上形成第三场氧区，在所述第二场氧区右侧的所述N型深阱上形成第四场氧区。图5中所述第一至第四场氧区(3-LOCOS)从左至右的排列顺序为第三场氧区、第一场氧区、第二场氧区、第四场氧区。本发明再进一步地，步骤二中形成所述第一至第四场氧区的方法为：先利用光刻打开用于制作所述第一至第四场氧区的区域，再刻蚀该区域形成所述第一至第四场氧区。亦即通过光刻打开用于制作第一至第四场氧区的区域，之后一步刻蚀出各个区域，之后再将刻蚀出的区域经过生长形成所述第一至第四场氧区。
步骤三、在所述第三场氧区左侧的所述P型衬底上、所述第四场氧区右侧的P型衬底上形成P阱(4-PW)；如图6所示，本实施例中，步骤三中形成所述P阱的方法为：利用光刻在所述第三场氧区左侧的所述P型衬底上、所述第四场氧区右侧的P型衬底上分别打开注入区域；在所述第三场氧区左侧的所述注入区域以及第四场氧区右侧的所述注入区域分别注入P型杂质离子形成所述P阱(4-PW)。
步骤四、在所述第一至第四场氧区下方的所述N型深阱(2-DNW)中形成P型注入区(5-PTOP)，如图7所示，该P型注入区(5-PTOP)将所述N型深阱(2-DNW)隔离为位于所述P型注入区下方的第一N型深阱和位于所述P型注入区上方的第二N型深阱。
步骤五、在所述第一、第三场氧区之间的所述第二N型深阱中以及所述第二、第四场氧区之间的所述第二N型深阱中分别形成N型重掺杂区(6-N+)；在所述第一、第二场氧区之间的所述第二N型深阱中形成P型重掺杂区(7-P+)，形成的结构如图8所示。本发明在进行步骤五之前，在制作所述低夹断电压的JFET结构的晶圆上淀积氧化层以及多晶硅并刻蚀，淀积所述氧化层及多晶硅用于制作与所述低夹断电压的JFET结构在同一晶圆的MOS管，并且刻蚀后，在本发明的所述N型重掺杂区(6-N+)、P型重掺杂区(7-P+)以及场氧区上的所述氧化层和所述多晶硅被完全去除。形成所述N型重掺杂区(6-N+)的离子注入为源漏常规性的离子注入。
本发明进一步地，该方法还包括步骤六、淀积层间介质层，并从所述N型重掺杂区和所述P型重掺杂区引出接触孔(8-Contact)，形成的结构如图9所示，该步骤中在晶圆上淀积形成层间介质层后，并对所述层间介质层进行刻蚀，形成所述接触孔，所述接触孔形成在所述N型重掺杂区(6-N+)和所述P型重掺杂区(7-P+)上方。
本发明进一步地，该方法还包括步骤七、在所述层间介质层上淀积金属，将所述接触孔填充所述金属，并引出金属线(9-metal)。本发明进一步地，在所述层间介质层上淀积的金属为铝。
如图10所示，图10显示为本发明的低夹断电压的JFET结构的模拟图，当栅极电压为0V时，模拟的夹断电压为52.5V。
如图11所示，图11显示为本发明的低夹断电压的JFET结构中漏电流与夹断电压的关系图。本实施例中，漏极电压为20V、栅极电压为0V时，可以实现夹断，夹断电压为3.5V。
综上所述，本发明通过将待夹断区域N型深阱的深度变浅来实现低夹断电压，P型注入区将N型深阱分为上下两部分，P型注入区通过P阱从表面引出接地，利用P型重掺杂区和P型注入区夹断上部分的N型深阱，来达到降低夹断电压的目的。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种低夹断电压的JFET结构，其特征在于，该结构至少包括：P型衬底，位于所述P型衬底上的N型深阱；位于所述N型深阱中的P型注入区，该P型注入区将所述N型深阱隔离为位于所述P型注入区下方的第一N型深阱和位于所述P型注入区上方的第二N型深阱；位于所述第二N型深阱上的第一、第二场氧区，该两个场氧区之间设有P型重掺杂区；
位于所述第一场氧区左侧的第三场氧区和位于所述第二场氧区右侧的第四场氧区；所述第三、第一场氧区之间设有N型重掺杂区；所述第二、第四场氧区之间设有N型重掺杂区。
2.根据权利要求1所述的低夹断电压的JFET结构，其特征在于：所述第三场氧区左侧的所述P型衬底上以及所述第四场氧区右侧的P型衬底上分别设有将所述P型注入区引出的P阱。
3.根据权利要求2所述的低夹断电压的JFET结构，其特征在于：所述第三、第一场氧区之间的N型重掺杂区、所述第二、第四场氧区之间的N型重掺杂区以及所述第一、第二场氧区之间的P型重掺杂区上均设有接触孔。
4.根据权利要求3所述的低夹断电压的JFET结构，其特征在于：所述接触孔上设有与所述接触孔连接的金属线。
5.根据权利要求4所述的低夹断电压的JFET结构，其特征在于：所述JFET结构的漏极电压为20v，栅极电压为0v，夹断电压为3.5V。
6.根据权利要求1至5任意一项所述的低夹断电压的JFET结构的制作方法，其特征在于：该方法至少包括以下步骤：
步骤一、提供一P型衬底，在所述P型衬底上形成N型深阱；
步骤二、在所述N型深阱上形成第一、第二场氧区；
步骤三、在所述第三场氧区左侧的所述P型衬底上、所述第四场氧区右侧的P型衬底上形成P阱；
步骤四、在所述第一至第四场氧区下方的所述N型深阱中形成P型注入区，该P型注入区将所述N型深阱隔离为位于所述P型注入区下方的第一N型深阱和位于所述P型注入区上方的第二N型深阱；
步骤五、在所述第一、第三场氧区之间的所述第二N型深阱中以及所述第二、第四场氧区之间的所述第二N型深阱中分别形成N型重掺杂区；在所述第一、第二场氧区之间的所述第二N型深阱中形成P型重掺杂区。
7.根据权利要求6所述的低夹断电压的JFET结构的制作方法，其特征在于：步骤一中在所述P型衬底上通过N型离子注入形成所述N型深阱。
8.根据权利要求7所述的低夹断电压的JFET结构的制作方法，其特征在于：步骤二中在所述N型深阱上形成第一、第二场氧区的同时，在所述第一场氧区左侧的所述N型深阱上形成第三场氧区，在所述第二场氧区右侧的所述N型深阱上形成第四场氧区。
9.根据权利要求8所述的低夹断电压的JFET结构的制作方法，其特征在于：步骤二中形成所述第一至第四场氧区的方法为：先利用光刻打开用于制作所述第一至第四场氧区的区域，再刻蚀该区域形成所述第一至第四场氧区。
10.根据权利要求9所述的低夹断电压的JFET结构的制作方法，其特征在于：步骤三中形成所述P阱的方法为：利用光刻在所述第三场氧区左侧的所述P型衬底上、所述第四场氧区右侧的P型衬底上分别打开注入区域；在所述第三场氧区左侧的所述注入区域以及第四场氧区右侧的所述注入区域分别注入P型杂质离子形成所述P阱。
11.根据权利要求10所述的低夹断电压的JFET结构的制作方法，其特征在于：该方法还包括步骤六、淀积层间介质层，并从所述N型重掺杂区和所述P型重掺杂区引出接触孔。
12.根据权利要求11所述的低夹断电压的JFET结构的制作方法，其特征在于：该方法还包括步骤七、在所述层间介质层上淀积金属，将所述接触孔填充所述金属。
13.根据权利要求12所述的低夹断电压的JFET结构的制作方法，其特征在于：所述JFET结构漏极施加电压为20V，栅极施加电压为0V，其夹断电压为3.5V。
14.根据权利要求12所述的低夹断电压的JFET结构的制作方法，其特征在于：在所述层间介质层上淀积的金属为铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010057743.8A CN111244155B (zh) | 2020-01-19 | 2020-01-19 | 一种低夹断电压的jfet结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010057743.8A CN111244155B (zh) | 2020-01-19 | 2020-01-19 | 一种低夹断电压的jfet结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111244155A CN111244155A (zh) | 2020-06-05 |
| CN111244155B true CN111244155B (zh) | 2023-03-07 |
Family
ID=70872739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010057743.8A Active CN111244155B (zh) | 2020-01-19 | 2020-01-19 | 一种低夹断电压的jfet结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111244155B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094319A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 双通道高压结型场效应管降低夹断电压的结构及制造方法 |
| CN103730517A (zh) * | 2012-10-15 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 面结型场效应晶体管及其制造方法 |
| CN105914238A (zh) * | 2016-04-27 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | 高压jfet器件及工艺方法 |
| CN109860277A (zh) * | 2019-01-08 | 2019-06-07 | 福州臻美网络科技有限公司 | 一种jfet器件及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101975630B1 (ko) * | 2015-04-03 | 2019-08-29 | 매그나칩 반도체 유한회사 | 접합 트랜지스터와 고전압 트랜지스터 구조를 포함한 반도체 소자 및 그 제조 방법 |
-
2020
- 2020-01-19 CN CN202010057743.8A patent/CN111244155B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094319A (zh) * | 2011-11-04 | 2013-05-08 | 上海华虹Nec电子有限公司 | 双通道高压结型场效应管降低夹断电压的结构及制造方法 |
| CN103730517A (zh) * | 2012-10-15 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 面结型场效应晶体管及其制造方法 |
| CN105914238A (zh) * | 2016-04-27 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | 高压jfet器件及工艺方法 |
| CN109860277A (zh) * | 2019-01-08 | 2019-06-07 | 福州臻美网络科技有限公司 | 一种jfet器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111244155A (zh) | 2020-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537885B1 (en) | Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| US20040031981A1 (en) | Self-aligned vertical gate semiconductor device | |
| CN117727634B (zh) | 金属氧化物半导体器件及其制备方法 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| CN111261718A (zh) | Nldmos器件及工艺方法 | |
| CN112133750B (zh) | 深沟槽功率器件及其制备方法 | |
| CN111244155B (zh) | 一种低夹断电压的jfet结构及制作方法 | |
| CN109166920B (zh) | Nldmos器件及工艺方法 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| KR20010061406A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| CN111244156B (zh) | 一种调节jfet夹断电压的结构及制作方法 | |
| CN115662902A (zh) | 沟槽型场效应晶体管的制作方法 | |
| CN113013228A (zh) | 一种提升ldmos性能的方法 | |
| CN109817719B (zh) | Nldmos器件及其制造方法 | |
| CN211480035U (zh) | 一种半导体器件 | |
| CN111883536B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
| CN108364945B (zh) | 一种提高维持电压的双栅栅控静电释放器件及其制作方法 | |
| CN107275333B (zh) | Sonos非挥发性存储器工艺中的dmos器件及制造方法 | |
| CN113257906B (zh) | 基于隧穿晶体管的esd保护器件结构及其制备方法 | |
| US6680231B1 (en) | High-voltage device process compatible with low-voltage device process | |
| CN103426828A (zh) | 一种基于绝缘体上硅材料的双极型高压cmos单多晶硅填充深沟道器件隔离工艺 | |
| CN204361105U (zh) | 一种沟槽mosfet器件 | |
| CN113658948B (zh) | 一种改善关断特性的mosfet芯片制造方法 | |
| CN118248554B (zh) | 横向扩散金属氧化物半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |