CN111261718A - Nldmos器件及工艺方法 - Google Patents

Nldmos器件及工艺方法 Download PDF

Info

Publication number
CN111261718A
CN111261718A CN202010070128.0A CN202010070128A CN111261718A CN 111261718 A CN111261718 A CN 111261718A CN 202010070128 A CN202010070128 A CN 202010070128A CN 111261718 A CN111261718 A CN 111261718A
Authority
CN
China
Prior art keywords
region
deep well
nldmos device
conductive type
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010070128.0A
Other languages
English (en)
Inventor
刘冬华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010070128.0A priority Critical patent/CN111261718A/zh
Publication of CN111261718A publication Critical patent/CN111261718A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种NLDMOS器件，在第一导电类型的衬底上具有第一及第二深阱，所述第一深阱上具有场氧。所述第一导电类型的衬底表面具有栅氧化层及多晶硅栅极，所述第一深阱中含有NLDMOS器件的漏区，所述第二深阱中含有第一导电类型的第三阱，第三阱中具有重掺杂的第二导电类型注入区以及重掺杂的第一导电类型注入区；所述第三阱及第一深阱中还具有第一导电类型的掺杂注入层；所述衬底表面具有层间介质，金属引线通过接触孔将NLDMOS器件的源区及漏区引出；所述第一深阱上方的场氧表面还具有漏区场板。所述多晶硅栅极上方的层间介质上还具有金属场板，所述金属场板的向下的投影位于多晶硅栅极的范围之内。本发明还公开了所述NLDMOS器件的工艺方法。

Description

NLDMOS器件及工艺方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种NLDMOS器件。本发明还涉及所述NLDMOS器件的工艺方法。
背景技术
700V LDMOS既具有分立器件高压大电流特点，又吸取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化、智能化、低能耗的发展方向。
击穿电压和导通电阻是衡量700V器件的关键参数。横向SJ(super junction超级结)采用可以改善它的关键性能。常见的700V NLDMOS器件结构如图1所示，在P型衬底101上具有第一及第二N型深阱，第一N型深阱102作为漂移区，其上具有场氧；P型衬底表面具有栅氧化层及多晶硅栅极，位于所述两N型深阱之间并覆盖部分第二N型深阱；所述第一深阱中含有NLDMOS器件的漏区，位于场氧远离多晶硅栅极的末端；靠漏区的场氧上具有漏区场板。
所述第二N型深阱中含有P阱104，P阱中具有所述NLDMOS器件的源区108b，以及重掺杂P型区109，重掺杂P型区109作为P阱的引出端；所述P阱及第一N型深阱中还具有Ptop层105。
衬底表面具有层间介质，金属引线通过接触孔将NLDMOS器件的源区108b及漏区108a引出；第一N型深阱上方的层间介质表面还具有漂移区场板。
其中Ptop层105的P型注入起到加速漂移区耗尽的作用，实现高的击穿电压。
位于层间介质上方的金属场板112位于两块多晶硅107（左侧的多晶硅是LDMOS器件的多晶硅栅极，右侧靠漏端108a的多晶硅107是在刻蚀形成左侧多晶硅栅极时同步留下的一块多晶硅用于形成场板）之间的位置。
上述结构还存在进一步优化的空间：器件的击穿电压还可以进一步的提高，器件尺寸还能进一步的减小，以扩大性能优势。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS器件，工作电压700V，其具有较佳的击穿电压。
本发明所要解决的另一技术问题在于提供所述NLDMOS器件的工艺方法。
为解决上述问题，本发明所述的一种NLDMOS器件，在第一导电类型的衬底上具有第一及第二深阱，所述第一深阱作为漂移区，其上具有场氧。
所述第一导电类型的衬底表面具有栅氧化层及多晶硅栅极，位于所述两个深阱之间并覆盖部分第二深阱；所述第一深阱中含有NLDMOS器件的漏区，位于场氧远离多晶硅栅极的末端。
所述场氧位于衬底表面，其左侧与所述第二深阱的右侧对齐，另一侧覆盖在第一深阱上方且延伸到位于其右侧的重掺杂的第二导电类型注入区。
所述第二深阱中含有第一导电类型的第三阱，第三阱中具有重掺杂的第二导电类型注入区以及重掺杂的第一导电类型注入区；所述重掺杂的第二导电类型注入区分别作为所述NLDMOS器件的源区及漏区，所述重掺杂的第一导电类型注入区作为所述第三阱的引出端。
所述第三阱及第一深阱中还具有第一导电类型的掺杂注入层；所述第一导电类型的掺杂注入层为水平注入薄层，在第一深阱及第三阱中横向分布。
所述衬底表面具有层间介质，金属引线通过接触孔将NLDMOS器件的源区及漏区引出；所述第一深阱上方的场氧表面还具有漏区场板。
所述多晶硅栅极上方的层间介质上还具有金属场板，所述金属场板的向下的投影位于多晶硅栅极的范围之内。
进一步的改进是，所述的第一深阱上方的漂移区场板还通过接触孔及金属连接到所述NLDMOS器件的漏区。
进一步的改进是，所述重掺杂的第一导电类型注入区以及重掺杂的第二导电类型注入区通过接触孔及金属短接在一起，并连接到位于层间介质上的金属层上。
进一步的改进是，所述第一导电类型为P型，所述第二导电类型为N型。
为解决上述技术问题，本发明所述的NLDMOS器件的工艺方法，包含如下的工艺步骤：
步骤一，在第一导电类型的衬底上通过离子注入形成彼此独立的第一及第二深阱。
步骤二，利用有源区光刻，打开场氧区域，刻蚀场氧区，生长场氧。
步骤三，光刻打开阱注入区域，离子注入形成第一导电类型的第三阱。
步骤四，在第三阱中以及第一深阱中分别进行第一导电类型的离子注入，形成第一导电类型的掺杂注入层。
步骤五，形成栅氧化层，淀积多晶硅并回刻，形成所述NLDMOS器件的多晶硅栅极结构，以及靠近漏端的漏区场板。
步骤六，进行选择性的源漏离子注入，分别形成重掺杂的第一导电类型注入区以及重掺杂的第二导电类型注入区。
步骤七，淀积层间介质，刻蚀接触孔，淀积金属层并刻蚀形成图案，包括金属引线及漂移区场板，完成器件制作。
进一步的改进是，所述步骤二中，场氧位于第一深阱上，其左侧延伸至第二深阱，其右侧延伸至接近第一深阱的右侧，仅露出部分第一深阱以形成所述NLDMOS器件的漏区，即覆盖第一深阱以及第一深阱与第二深阱之间的衬底表面。
进一步的改进是，所述步骤三中，第三阱位于第二深阱中，作为NLDMOS器件的本底区。
进一步的改进是，所述步骤四中，第一导电类型的掺杂注入层的注入分为一次低能量注入及一次高能量注入，其中，第一导电类型离子的低能量注入在场氧下形成一个注入区，低能量的第一导电类型掺杂能中和掉部分第二导电类型杂质，降低该处第二导电类型杂质的浓度；所述第一导电类型离子的高能量注入位于N型掺杂区的下方，形成第一导电类型的掺杂注入薄层。
进一步的改进是，所述步骤五中，通过热氧化法形成栅氧化层，刻蚀形成多晶硅栅极之后，所述多晶硅栅极覆盖在第三阱表面的栅氧化层之上以及覆盖在部分场氧之上；所述靠漏端的多晶硅场板同步刻蚀形成。
进一步的改进是，所述步骤六中，通过第二导电类型离子注入形成两个重掺杂的第二导电类型注入区分别作为所述NLDMOS器件的源区和漏区；所述重掺杂的第一导电类型注入区作为第三阱的引出区。
进一步的改进是，所述步骤七中，所述金属引线将漏区及漏区场板连接形成器件的漏端，另一金属引线将重掺杂的第一导电类型注入区与源区连接形成NLDMOS器件的源端。
进一步的改进是，所述第一导电类型为P型，所述第二导电类型为N型。
本发明所述的NLDMOS器件，在漂移区中的第一导电类型的掺杂注入薄层能起到纵向加速漂移区耗尽的作用，提高击穿电压，同时，将漂移区上方的金属场板移到多晶硅栅极的上方，且不超出多晶硅栅极的投影范围，此结构能大大提高器件的击穿电压，提升器件性能。
附图说明
图1 是传统NLDMOS器件剖面图。
图2～8 是本发明工艺步骤示意图。
图9 是常规的NLDMOS器件的击穿电压仿真图。
图10 是是本发明器件结构的击穿电压仿真图。
图11 是本发明工艺步骤流程图。
附图标记说明
101—衬底， 102—（第一及第二）深阱，103—场氧，104—第三阱， 105—第一导电类型的掺杂注入层（Ptop）层，106—栅氧化层， 107—多晶硅（栅极，场板），108（108a—第二导电类型重掺杂区（漏端）， 108b—第二导电类型重掺杂区（源端））， 109—重掺杂第一导电类型注入区，110—层间介质，111—金属,112-金属场板。
具体实施方式
以下列举一实施例来说明本发明的技术方案，定义第一导电类型为P型，第二导电类型为N型。
本发明所述的NLDMOS器件结构如图8所示，在P型衬底101上具有第一及第二N型深阱102（注：用同一附图标记102表示，图中场氧103覆盖下的为第一N型深阱，包含P阱104的为第二N型深阱）。第一N型深阱作为漂移区。P型衬底101表面具有栅氧化层106及多晶硅栅极107，位于所述两N型深阱之间并覆盖部分第二N型深阱；所述第一深阱中含有NLDMOS器件的漏区108a，位于场氧远离多晶硅栅极的末端；靠漏区的场氧上具有漏区场板107（与栅极同为多晶硅材质，采用了相同的附图标记）。
所述第二N型深阱中含有P阱104，P阱104中具有所述NLDMOS器件的源区108b，以及重掺杂P型区109，重掺杂P型区作为P阱的引出端。
所述的源区108b以及漏区108a同为重掺杂的N型区，所述P阱及第一N型深阱中还具有Ptop层105。Ptop层105为P型掺杂薄层，在P阱及第一N型深阱中横向分布。
衬底表面具有层间介质110，金属引线通过接触孔将NLDMOS器件的源区108b及漏区108a引出；第一N型深阱上方的场氧表面还具有漏区场板107。
本发明NLDMOS器件的漂移区采用Ptop层注入，起到纵向加速漂移区耗尽的作用，使击穿电压增加。
在层间介质上方还具有金属。进行图案化后，金属111通过接触孔将重掺杂的P型区109以及源区108b同时引出，即重掺杂的P型区109以及源区108b短接在一起。
靠漏区的场氧上方的漏区场板107通过金属与漏区连接在一起。
在多晶硅栅极的上方层间介质上还具有金属场板112，所述金属场板112位于多晶硅栅极的范围之内，即金属场板112的右侧不能超出多晶硅栅极的右侧。
本发明所述的NLDMOS器件的工艺方法，结合附图2～8说明如下：
步骤一，在P型衬底101上通过离子注入形成彼此独立的第一及第二N型深阱102，如图2所示，其中左侧102为第二N型深阱，右侧102为第一N型深阱。
步骤二，利用有源区光刻，打开场氧区域，刻蚀场氧区，生长场氧103；场氧103位于第一N型深阱上，覆盖第一N型深阱以及第一N型深阱与第二N型深阱之间的衬底表面。
步骤三，光刻打开阱注入区域，在第二N型深阱中进行离子注入形成P阱104，作为NLDMOS器件的本底区。
步骤四，在P阱中以及第一N型深阱中分别进行P型离子注入，形成Ptop层105。Ptop层的注入分为低能量注入及高能量注入，其中，首先进行P型离子的低能量注入在场氧下形成一个P型区，低能量的P型掺杂能中和掉部分N型杂质，降低该处N型杂质的浓度。再一次P型离子的高能量注入，形成Ptop层105。如图5所示。
步骤五，形成栅氧化层，淀积多晶硅并回刻，形成所述NLDMOS器件的多晶硅栅极结构，以及靠近漏端的漏区场板107。所述多晶硅栅极覆盖在栅氧化层之上，以及覆盖在靠近栅氧化层的部分场氧之上。漏区场板107为形成多晶硅栅极的多晶硅层同步刻蚀形成。
步骤六，进行选择性的源漏离子注入，分别形成N型重掺杂区域108a、108b和P型重掺杂区域109，其中N型重掺杂区域108b作为NLDMOS的源区，108a为漏区，P型重掺杂区域109作为P阱的引出端。
步骤七，淀积层间介质110，刻蚀接触孔，淀积金属层并刻蚀形成图案，包括金属引线及场板。金属引线将漏区及漏区场板107连接形成器件的漏端，另一金属引线将P型重掺杂区域109与源区108b连接形成NLDMOS器件的源端。金属层刻蚀包括形成多晶硅栅极上方的金属场板112，刻蚀形成的金属场板112位于多晶硅栅极上方且不超过多晶硅栅极的范围。最终完成器件制作。
本发明形成的NLDMOS器件结构，其多晶硅栅极上方的金属场板112能极大地提高器件的击穿电压，经过仿真测试，如图9及图10所示，其中图9是常规的NLDMOS器件的击穿电压仿真图，图10是本发明器件结构的击穿电压仿真图，常规器件的击穿电压为480V，而本发明提供的器件的击穿电压能达到580V，提高了100V，证明本发明器件结构对击穿电压的提高是有效的。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种NLDMOS器件，其特征在于：在第一导电类型的衬底上具有第一及第二深阱，所述第一深阱作为漂移区，其上具有场氧；
所述第一导电类型的衬底表面具有栅氧化层及多晶硅栅极，位于所述两个深阱之间并覆盖部分第二深阱；所述第一深阱中含有NLDMOS器件的漏区，位于场氧远离多晶硅栅极的末端；
所述场氧位于衬底表面，其左侧与所述第二深阱的右侧对齐，另一侧覆盖在第一深阱上方且延伸到位于其右侧的重掺杂的第二导电类型注入区；
所述第二深阱中含有第一导电类型的第三阱，第三阱中具有重掺杂的第二导电类型注入区以及重掺杂的第一导电类型注入区；所述重掺杂的第二导电类型注入区分别作为所述NLDMOS器件的源区及漏区，所述重掺杂的第一导电类型注入区作为所述第三阱的引出端；
所述第三阱及第一深阱中还具有第一导电类型的掺杂注入层；所述第一导电类型的掺杂注入层为水平注入薄层，在第一深阱及第三阱中横向分布；
所述衬底表面具有层间介质，金属引线通过接触孔将NLDMOS器件的源区及漏区引出；所述第一深阱上方的场氧表面还具有漏区场板；
所述多晶硅栅极上方的层间介质上还具有金属场板，所述金属场板的向下的投影位于多晶硅栅极的范围之内。
2.如权利要求1所述的NLDMOS器件，其特征在于：所述的第一深阱上方的漂移区场板还通过接触孔及金属连接到所述NLDMOS器件的漏区。
3.如权利要求1所述的NLDMOS器件，其特征在于：所述重掺杂的第一导电类型注入区以及重掺杂的第二导电类型注入区通过接触孔及金属短接在一起，并连接到位于层间介质上的金属层上。
4.如权利要求1所述的NLDMOS器件，其特征在于：所述第一导电类型为P型，所述第二导电类型为N型。
5.制造如权利要求1所述的NLDMOS器件的工艺方法，其特征在于：包含如下的工艺步骤：
步骤一，在第一导电类型的衬底上通过离子注入形成彼此独立的第一及第二深阱；
步骤二，利用有源区光刻，打开场氧区域，刻蚀场氧区，生长场氧；
步骤三，光刻打开阱注入区域，离子注入形成第一导电类型的第三阱；
步骤四，在第三阱中以及第一深阱中分别进行第一导电类型的离子注入，形成第一导电类型的掺杂注入层；
步骤五，形成栅氧化层，淀积多晶硅并回刻，形成所述NLDMOS器件的多晶硅栅极结构，以及靠近漏端的漏区场板；
步骤六，进行选择性的源漏离子注入，分别形成重掺杂的第一导电类型注入区以及重掺杂的第二导电类型注入区；
步骤七，淀积层间介质，刻蚀接触孔，淀积金属层并刻蚀形成图案，包括金属引线及漂移区场板，完成器件制作。
6.如权利要求3所述的NLDMOS器件的工艺方法，其特征在于：所述步骤二中，场氧位于第一深阱上，其左侧延伸至第二深阱，其右侧延伸至接近第一深阱的右侧，仅露出部分第一深阱以形成所述NLDMOS器件的漏区，即覆盖第一深阱以及第一深阱与第二深阱之间的衬底表面。
7.如权利要求3所述的NLDMOS器件的工艺方法，其特征在于：所述步骤三中，第三阱位于第二深阱中，作为NLDMOS器件的本底区。
8.如权利要求3所述的NLDMOS器件的工艺方法，其特征在于：所述步骤四中，第一导电类型的掺杂注入层的注入分为一次低能量注入及一次高能量注入，其中，第一导电类型离子的低能量注入在场氧下形成一个注入区，低能量的第一导电类型掺杂能中和掉部分第二导电类型杂质，降低该处第二导电类型杂质的浓度；所述第一导电类型离子的高能量注入位于N型掺杂区的下方，形成第一导电类型的掺杂注入薄层。
9.如权利要求3所述的NLDMOS器件的工艺方法，其特征在于：所述步骤五中，通过热氧化法形成栅氧化层，刻蚀形成多晶硅栅极之后，所述多晶硅栅极覆盖在第三阱表面的栅氧化层之上以及覆盖在部分场氧之上；所述靠漏端的多晶硅场板同步刻蚀形成，。
10.如权利要求3所述的NLDMOS器件的工艺方法，其特征在于：所述步骤六中，通过第二导电类型离子注入形成两个重掺杂的第二导电类型注入区分别作为所述NLDMOS器件的源区和漏区；所述重掺杂的第一导电类型注入区作为第三阱的引出区。
11.如权利要求3所述的NLDMOS器件的工艺方法，其特征在于：所述步骤七中，所述金属引线将漏区及漏区场板连接形成器件的漏端，另一金属引线将重掺杂的第一导电类型注入区与源区连接形成NLDMOS器件的源端。
12.如权利要求5～11项任一项所述的NLDMOS器件的工艺方法，其特征在于：所述第一导电类型为P型，所述第二导电类型为N型。
CN202010070128.0A 2020-01-21 2020-01-21 Nldmos器件及工艺方法 Pending CN111261718A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010070128.0A CN111261718A (zh) 2020-01-21 2020-01-21 Nldmos器件及工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010070128.0A CN111261718A (zh) 2020-01-21 2020-01-21 Nldmos器件及工艺方法

Publications (1)

Publication Number Publication Date
CN111261718A true CN111261718A (zh) 2020-06-09

Family

ID=70952472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010070128.0A Pending CN111261718A (zh) 2020-01-21 2020-01-21 Nldmos器件及工艺方法

Country Status (1)

Country Link
CN (1) CN111261718A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023650A (zh) * 2021-10-18 2022-02-08 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
WO2023160084A1 (zh) * 2022-02-25 2023-08-31 东南大学 P型横向扩散金属氧化物半导体器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205212A (ja) * 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
US8716791B1 (en) * 2011-08-11 2014-05-06 Maxim Integrated Products, Inc. LDMOS with corrugated drift region
US20140264360A1 (en) * 2013-03-14 2014-09-18 Freescale Semiconductor, Inc., Austin, Texas Transistor with charge enhanced field plate structure and method
CN106057870A (zh) * 2016-06-24 2016-10-26 上海华虹宏力半导体制造有限公司 高压nldmos器件及工艺方法
CN109698239A (zh) * 2019-01-08 2019-04-30 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN109888016A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205212A (ja) * 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
US8716791B1 (en) * 2011-08-11 2014-05-06 Maxim Integrated Products, Inc. LDMOS with corrugated drift region
US20140264360A1 (en) * 2013-03-14 2014-09-18 Freescale Semiconductor, Inc., Austin, Texas Transistor with charge enhanced field plate structure and method
CN106057870A (zh) * 2016-06-24 2016-10-26 上海华虹宏力半导体制造有限公司 高压nldmos器件及工艺方法
CN109698239A (zh) * 2019-01-08 2019-04-30 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN109888016A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023650A (zh) * 2021-10-18 2022-02-08 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
CN114023650B (zh) * 2021-10-18 2023-08-22 上海华虹宏力半导体制造有限公司 超级结器件的制造方法
WO2023160084A1 (zh) * 2022-02-25 2023-08-31 东南大学 P型横向扩散金属氧化物半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN102810566B (zh) 具有高阻断电压能力的功率半导体器件
EP0732749A2 (en) Insulated gate bipolar semiconductor device and manufacturing method thereof
US6117738A (en) Method for fabricating a high-bias semiconductor device
JP2010135791A (ja) 半導体素子及びその製造方法
US8921186B2 (en) Semiconductor device and method of forming high voltage SOI lateral double diffused MOSFET with shallow trench insulator
TWI685899B (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
CN114038915A (zh) 半导体功率器件及其制备方法
CN112117332B (zh) Ldmos器件及工艺方法
CN115424932A (zh) Ldmos器件及工艺方法
CN104617149A (zh) 隔离型nldmos器件及其制造方法
CN111261718A (zh) Nldmos器件及工艺方法
CN109698239B (zh) Nldmos器件及其制造方法
CN101803030A (zh) 半导体功率装置的制造方法
CN104617148A (zh) 隔离型nldmos器件及其制造方法
CN109166920B (zh) Nldmos器件及工艺方法
CN107342325B (zh) 一种横向双扩散金属氧化物半导体器件
CN109830523B (zh) Nldmos器件及其制造方法
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
US8525256B2 (en) Power semiconductor structure with schottky diode
CN109888016B (zh) Nldmos器件及其制造方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN110429137A (zh) 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法
CN109817719B (zh) Nldmos器件及其制造方法
CN115425079A (zh) 一种沟槽型双层栅功率器件及其制造方法
CN111785634B (zh) Ldmos器件及工艺方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200609

RJ01 Rejection of invention patent application after publication