CN109888016B - Nldmos器件及其制造方法 - Google Patents
Nldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN109888016B CN109888016B CN201910014743.7A CN201910014743A CN109888016B CN 109888016 B CN109888016 B CN 109888016B CN 201910014743 A CN201910014743 A CN 201910014743A CN 109888016 B CN109888016 B CN 109888016B
- Authority
- CN
- China
- Prior art keywords
- region
- well
- gate
- type deep
- deep well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种NLDMOS器件,包括:由第一N型深阱组成的漂移区,形成于和第一N型深阱具有间距的第二N型深阱中的P阱,形成于漂移区表面的第一PTOP层和形成于P阱表面的第二PTOP层,两个PTOP层的工艺条件相同且同时形成;源极的金属的延伸到漂移区的顶部并形成的源端金属场板和栅极在漂移区顶部的走线形成的栅端金属场板都向源侧移动用以拉大和漏极延伸形成的漏端金属场板的间距从而提高器件的击穿电压,同时将第二PTOP层向漏区侧延伸到第一和第二N型深阱之间,用于降低场氧第一侧的。本发明还公开了一种NLDMOS器件的制造方法。本发明能提高LDMOS的漏端饱和电流,同时能使器件的击穿电压保持不变或提高。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种N型横向扩散金属氧化物半导体(NLDMOS)器件;本发明还涉及一种NLDMOS器件的制造方法。
背景技术
500V横向扩散金属氧化物半导体(LDMOS)既具有分立器件高压大电流特点,又汲取了低压集成电路高密度智能逻辑控制的优点,单芯片实现原来多个芯片才能完成的功能,大大缩小了面积,降低了成本,提高了能效,符合现代电力电子器件小型化,智能化,低能耗的发展方向。
击穿电压作为衡量500V器件的关键参数而显得尤为重要,现有技术通过在漂移区的表面形成P型顶层(PTOP)层能够增加漂移区的耗尽,实现降低表面电场(Resurf) 效果,如图1所示,是现有第一种NLDMOS器件的结构示意图;在硅衬底1上形成由N 型深阱2组成,P阱4和漂移区相隔一定距离,P阱4也被一个N型深阱2包围,场氧3形成于N型深阱2表面,栅极结构由栅氧化层6和多晶硅栅7组成,源区8b形成于P阱4中并和多晶硅栅7自对准,P阱引出区9形成于P阱4表面并由P+区组成,漏区8b形成于漂移区表面并和场氧3的一侧自对准;在场氧3的靠近漏区8a侧形成有多晶硅场板7a,多晶硅场板7a和多晶硅栅7都是同一层多晶硅光刻刻蚀形成。层间膜10将底部的器件区域覆盖,通过接触孔和正面金属层引出器件的源极11a、漏极 11b和栅极11c。在漂移区的表面形成有PTOP层5,在源区8b侧的P阱4的底部也形成有PTOP层5,PTOP层5能够增加漂移区的耗尽,降低表面电场,最终提高器件的击穿电压。其中,源极11、漏极13和栅极12的正面金属层分别会延伸到漂移区的顶部并形成源端金属场板、漏端金属场板和栅极走线,源端金属场板、漏端金属场板和栅极走线能起到提高漂移区表面峰值电场的作用,使击穿电压增加。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS器件,能提高器件的击穿电压,同时使器件的可靠性得到保持或提高。此,本发明还提供一种NLDMOS器件的制造方法。
为解决上述技术问题,本发明提供的NLDMOS器件包括:
形成于P型半导体衬底中的第一N型深阱和第二N型深阱,所述第一N型深阱和所述第二N型深阱工艺条件相同且相隔一定距离,漂移区由所述第一N型深阱组成。
形成于所述第二N型深阱中的P阱。
形成于所述半导体衬底上方的多晶硅栅,所述多晶硅栅和所述半导体衬底表面隔离有栅介质层,在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道;所述多晶硅栅的第一侧面位于所述P阱上方、所述多晶硅栅的第二侧面位于所述漂移区上方。
由N+区组成的源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中。
由P+区组成的衬底引出区,所述衬底引出区形成于所述P阱中并用于将所述P 阱引出,所述衬底引出区和所述源区横向接触。
场氧,位于所述P阱和所述漏区之间的所述漂移区上方,所述场氧的第二侧和所述漏区横向接触,所述场氧的第一侧延伸到所述第一N型深阱的第一侧和所述第二N 型深阱的第二侧之间;所述多晶硅栅的第二侧面延伸到所述场氧上方。
所述第一PTOP层形成于所述漂移区表面且位于所述场氧的底部。
第二PTOP层,形成于所述P阱中且所述第二PTOP层的工艺条件和所述第一PTOP 层的工艺条件相同且同时形成。
在所述半导体衬底正面形成有层间膜,在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极,所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触,所述漏极通过穿过所述层间膜的接触孔和所述漏区接触,所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅的第一侧和第二侧之间。
所述第二PTOP层的第二侧向所述漏区一侧延伸并延伸到所述第一N型深阱的第一侧和所述第二N型深阱的第二侧之间,所述第二PTOP层的第二侧的延伸结构用于增加从底部对所述场氧的第一侧底部区域的覆盖,从而降低所述场氧的第一侧底部区域的电场强度并从而提高器件的可靠性。
进一步的改进是,所述半导体衬底为硅衬底。
进一步的改进是,所述栅介质层为栅氧化层。
进一步的改进是,所述场氧为浅沟槽场氧或局部场氧。
进一步的改进是,在所述场氧的顶部的靠近所述漏区一侧形成有多晶硅场板,所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
为解决上述技术问题,本发明提供的NLDMOS器件的制造方法包括如下步骤:
步骤一、采用光刻工艺同时打开第一N型深阱和第二N型深阱的形成区域并进行 N型离子注入同时在所述P型半导体衬底中形成所述第一N型深阱和所述第二N型深阱,所述第一N型深阱的第一侧和所述第二N型深阱的第二侧具有间距;由所述第一 N型深阱组成漂移区。
步骤二、在所述漂移区上方形成场氧。
步骤三、光刻打开P阱注入区并进行P阱注入在所述第二N型深阱中形成P阱。
步骤四、光刻打开PTOP注入区域,进行PTOP注入同时形成第一PTOP层和第二 PTOP层,所述第一PTOP层形成于所述漂移区表面且位于所述场氧的底部。
第二PTOP层形成于所述P阱中且所述第二PTOP层的第二侧向所述漏区一侧延伸并延伸到所述第一N型深阱的第一侧和所述第二N型深阱的第二侧之间。
步骤五、形成栅介质层和多晶硅栅,所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道,所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区顶部的所述场氧上方。
步骤六、进行N+注入形成源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中,所述场氧的第二侧和所述漏区横向接触。
步骤七、进行P+注入形成衬底引出区,所述衬底引出区形成于所述P阱中并用于将所述P阱引出,所述衬底引出区和所述源区横向接触。
步骤八、在所述半导体衬底正面形成层间膜。
步骤九、形成穿过所述层间膜的接触孔,所述接触孔和底部对应的所述源区和所述衬底引出区、所述漏区以及所述多晶硅栅接触。
步骤十、在所述层间膜顶部形成正面金属层并进行光刻刻蚀形成源极、漏极和栅极,所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触,所述漏极通过穿过所述层间膜的接触孔和所述漏区接触,所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅的第一侧和第二侧之间。
所述第二PTOP层的第二侧向所述漏区一侧延伸并延伸到所述第一N型深阱的第一侧和所述第二N型深阱的第二侧之间,所述第二PTOP层的第二侧的延伸结构用于增加从底部对所述场氧的第一侧底部区域的覆盖,从而降低所述场氧的第一侧底部区域的电场强度并从而提高器件的可靠性。
进一步的改进是,所述半导体衬底为硅衬底。
进一步的改进是,所述场氧为采用浅沟槽隔离工艺形成的浅沟槽场氧,或者所述场氧为采用局部场氧工艺形成的局部场氧。
进一步的改进是,步骤五中在形成所述多晶硅栅的同时在所述场氧的顶部的靠近所述漏区一侧形成多晶硅场板,所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
进一步的改进是,所述栅介质层为栅氧化层。
本发明中通过在漂移区中设置第一PTOP层,第一PTOP层能加速顶部的漂移区的耗尽从而能实现降低漂移区表面电场的效果并提高器件的击穿电压。
同时,本发明还对源端金属场板和栅端金属场板进行了向源区一侧的移动,从而能拉大栅端金属场板和漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距,这样能漂移区的耐压,从而进一步提高器件的击穿电压。
同时,源端金属场板和栅端金属场板向源区一侧平移会带来源端金属场板对场氧的第一侧进行很好的覆盖从而会形成时场氧第一侧处的电场强度增加的缺陷,这时,本发明对和第一PTOP层同时形成的位于P阱中的第二PTOP层的版图进行了设置,将第二PTOP层的第一侧向漏区一侧延伸并延伸到第一N型深阱的第一侧和第二N型深阱的第二侧之间,第二PTOP层的第二侧的延伸结构能增加从底部对场氧的第一侧底部区域的覆盖,从而降低场氧的第一侧底部区域的电场强度并从而提高器件的可靠性。
所以,本发明能提高器件的击穿电压,同时使器件的可靠性得到保持或提高。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有第一种NLDMOS器件的结构示意图;
图2是现有第二种NLDMOS器件的结构示意图;
图3本发明实施例NLDMOS器件的结构示意图;
图4A-图4F是本发明实施例方法各步骤中的器件结构示意图;
图5是本发明实施例NLDMOS器件的漂移区表面的电场强度的分布曲线。
具体实施方式
在介绍本发明实施例器件之前,先介绍一下现有第二种NLDMOS器件:
如图2所示,是现有第二种NLDMOS器件的结构示意图,现有第二种结构是在图1 所示的现有第一种结构上所做的改进,现有第二种NLDMOS器件包括:
形成于P型半导体衬底201中的第一N型深阱202b和第二N型深阱202a,所述第一N型深阱202b和所述第二N型深阱202a工艺条件相同且相隔一定距离,漂移区由所述第一N型深阱202b组成。
通常,所述半导体衬底201为硅衬底。
形成于所述第二N型深阱202a中的P阱204。
形成于所述半导体衬底201上方的多晶硅栅207,所述多晶硅栅207和所述半导体衬底201表面隔离有栅介质层206,在横向上所述多晶硅栅207从所述P阱204延伸到所述漂移区上方,被所述多晶硅栅207覆盖的所述P阱204用于形成沟道;所述多晶硅栅207的第一侧面位于所述P阱204上方、所述多晶硅栅207的第二侧面位于所述漂移区上方。
所述栅介质层206为栅氧化层。
由N+区组成的源区208a和漏区208b,所述源区208a形成于所述P阱204中并和所述多晶硅栅207的第一侧面自对准,所述漏区208b形成于所述漂移区中。
由P+区组成的衬底引出区209,所述衬底引出区209形成于所述P阱204中并用于将所述P阱204引出,所述衬底引出区209和所述源区208a横向接触。
场氧203,位于所述P阱204和所述漏区208b之间的所述漂移区上方,所述场氧 203的第二侧和所述漏区208b横向接触,所述场氧203的第一侧延伸到所述第一N 型深阱202b的第一侧和所述第二N型深阱202a的第二侧之间;所述多晶硅栅207的第二侧面延伸到所述场氧203上方。
通常,所述场氧203为局部场氧。所述场氧203也能为浅沟槽场氧。
第一PTOP层205b,形成于所述漂移区表面且位于所述场氧203的底部。
第二PTOP层205a,形成于所述P阱204中且所述第二PTOP层205a的工艺条件和所述第一PTOP层205b的工艺条件相同且同时形成。
在所述半导体衬底201正面形成有层间膜210,在所述层间膜210的顶部形成有由正面金属层形成的源极211、漏极213和栅极212,所述源极211通过穿过所述层间膜210的接触孔和所述源区208a以及所述衬底引出区209接触,所述漏极213通过穿过所述层间膜210的接触孔和所述漏区208b接触,所述栅极212通过穿过所述层间膜210的接触孔和所述多晶硅栅207接触。
在所述场氧203的顶部的靠近所述漏区208b一侧形成有多晶硅场板207a,所述多晶硅场板207a通过穿过所述层间膜210的接触孔连接所述漏极213。
所述源极211的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极213的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极212的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层205b用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压。
和现有第一种结构的区别之处为,现有第二种结构中:所述源端金属场板的第二侧和所述栅端金属场板都向所述源区208a一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅207的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅207的第一侧和第二侧之间。
现有第二种结构的PTOP层的结构和现有第一种结构相应,也即第二PTOP层205a和图1中的位于P阱4中的PTOP层5的结构相同。
现有第二种结构虽然能提高器件的击穿电压,但是会带来如下问题:源端金属场板对底部的场氧203的第一侧的覆盖能力编程,从而会使场氧203第一侧处的电场强度增加。场氧203第一侧处的电场强度增加会使器件的可靠性变差,如容易在场氧203 第一侧处发生击穿。
本发明实施例器件:
如图3所示,本发明实施例NLDMOS器件的结构示意图,本发明实施例NLDMOS器件包括:
形成于P型半导体衬底101中的第一N型深阱102b和第二N型深阱102a,所述第一N型深阱102b和所述第二N型深阱102a工艺条件相同且相隔一定距离,漂移区由所述第一N型深阱102b组成。
本发明实施例中,所述半导体衬底101为硅衬底。
形成于所述第二N型深阱102a中的P阱104。
形成于所述半导体衬底101上方的多晶硅栅107,所述多晶硅栅107和所述半导体衬底101表面隔离有栅介质层106,在横向上所述多晶硅栅107从所述P阱104延伸到所述漂移区上方,被所述多晶硅栅107覆盖的所述P阱104用于形成沟道;所述多晶硅栅107的第一侧面位于所述P阱104上方、所述多晶硅栅107的第二侧面位于所述漂移区上方。
所述栅介质层106为栅氧化层。
由N+区组成的源区108a和漏区108b,所述源区108a形成于所述P阱104中并和所述多晶硅栅107的第一侧面自对准,所述漏区108b形成于所述漂移区中。
由P+区组成的衬底引出区109,所述衬底引出区109形成于所述P阱104中并用于将所述P阱104引出,所述衬底引出区109和所述源区108a横向接触。
场氧103,位于所述P阱104和所述漏区108b之间的所述漂移区上方,所述场氧 103的第二侧和所述漏区108b横向接触,所述场氧103的第一侧延伸到所述第一N 型深阱102b的第一侧和所述第二N型深阱102a的第二侧之间;所述多晶硅栅107的第二侧面延伸到所述场氧103上方。
本发明实施例中,所述场氧103为局部场氧。在其他实施例中也能为:所述场氧103为浅沟槽场氧。
第一PTOP层105b,形成于所述漂移区表面且位于所述场氧103的底部。
第二PTOP层105a,形成于所述P阱104中且所述第二PTOP层105a的工艺条件和所述第一PTOP层105b的工艺条件相同且同时形成。
在所述半导体衬底101正面形成有层间膜110,在所述层间膜110的顶部形成有由正面金属层形成的源极111、漏极113和栅极112,所述源极111通过穿过所述层间膜110的接触孔和所述源区108a以及所述衬底引出区109接触,所述漏极113通过穿过所述层间膜110的接触孔和所述漏区108b接触,所述栅极112通过穿过所述层间膜110的接触孔和所述多晶硅栅107接触。
在所述场氧103的顶部的靠近所述漏区108b一侧形成有多晶硅场板107a,所述多晶硅场板107a通过穿过所述层间膜110的接触孔连接所述漏极113。
所述源极111的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极113的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极112的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层105b用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区108a一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅107的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅107 的第一侧和第二侧之间。
所述第二PTOP层105a的第二侧向所述漏区108b一侧延伸并延伸到所述第一N 型深阱102b的第一侧和所述第二N型深阱102a的第二侧之间,所述第二PTOP层105a 的第二侧的延伸结构用于增加从底部对所述场氧103的第一侧底部区域的覆盖,从而降低所述场氧103的第一侧底部区域的电场强度并从而提高器件的可靠性。
本发明实施例中通过在漂移区中设置第一PTOP层105b,第一PTOP层105b能加速顶部的漂移区的耗尽从而能实现降低漂移区表面电场的效果并提高器件的击穿电压。
同时,本发明实施例还对源端金属场板和栅端金属场板进行了向源区108a一侧的移动,从而能拉大栅端金属场板和漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距,这样能漂移区的耐压,从而进一步提高器件的击穿电压。
同时,源端金属场板和栅端金属场板向源区108a一侧平移会带来源端金属场板对场氧103的第一侧进行很好的覆盖从而会形成时场氧103第一侧处的电场强度增加的缺陷,这时,本发明对和第一PTOP层105b同时形成的位于P阱104中的第二PTOP 层105a的版图进行了设置,将第二PTOP层105a的第一侧向漏区108b一侧延伸并延伸到第一N型深阱102b的第一侧和第二N型深阱102a的第二侧之间,第二PTOP层 105a的第二侧的延伸结构能增加从底部对场氧103的第一侧底部区域的覆盖,从而降低场氧103的第一侧底部区域的电场强度并从而提高器件的可靠性。
所以,本发明实施例能提高器件的击穿电压,同时使器件的可靠性得到保持或提高。
如图5所示,是本发明实施例NLDMOS器件的漂移区表面的电场强度的分布曲线即曲线302,作为比较,图5中还同时给出了现有第一种NLDMOS器件的漂移区表面的电场强度的分布曲线301和现有第二种NLDMOS器件的漂移区表面的电场强度的分布曲线303。
其中,X轴为漂移区表面的横向位置,虚线圈401处对应于漏端金属场板的第一侧处的电场强度分布,虚线圈402是现有第一种结构的栅端金属场板的第二侧处对应的电场强度分布,虚线圈403是现有第二种结构和本发明实施例结构的栅端金属场板的第二侧处对应的电场强度分布可以看出,虚线圈403和401的宽度更大,所以器件的击穿电压更大。
其中,虚线圈404对应于现有第二种结构的场氧的第一侧处的电场强度分布,虚线圈405对应于现有第一种结构的场氧的第一侧处的电场强度分布,虚线圈406对应于本发明实施例结构的场氧的第一侧处的电场强度分布。可以看出,本发明实施例能降低场氧的第一侧处的电场强度,从而能降低器件在场氧的第一侧击穿的几率,从而能提高器件的可靠性。
如图4A至图4F所示,是本发明实施例方法各步骤中的器件结构示意图,本发明实施例NLDMOS器件的制造方法包括如下步骤:
步骤一、如图4A所示,采用光刻工艺同时打开第一N型深阱102b和第二N型深阱102a的形成区域并进行N型离子注入同时在所述P型半导体衬底101中形成所述第一N型深阱102b和所述第二N型深阱102a,所述第一N型深阱102b的第一侧和所述第二N型深阱102a的第二侧具有间距;由所述第一N型深阱102b组成漂移区。
本发明实施例方法中,所述半导体衬底101为硅衬底。
步骤二、如图4B所示,在所述漂移区上方形成场氧103。
本发明实施例方法中,所述场氧103采用局部场氧工艺形成。在其他实施例方法中也能为:所述场氧103采用浅沟槽隔离工艺形成。
步骤三、如图4C所示,光刻打开P阱104注入区并进行P阱104注入在所述第二N型深阱102a中形成P阱104。
步骤四、如图4D所示,光刻打开PTOP注入区域,进行PTOP注入同时形成第一 PTOP层105b和第二PTOP层105a,第一PTOP层105b,形成于所述漂移区表面且位于所述场氧103的底部。
第二PTOP层105a形成于所述P阱104中且所述第二PTOP层105a的第二侧向所述漏区108b一侧延伸并延伸到所述第一N型深阱102b的第一侧和所述第二N型深阱 102a的第二侧之间。
步骤五、如图4E所示,形成栅介质层106和多晶硅栅107,所述多晶硅栅107 在横向上从所述P阱104延伸到所述漂移区上方,被所述多晶硅栅107覆盖的所述P 阱104用于形成沟道,所述多晶硅栅107的第一侧面位于所述P阱104上方、第二侧面位于所述漂移区顶部的所述场氧103上方。
所述栅介质层106为栅氧化层。
步骤五中在形成所述多晶硅栅107的同时在所述场氧103的顶部的靠近后续形成的漏区108b一侧形成多晶硅场板107a。
步骤六、如图4F所示,进行N+注入形成源区108a和漏区108b,所述源区108a 形成于所述P阱104中并和所述多晶硅栅107的第一侧面自对准,所述漏区108b形成于所述漂移区中,所述场氧103的第二侧和所述漏区108b横向接触。
步骤七、如图4F所示,进行P+注入形成衬底引出区109,所述衬底引出区109 形成于所述P阱104中并用于将所述P阱104引出,所述衬底引出区109和所述源区 108a横向接触。
步骤八、如图3所示,在所述半导体衬底101正面形成层间膜110。
步骤九、如图3所示,形成穿过所述层间膜110的接触孔,所述接触孔和底部对应的所述源区108a和所述衬底引出区109、所述漏区108b、所述多晶硅场板107a以及所述多晶硅栅107接触。
步骤十、如图3所示,在所述层间膜110顶部形成正面金属层并进行光刻刻蚀形成源极111、漏极113和栅极112,所述源极111通过穿过所述层间膜110的接触孔和所述源区108a以及所述衬底引出区109接触,所述漏极113通过穿过所述层间膜 110的接触孔和所述漏区108b接触,所述栅极112通过穿过所述层间膜110的接触孔和所述多晶硅栅107接触。所述多晶硅场板107a通过穿过所述层间膜110的接触孔连接所述漏极113。
所述源极111的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极113的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极112的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层105b用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区108a一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅107的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅107 的第一侧和第二侧之间。
所述第二PTOP层105a的第二侧向所述漏区108b一侧延伸并延伸到所述第一N 型深阱102b的第一侧和所述第二N型深阱102a的第二侧之间,所述第二PTOP层105a 的第二侧的延伸结构用于增加从底部对所述场氧103的第一侧底部区域的覆盖,从而降低所述场氧103的第一侧底部区域的电场强度并从而提高器件的可靠性。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (10)
1.一种NLDMOS器件,其特征在于,包括:
形成于P型半导体衬底中的第一N型深阱和第二N型深阱,所述第一N型深阱和所述第二N型深阱工艺条件相同且相隔一定距离,漂移区由所述第一N型深阱组成;
形成于所述第二N型深阱中的P阱;
形成于所述半导体衬底上方的多晶硅栅,所述多晶硅栅和所述半导体衬底表面隔离有栅介质层,在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道;所述多晶硅栅的第一侧面位于所述P阱上方、所述多晶硅栅的第二侧面位于所述漂移区上方;
由N+区组成的源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中;
由P+区组成的衬底引出区,所述衬底引出区形成于所述P阱中并用于将所述P阱引出,所述衬底引出区和所述源区横向接触;
场氧,位于所述P阱和所述漏区之间的所述漂移区上方,所述场氧的第二侧和所述漏区横向接触,所述场氧的第一侧延伸到所述第一N型深阱的第一侧和所述第二N型深阱的第二侧之间,所述场氧的第一侧延伸部分直接覆盖所述P型半导体衬底;所述多晶硅栅的第二侧面延伸到所述场氧上方;
第一PTOP层形成于所述漂移区表面且位于所述场氧的底部;
第二PTOP层,形成于所述P阱中且所述第二PTOP层的工艺条件和所述第一PTOP层的工艺条件相同且同时形成;
在所述半导体衬底正面形成有层间膜,在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极,所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触,所述漏极通过穿过所述层间膜的接触孔和所述漏区接触,所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触;
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板;
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板;
位于所述漂移区顶部的所述场氧的顶部的所述栅极的正面金属层形成栅端金属场板;
所述第一PTOP层用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压;
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅的第一侧和第二侧之间;
所述第二PTOP层的第二侧向所述漏区一侧延伸并延伸到所述第一N型深阱的第一侧和所述第二N型深阱的第二侧之间,所述第二PTOP层的第二侧的延伸结构用于增加从底部对所述场氧的第一侧底部区域的覆盖,从而降低所述场氧的第一侧底部区域的电场强度并从而提高器件的可靠性。
2.如权利要求1所述的NLDMOS器件,其特征在于:所述半导体衬底为硅衬底。
3.如权利要求1所述的NLDMOS器件,其特征在于:所述栅介质层为栅氧化层。
4.如权利要求1所述的NLDMOS器件,其特征在于:所述场氧为浅沟槽场氧或局部场氧。
5.如权利要求1所述的NLDMOS器件,其特征在于:在所述场氧的顶部的靠近所述漏区一侧形成有多晶硅场板,所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
6.一种NLDMOS器件的制造方法,其特征在于,包括如下步骤:
步骤一、采用光刻工艺同时打开第一N型深阱和第二N型深阱的形成区域并进行N型离子注入同时在P型半导体衬底中形成所述第一N型深阱和所述第二N型深阱,所述第一N型深阱的第一侧和所述第二N型深阱的第二侧具有间距;由所述第一N型深阱组成漂移区;
步骤二、在所述漂移区上方形成场氧;所述场氧的第一侧延伸到所述第一N型深阱的第一侧和所述第二N型深阱的第二侧之间,所述场氧的第一侧延伸部分直接覆盖所述P型半导体衬底;
步骤三、光刻打开P阱注入区并进行P阱注入在所述第二N型深阱中形成P阱;
步骤四、光刻打开PTOP注入区域,进行PTOP注入同时形成第一PTOP层和第二PTOP层,所述第一PTOP层形成于所述漂移区表面且位于所述场氧的底部;
所述第二PTOP层形成于所述P阱中且所述第二PTOP层的第二侧向漏区一侧延伸并延伸到所述第一N型深阱的第一侧和所述第二N型深阱的第二侧之间;
步骤五、形成栅介质层和多晶硅栅,所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道,所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区顶部的所述场氧上方;
步骤六、进行N+注入形成源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中,所述场氧的第二侧和所述漏区横向接触;
步骤七、进行P+注入形成衬底引出区,所述衬底引出区形成于所述P阱中并用于将所述P阱引出,所述衬底引出区和所述源区横向接触;
步骤八、在所述半导体衬底正面形成层间膜;
步骤九、形成穿过所述层间膜的接触孔,所述接触孔和底部对应的所述源区和所述衬底引出区、所述漏区以及所述多晶硅栅接触;
步骤十、在所述层间膜顶部形成正面金属层并进行光刻刻蚀形成源极、漏极和栅极,所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触,所述漏极通过穿过所述层间膜的接触孔和所述漏区接触,所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触;
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板;
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板;
位于所述漂移区顶部的所述场氧的顶部的所述栅极的正面金属层形成栅端金属场板;
所述第一PTOP层用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压;
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅的第一侧和第二侧之间;
所述第二PTOP层的第二侧向所述漏区一侧延伸并延伸到所述第一N型深阱的第一侧和所述第二N型深阱的第二侧之间,所述第二PTOP层的第二侧的延伸结构用于增加从底部对所述场氧的第一侧底部区域的覆盖,从而降低所述场氧的第一侧底部区域的电场强度并从而提高器件的可靠性。
7.如权利要求6所述的NLDMOS器件的制造方法,其特征在于:所述半导体衬底为硅衬底。
8.如权利要求6所述的NLDMOS器件的制造方法,其特征在于:所述场氧为采用浅沟槽隔离工艺形成的浅沟槽场氧,或者所述场氧为采用局部场氧工艺形成的局部场氧。
9.如权利要求6所述的NLDMOS器件的制造方法,其特征在于:步骤五中在形成所述多晶硅栅的同时在所述场氧的顶部的靠近所述漏区一侧形成多晶硅场板,所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
10.如权利要求6所述的NLDMOS器件的制造方法,其特征在于:所述栅介质层为栅氧化层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910014743.7A CN109888016B (zh) | 2019-01-08 | 2019-01-08 | Nldmos器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910014743.7A CN109888016B (zh) | 2019-01-08 | 2019-01-08 | Nldmos器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109888016A CN109888016A (zh) | 2019-06-14 |
CN109888016B true CN109888016B (zh) | 2021-01-22 |
Family
ID=66925717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910014743.7A Active CN109888016B (zh) | 2019-01-08 | 2019-01-08 | Nldmos器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109888016B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111261718A (zh) * | 2020-01-21 | 2020-06-09 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及工艺方法 |
CN113224169B (zh) * | 2021-05-07 | 2023-02-07 | 电子科技大学 | 一种折叠栅氧化镓基场效应晶体管 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9171916B1 (en) * | 2011-10-13 | 2015-10-27 | Maxim Integrated Products, Inc. | LDMOS with thick interlayer-dielectric layer |
US9269808B2 (en) * | 2014-02-21 | 2016-02-23 | Vanguard International Semiconductor Corporation | Method and apparatus for power device with depletion structure |
CN104617148B (zh) * | 2015-01-30 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 隔离型nldmos器件及其制造方法 |
-
2019
- 2019-01-08 CN CN201910014743.7A patent/CN109888016B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109888016A (zh) | 2019-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8063446B2 (en) | LDMOS device and method for manufacturing the same | |
CN100388504C (zh) | 具有隔离结构的高电压ldmos晶体管 | |
KR100457413B1 (ko) | 유전체 분리구조를 갖는 절연게이트형 바이폴러트랜지스터를 갖춘 반도체장치 및 그 제조방법 | |
US20160351704A1 (en) | Nldmos device and method for manufacturing the same | |
US20030168712A1 (en) | Semiconductor device having dual isolation structure and method of fabricating the same | |
US20060138549A1 (en) | High-voltage transistor and fabricating method thereof | |
JP2006210392A (ja) | 半導体装置およびその製造方法 | |
CN109698239B (zh) | Nldmos器件及其制造方法 | |
CN112117332B (zh) | Ldmos器件及工艺方法 | |
CN104465718B (zh) | 半导体装置 | |
CN109888016B (zh) | Nldmos器件及其制造方法 | |
CN112701163A (zh) | 沟槽栅半导体器件及其制造方法 | |
CN115547838A (zh) | 金属氧化物半导体器件的制备方法及器件 | |
CN109830523B (zh) | Nldmos器件及其制造方法 | |
KR20020083672A (ko) | 고전압 소자 및 그 제조방법 | |
CN105206675A (zh) | Nldmos器件及其制造方法 | |
CN111261718A (zh) | Nldmos器件及工艺方法 | |
CN109817719B (zh) | Nldmos器件及其制造方法 | |
CN109166920B (zh) | Nldmos器件及工艺方法 | |
KR101950003B1 (ko) | 반도체 소자 및 그 형성 방법 | |
CN111223931A (zh) | 沟槽mosfet及其制造方法 | |
CN111987164B (zh) | Ldmos器件及其制造方法 | |
CN111146285A (zh) | 半导体功率晶体管及其制造方法 | |
CN113675262B (zh) | 应用于半导体器件的场板结构及其制作方法和应用 | |
EP4092724A1 (en) | Semiconductor die with a vertical power transistor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |