CN112701163A - 沟槽栅半导体器件及其制造方法 - Google Patents

沟槽栅半导体器件及其制造方法 Download PDF

Info

Publication number
CN112701163A
CN112701163A CN202110159701.XA CN202110159701A CN112701163A CN 112701163 A CN112701163 A CN 112701163A CN 202110159701 A CN202110159701 A CN 202110159701A CN 112701163 A CN112701163 A CN 112701163A
Authority
CN
China
Prior art keywords
trench
gate
region
contact hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110159701.XA
Other languages
English (en)
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110159701.XA priority Critical patent/CN112701163A/zh
Publication of CN112701163A publication Critical patent/CN112701163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽栅半导体器件，包括：在第一外延层中形成的体区，栅极沟槽穿过体区，栅极导电材料层将栅极沟槽的底部区域完全填充，源区形成在栅极沟槽的顶部区域的侧面的第一外延层中且通过带角度离子注入自对准形成；在栅极导电材料层的表面形成有顶部介质层，顶部介质层的侧面覆盖源区的部分厚度；源接触孔的底部自对准形成在顶部介质层顶部的栅极沟槽中，源区和源接触孔侧面接触实现源区引出。本发明还公开了一种沟槽栅半导体器件的制造方法。本发明不需要源接触孔和沟槽栅之间满足横向隔离的对准，能降低器件的步进和降低寄生三极管的基区电阻并同时提高工艺窗口和可生产性。

Description

沟槽栅半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅半导体器件。本发明还涉及一种沟槽栅半导体器件的制造方法。
背景技术
MOSFET的寄生三极管的导通容易导致MOSFET烧毁，对于MOSFET耐用性有很大影响。抑制寄生三极管导通的主要方法就是降低寄生三极管的基区寄生电阻(Rb)，保证器件在非钳位感性开关(Unclamped Inductive Switching，UIS)情况下可以耐受更大的雪崩能量。
现有第一种沟槽栅半导体器件：
降低Rb的一种方法就是增加Rb路径上的掺杂浓度，如图1所示，是现有第一种沟槽栅半导体器件的结构示意图；以N型沟槽栅MOSFET为例，现有第一种沟槽栅半导体器件包括：
在N型的外延层101上形成有P型体区102即P型基区(base)，在P型体区102的表面形成有N+掺杂的源区103。沟槽栅包括形成有栅极沟槽中的栅介质层如栅氧化层104和填充的多晶硅栅105。图1中多晶硅栅105还延伸到栅极沟槽外的源区103的表面上并和所述源区103之间隔离有氧化层104。
在源区103和P型体区102的顶部还形成有穿过层间膜106的接触孔(CT)107，接触孔107的顶部连接到由正面金属层108组成的源极。
P型体区102底部的外延层101作为漂移区，在漂移区的底部还形成有由N+区组成的漏区。被多晶硅栅105侧面覆盖的P型体区102的表面会形成沟道。
寄生三极管由源区103、P型体区102和N型的漂移区和漏区组成，其中P型体区102作为寄生三极管的基区。为了降低Rb，增加了P型注入区102a，所述P型注入区102能增加基区的掺杂浓度从而降低Rb。P型注入区102为P+掺杂，P型注入区102的深度需要不会影响器件的阈值电压即Vth，在不影响Vth的条件下尽量降低Rb值。这种方法需要增加一次额外光罩(Mask)。
现有第二种沟槽栅半导体器件：
降低Rb的另外一个思路就是减小Rb的有效长度；可以通过缩小接触孔到栅极即沟槽栅(CT to Gate)的距离来实现，也可以单独或者结合CT硅凹陷(silicon recess)来实现。
缩小接触孔到沟槽栅的距离瓶颈在于光刻对准工艺，若该距离很小，则微小的套刻(OVL)偏差对于器件面内均匀性都有较大影响，不利于器件耐用性的增强。如图2所示，是现有第二种沟槽栅半导体器件的结构示意图；同样以N型MOSFET为例，图2中包括了多个器件单元结构，现有第二种沟槽栅半导体器件包括：
N型外延层201和形成于N型外延层201表面的P型体区202，在P型体区202的表面形成有N+掺杂的源区203。沟槽栅包括形成有栅极沟槽中的栅介质层如栅氧化层204和填充的多晶硅栅205。
在源区203的顶部还形成有穿过层间膜206的接触孔208，接触孔208的顶部连接到由正面金属层209组成的源极。源区203顶部的接触孔208的底部还形成有由P+区组成的体引出区207，体引出区207穿过源区203实现P型体区202和接触孔208的连接。
P型体区202底部的外延层201作为漂移区，在漂移区的底部还形成有由N+区组成的漏区210。
由图2所示，CT to Gate距离为d2，缩小d2能减少Rb。
但是图2所示结构中通过缩小d2来降低Rb时，会出现新的问题：即随着沟槽栅半导体器件的步进(pitch)不断缩小，图2中，步进为栅极沟槽的宽度d1和间距的和，随着步进不断缩小，接触孔到沟槽栅的设计规则(design rule)越来越紧张，比如pitch缩小到1μm以内时，栅极(Gate)关键尺寸(CD)即图2中的d1、CT CD即图2中的d3以及CT to Gate距离在design rule上存在极大挑战，如分别为0.3μm、0.3μm和0.3μm以满足0.9μm的要求,制作困难极大。
所以，按照图2所示结构中缩小d2的方法降低Rb时，在图2所示的器件结构下，GateCD,CT CD,CT to Gate三个尺寸之间存在权衡(Trade off)，随着Pitch的不断缩小，对于光刻工艺，刻蚀工艺和填充工艺的挑战都越来越大。从而也限制了工艺的进一步发展。
现有第三种沟槽栅半导体器件：
目前有一种解决方案可以缓解上面描述的design Rule的紧张局面，即采用CT自对准工艺。如图3所示，是现有第三种沟槽栅半导体器件的结构示意图；
同样以N型MOSFET为例，图2中包括了多个器件单元结构，现有第二种沟槽栅半导体器件包括：
N型外延层301和形成于N型外延层301表面的P型体区302，在P型体区302的表面形成有N+掺杂的源区303。沟槽栅包括形成有栅极沟槽中的栅介质层如栅氧化层304和填充的多晶硅栅305。
多晶硅栅305的顶部还被回刻使得多晶硅栅305的顶部表面低于N型外延层301的顶部表面。
接触孔308的开口刻蚀采用填充于多晶硅栅305顶部的介质层306如氧化层为自对准条件且是对N型外延层301的材料进行情形刻蚀，通常N型外延层301的材料为硅，刻蚀的开口为硅凹槽。在接触孔308的开口形成后，在开口的底部形成由P+区组成的体引出区307，之后再在开口中填充金属形成接触孔308。接触孔308的顶部连接到由正面金属层309组成的源极。体引出区307穿过源区303实现P型体区302和接触孔308的连接。
P型体区302底部的外延层301作为漂移区，在漂移区的底部还形成有由N+区组成的漏区310。
图3所示的结构在形成过程中由于要进行接触孔308的开口刻蚀，刻蚀包括了对N型外延层301的材料的倾斜刻蚀即硅凹陷刻蚀，刻蚀角度控制很关键，如果刻蚀角度控制不好，则会使得接触孔308距离沟槽栅和沟道太近而对器件的Vth以及可靠性产生影响。
一种改善接触孔308的硅凹陷刻蚀的工艺可控性的方法为，形成氧化层组成的介质层306时通过热氧化工艺将介质层306的宽度增加。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅半导体器件，能降低器件的步进和降低寄生三极管的基区电阻并同时提高工艺窗口和可生产性。为此，本发明还提供一种沟槽栅半导体器件的制造方法。
为解决上述技术问题，本发明提供的沟槽栅半导体器件包括：
在第一导电类型掺杂的第一外延层中形成有第二导电类型掺杂的体区，所述体区从所述第一外延层的顶部表面向下延伸。
沟槽栅包括栅极沟槽、栅介质层和栅极导电材料层。
所述栅极沟槽穿过所述体区，所述栅极沟槽的顶部表面和所述第一外延层的顶部表面相平。被所述栅极导电材料层侧面覆盖的所述体区表面用于形成沟道。
所述栅介质层形成在所述栅极沟槽的内侧表面，所述栅极导电材料层将所述栅极沟槽的底部区域完全填充，所述栅极导电材料层的顶部表面低于所述第一外延层的顶部表面且所述栅极沟槽的顶部区域为位于所述栅极导电材料层的顶部表面到所述第一外延层的顶部表面之间的区域。
第一导电类型重掺杂的源区形成在所述栅极沟槽的顶部区域的侧面的所述第一外延层中，所述源区通过带角度离子注入自对准形成。
在所述栅极沟槽的顶部区域中的所述栅极导电材料层的表面形成有顶部介质层，所述顶部介质层的侧面覆盖所述源区的部分厚度；所述源区在所述顶部介质层顶部的所述栅极沟槽的侧面露出。
源接触孔的底部自对准形成在所述顶部介质层顶部的所述栅极沟槽中，所述源区和所述源接触孔侧面接触实现所述源区引出。
所述源接触孔和所述栅极导电材料层之间隔离结构为由所述顶部介质层组成的纵向隔离结构，所述源接触孔和所述栅极导电材料层之间的隔离距离由所述顶部介质层的厚度确定。
进一步的改进是，在所述体区和所述源区的表面形成第二导电类型重掺杂的体引出区，所述体引出区的结深小于所述源区的结深。
在所述体区的顶部形成有体接触孔。
进一步的改进是，所述体接触孔穿过层间膜，所述源接触孔的顶部和所述体接触孔合并在一起并连接到由正面金属层组成的源极。
进一步的改进是，沟槽栅半导体器件为沟槽栅MOSFET，在所述第一外延层底部形成有由第一导电类型重掺杂区组成的漏区。
进一步的改进是，沟槽栅半导体器件为沟槽栅IGBT，在所述第一外延层底部形成有由第二导电类型重掺杂区组成的集电区。
进一步的改进是，所述第一外延层中形成有超结结构，所述超结结构由第一导电类型柱和第二导电类型柱交替排列而成。
进一步的改进是，所述第一导电类型柱由位于所述第二导电类型柱之间的所述第一外延层组成；所述第二导电类型柱由第二导电类型离子注入区组成或者由填充于超结沟槽中的第二导电类型掺杂的第二外延层组成。
进一步的改进是，所述栅介质层包括栅氧化层；所述栅极导电材料层包括多晶硅栅。
进一步的改进是，沟槽栅半导体器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽栅半导体器件为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的沟槽栅半导体器件的制造方法包括如下步骤：
步骤一、在第一导电类型掺杂的第一外延层中形成第二导电类型掺杂的体区，所述体区从所述第一外延层的顶部表面向下延伸。
步骤二、在所述第一外延层表面上形成硬质掩膜层，对所述硬质掩膜层进行选择性刻蚀将栅极沟槽的形成区域打开。
步骤三、以所述硬质掩膜层为掩膜对所述第一外延层进行刻蚀形成所述栅极沟槽，所述栅极沟槽穿过所述体区，所述栅极沟槽的顶部表面和所述第一外延层的顶部表面相平。
步骤四、在所述栅极沟槽的内侧表面形成栅介质层。
步骤五、在所述栅极沟槽中填充栅极导电材料层，将所述栅极导电材料层回刻到低于所述栅极沟槽的顶部表面并将所述栅极沟槽的底部区域完全填充，所述栅极沟槽的顶部区域为位于所述栅极导电材料层的顶部表面到所述第一外延层的顶部表面之间的区域。
步骤六、进行第一导电类型重掺杂的带角度离子注入在所述栅极沟槽的顶部区域的侧面的所述第一外延层中自对准形成源区；之后去除所述硬质掩膜层。
步骤七、形成顶部介质层将所述栅极导电材料层的表面之上的所述栅极沟槽全部填充。
步骤八、形成层间膜，进行刻蚀形成接触孔的开口。
所述接触孔包括所述源接触孔，所述源接触孔位于所述栅极沟槽的顶部，所述源接触孔的开口的刻蚀工艺在将所述层间膜刻蚀后还将所述顶部介质层的部分厚度去除，所述源接触孔的开口的刻蚀后的所述顶部介质层的侧面覆盖所述源区的部分厚度，所述源区在所述顶部介质层顶部的所述栅极沟槽的侧面露出。
步骤九、在所述接触孔的开口中填充金属形成所述接触孔。
所述源接触孔的底部自对准形成在所述顶部介质层顶部的所述栅极沟槽中，所述源区和所述源接触孔侧面接触实现所述源区引出。
所述源接触孔和所述栅极导电材料层之间隔离结构为由所述顶部介质层组成的纵向隔离结构，所述源接触孔和所述栅极导电材料层之间的隔离距离由所述顶部介质层的厚度确定。
进一步的改进是，步骤八中，所述接触孔还包括体接触孔，所述体接触孔的开口穿过所述层间膜。
在完成穿过所述层间膜的所述接触孔的开口刻蚀之后以及进行所述源接触孔的开口的所述顶部介质层的部分厚度去除之前，后还包括进行第二导电类型重掺杂的离子注入在所述体接触孔的开口暴露的所述体区和所述源区表面形成第二导电类型重掺杂的体引出区，所述体引出区的结深小于所述源区的结深。
进一步的改进是，所述源接触孔的顶部和所述体接触孔合并在一起并连接到由正面金属层组成的源极。
进一步的改进是，沟槽栅半导体器件为沟槽栅MOSFET，正面工艺完成后还包括进行背面工艺在所述第一外延层底部形成由第一导电类型重掺杂区组成的漏区的步骤。
进一步的改进是，沟槽栅半导体器件为沟槽栅IGBT，正面工艺完成后还包括进行背面工艺在所述第一外延层底部形成由第二导电类型重掺杂区组成的集电区的步骤。
进一步的改进是，所述第一外延层中形成有超结结构，所述超结结构由第一导电类型柱和第二导电类型柱交替排列而成。
进一步的改进是，所述第一导电类型柱由位于所述第二导电类型柱之间的所述第一外延层组成。
所述超结结构采用多次外延生长加离子注入形成，所述第二导电类型柱由第二导电类型离子注入区组成。
所述超结结构采用沟槽填充工艺形成，所述第二导电类型柱由填充于超结沟槽中的第二导电类型掺杂的第二外延层组成。
进一步的改进是，所述栅介质层包括栅氧化层；所述栅极导电材料层包括多晶硅栅。
进一步的改进是，沟槽栅半导体器件的制造方法为N型器件，第一导电类型为N型，第二导电类型为P型；或者，沟槽栅半导体器件的制造方法为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明对沟槽栅半导体器件的结构做了特别的设计，和源区接触的源接触孔不再设置在源区的顶部表面上，而是结合将栅极导电材料层的顶部表面设置为低于栅极沟槽的顶部表面，从而使得源区能从栅极沟槽的顶部区域采用自对准形成在栅极沟槽的顶部区域的侧面的第一外延层中，源接触孔的底部则自对准形成在栅极导电材料层的顶部的栅极沟槽中且源接触孔和栅极导电材料层之间通过顶部介质层纵向隔离，源接触孔通过和源区的侧面接触实现将源区引出，可知，本发明中，源接触孔和源区的侧面接触以及源接触孔位于栅极导电材料层顶部的特征，不仅能消除源接触孔和栅极导电材料层之间的横向间距对寄生三极管的基区电阻的影响从而能最大限度降低寄生三极管的基区电阻；而且，由于源接触孔和栅极导电材料层之间没有横向间距，故能消除由于源接触孔和栅极导电材料层之间的横向间距对器件的步进的限制，从而能使器件的步进得到最大限度的缩小；同时，由于源接触孔和栅极导电材料层之间没有横向间距，源接触孔和栅极导电材料层之间在横向上不需要设置隔离结构故无对准要求，源接触孔和栅极导电材料层之间仅需纵向隔离而纵向隔离通过调节顶部介质层的后的即可实现，这能大大降低工艺难度以及提高工艺窗口和可生产性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有第一种沟槽栅半导体器件的结构示意图；
图2是现有第二种沟槽栅半导体器件的结构示意图；
图3是现有第三种沟槽栅半导体器件的结构示意图；
图4是本发明第一实施例沟槽栅半导体器件的结构示意图；
图5是本发明第二实施例沟槽栅半导体器件的结构示意图；
图6A-图6D是本发明第一实施例沟槽栅半导体器件的制造方法各步骤中的结构示意图。
具体实施方式
本发明第一实施例沟槽栅半导体器件：
如图4所示，是本发明第一实施例沟槽栅半导体器件的结构示意图；本发明实施例沟槽栅半导体器件包括：
在第一导电类型掺杂的第一外延层1中形成有第二导电类型掺杂的体区2，所述体区2从所述第一外延层1的顶部表面向下延伸。
沟槽栅包括栅极沟槽4、栅介质层5和栅极导电材料层6。本发明第一实施例中，所述栅介质层5包括栅氧化层；所述栅极导电材料层6包括多晶硅栅。
所述栅极沟槽4穿过所述体区2，所述栅极沟槽4的顶部表面和所述第一外延层1的顶部表面相平。被所述栅极导电材料层6侧面覆盖的所述体区2表面用于形成沟道。
所述栅介质层5形成在所述栅极沟槽4的内侧表面，所述栅极导电材料层6将所述栅极沟槽4的底部区域完全填充，所述栅极导电材料层6的顶部表面低于所述第一外延层1的顶部表面且所述栅极沟槽4的顶部区域为位于所述栅极导电材料层6的顶部表面到所述第一外延层1的顶部表面之间的区域。
第一导电类型重掺杂的源区3形成在所述栅极沟槽4的顶部区域的侧面的所述第一外延层1中，所述源区3通过带角度离子注入自对准形成。
在所述栅极沟槽4的顶部区域中的所述栅极导电材料层6的表面形成有顶部介质层7，所述顶部介质层7的侧面覆盖所述源区3的部分厚度；所述源区3在所述顶部介质层7顶部的所述栅极沟槽4的侧面露出。
源接触孔9a的底部自对准形成在所述顶部介质层7顶部的所述栅极沟槽4中，所述源区3和所述源接触孔9a侧面接触实现所述源区3引出。
所述源接触孔9a和所述栅极导电材料层6之间隔离结构为由所述顶部介质层7组成的纵向隔离结构，所述源接触孔9a和所述栅极导电材料层6之间的隔离距离由所述顶部介质层7的厚度确定。
在所述体区2和所述源区3的表面形成第二导电类型重掺杂的体引出区8，所述体引出区8的结深小于所述源区3的结深。
在所述体区2的顶部形成有体接触孔9b。
所述体接触孔9b穿过层间膜(未显示)，所述源接触孔9a的顶部和所述体接触孔9b合并在一起并连接到由正面金属层(未显示)组成的源极。
本发明第一实施例中，沟槽栅半导体器件为沟槽栅MOSFET，在所述第一外延层1底部形成有由第一导电类型重掺杂区组成的漏区10。在其他实施例中也能为：沟槽栅半导体器件为沟槽栅IGBT，在所述第一外延层1底部形成有由第二导电类型重掺杂区组成的集电区。
本发明第一实施例中，所述沟槽栅半导体器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：沟槽栅半导体器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明第一实施例对沟槽栅半导体器件的结构做了特别的设计，和源区3接触的源接触孔9a不再设置在源区3的顶部表面上，而是结合将栅极导电材料层6的顶部表面设置为低于栅极沟槽4的顶部表面，从而使得源区3能从栅极沟槽4的顶部区域采用自对准形成在栅极沟槽4的顶部区域的侧面的第一外延层1中，源接触孔9a的底部则自对准形成在栅极导电材料层6的顶部的栅极沟槽4中且源接触孔9a和栅极导电材料层6之间通过顶部介质层7纵向隔离，源接触孔9a通过和源区3的侧面接触实现将源区3引出，可知，本发明第一实施例中，源接触孔9a和源区3的侧面接触以及源接触孔9a位于栅极导电材料层6顶部的特征，不仅能消除源接触孔9a和栅极导电材料层6之间的横向间距对寄生三极管的基区电阻的影响从而能最大限度降低寄生三极管的基区电阻；而且，由于源接触孔9a和栅极导电材料层6之间没有横向间距，故能消除由于源接触孔9a和栅极导电材料层6之间的横向间距对器件的步进的限制，从而能使器件的步进得到最大限度的缩小；同时，由于源接触孔9a和栅极导电材料层6之间没有横向间距，源接触孔9a和栅极导电材料层6之间在横向上不需要设置隔离结构故无对准要求，源接触孔9a和栅极导电材料层6之间仅需纵向隔离而纵向隔离通过调节顶部介质层7的后的即可实现，这能大大降低工艺难度以及提高工艺窗口和可生产性。
本发明第二实施例沟槽栅半导体器件：
如图5所示，是本发明第二实施例沟槽栅半导体器件的结构示意图；本发明第二实施例沟槽栅半导体器件和本发明第一实施例沟槽栅半导体器件的区别之处为：
所述第一外延层1中形成有超结结构，所述超结结构由第一导电类型柱和第二导电类型柱11交替排列而成。
所述第一导电类型柱由位于所述第二导电类型柱11之间的所述第一外延层1组成；所述第二导电类型柱11由第二导电类型离子注入区组成或者由填充于超结沟槽中的第二导电类型掺杂的第二外延层组成。
本发明第一实施例沟槽栅半导体器件的制造方法：
如图6A至图6D所示，是本发明第一实施例沟槽栅半导体器件的制造方法各步骤中的结构示意图；本发明第一实施例沟槽栅半导体器件的制造方法包括如下步骤：
步骤一、如图6A所示，在第一导电类型掺杂的第一外延层1中形成第二导电类型掺杂的体区2，所述体区2从所述第一外延层1的顶部表面向下延伸。
所述体区2通过离子注入加推阱工艺形成。
步骤二、如图6A所示，在所述第一外延层1表面上形成硬质掩膜层401，对所述硬质掩膜层401进行选择性刻蚀将栅极沟槽4的形成区域打开。
所述硬质掩膜层401通常为氧化层和氮化层叠加而成。
步骤三、如图6B所示，以所述硬质掩膜层401为掩膜对所述第一外延层1进行刻蚀形成所述栅极沟槽4，所述栅极沟槽4穿过所述体区2，所述栅极沟槽4的顶部表面和所述第一外延层1的顶部表面相平。
步骤四、如图6B所示，在所述栅极沟槽4的内侧表面形成栅介质层5。
本发明第一实施例方法中，所述栅介质层5为栅氧化层，采用热氧化工艺形成。
步骤五、如图6B所示，在所述栅极沟槽4中填充栅极导电材料层6，将所述栅极导电材料层6回刻到低于所述栅极沟槽4的顶部表面并将所述栅极沟槽4的底部区域完全填充，所述栅极沟槽4的顶部区域为位于所述栅极导电材料层6的顶部表面到所述第一外延层1的顶部表面之间的区域。
本发明第一实施例方法中，所述栅极导电材料层6为多晶硅栅，形成工艺包括：多晶硅沉积，进行多晶硅的化学机械研磨将所述栅极沟槽4外部的多晶硅去除，进行多晶硅回刻使得所述栅极导电材料层6回刻到低于所述栅极沟槽4的顶部表面。
步骤六、如图6C所示，进行第一导电类型重掺杂的带角度离子注入在所述栅极沟槽4的顶部区域的侧面的所述第一外延层1中自对准形成源区3。
由于在所述栅极沟槽4的顶部区域的侧面形成有所述栅介质层5，在所述源3的带角度离子注入之前还包括对所述栅介质层5进行减薄的工艺。
之后去除所述硬质掩膜层401。
步骤七、如图6D所示，形成顶部介质层7将所述栅极导电材料层6的表面之上的所述栅极沟槽4全部填充。
所述顶部介质层7采用沉积加化学机械研磨工艺形成，化学机械研磨工艺停止在所述第一外延层1的表面。通常，所述顶部介质层7采用氧化层，所述第一外延层1的材料为硅，化学机械研磨时直接停止在硅表面上。
步骤八、如图4所示，形成层间膜，进行刻蚀形成接触孔的开口。
所述接触孔包括所述源接触孔9a，所述源接触孔9a位于所述栅极沟槽4的顶部，所述源接触孔9a的开口的刻蚀工艺在将所述层间膜刻蚀后还将所述顶部介质层7的部分厚度去除，所述源接触孔9a的开口的刻蚀后的所述顶部介质层7的侧面覆盖所述源区3的部分厚度，所述源区3在所述顶部介质层7顶部的所述栅极沟槽4的侧面露出。
所述接触孔还包括体接触孔9b，所述体接触孔9b的开口穿过所述层间膜。
在完成穿过所述层间膜的所述接触孔的开口刻蚀之后以及进行所述源接触孔9a的开口的所述顶部介质层7的部分厚度去除之前，后还包括进行第二导电类型重掺杂的离子注入在所述体接触孔9b的开口暴露的所述体区2和所述源区3表面形成第二导电类型重掺杂的体引出区8，所述体引出区8的结深小于所述源区3的结深。
本发明第一实施例方法中，所述源接触孔9a的顶部和所述体接触孔9b合并在一起，也即穿过所述层间膜的部分的所述源接触孔9a的开口和所述体接触孔9b的开口是一体式结构。
步骤九、在所述接触孔的开口中填充金属形成所述接触孔。
所述源接触孔9a的底部自对准形成在所述顶部介质层7顶部的所述栅极沟槽4中，所述源区3和所述源接触孔9a侧面接触实现所述源区3引出。
所述源接触孔9a和所述栅极导电材料层6之间隔离结构为由所述顶部介质层7组成的纵向隔离结构，所述源接触孔9a和所述栅极导电材料层6之间的隔离距离由所述顶部介质层7的厚度确定。
所述源接触孔9a的顶部和所述体接触孔9b合并在一起并连接到由正面金属层组成的源极。
本发明第一实施例方法中，沟槽栅半导体器件为沟槽栅MOSFET，正面工艺完成后还包括进行背面工艺在所述第一外延层1底部形成由第一导电类型重掺杂区组成的漏区10的步骤。通常，所述第一外延层1形成在半导体衬底表面，所述漏区10由对所述半导体衬底进行背面减薄后由第一导电类型重掺杂的所述半导体衬底直接组成或者由对所述半导体衬底进行背面减薄后再进行第一导电类型重掺杂的背面离子注入形成。
在其他实施例方法中也能为：沟槽栅半导体器件为沟槽栅IGBT，正面工艺完成后还包括进行背面工艺在所述第一外延层1底部形成由第二导电类型重掺杂区组成的集电区的步骤。
本发明第一实施例方法中，所述沟槽栅半导体器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例方法中也能为：沟槽栅半导体器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明第二实施例沟槽栅半导体器件的制造方法：
本发明第二实施例沟槽栅半导体器件的制造方法和本发明第一实施例沟槽栅半导体器件的制造方法的区别之处为：
步骤一中，所述第一外延层1中形成有超结结构，所述超结结构由第一导电类型柱和第二导电类型柱11交替排列而成。
所述第一导电类型柱由位于所述第二导电类型柱11之间的所述第一外延层1组成。
所述超结结构采用多次外延生长加离子注入形成，所述第二导电类型柱11由第二导电类型离子注入区组成。
所述超结结构采用沟槽填充工艺形成，所述第二导电类型柱11由填充于超结沟槽中的第二导电类型掺杂的第二外延层组成。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种沟槽栅半导体器件，其特征在于，包括：
在第一导电类型掺杂的第一外延层中形成有第二导电类型掺杂的体区，所述体区从所述第一外延层的顶部表面向下延伸；
沟槽栅包括栅极沟槽、栅介质层和栅极导电材料层；
所述栅极沟槽穿过所述体区，所述栅极沟槽的顶部表面和所述第一外延层的顶部表面相平；
所述栅介质层形成在所述栅极沟槽的内侧表面，所述栅极导电材料层将所述栅极沟槽的底部区域完全填充，所述栅极导电材料层的顶部表面低于所述第一外延层的顶部表面且所述栅极沟槽的顶部区域为位于所述栅极导电材料层的顶部表面到所述第一外延层的顶部表面之间的区域；
第一导电类型重掺杂的源区形成在所述栅极沟槽的顶部区域的侧面的所述第一外延层中，所述源区通过带角度离子注入自对准形成；
在所述栅极沟槽的顶部区域中的所述栅极导电材料层的表面形成有顶部介质层，所述顶部介质层的侧面覆盖所述源区的部分厚度；所述源区在所述顶部介质层顶部的所述栅极沟槽的侧面露出；
源接触孔的底部自对准形成在所述顶部介质层顶部的所述栅极沟槽中，所述源区和所述源接触孔侧面接触实现所述源区引出；
所述源接触孔和所述栅极导电材料层之间隔离结构为由所述顶部介质层组成的纵向隔离结构，所述源接触孔和所述栅极导电材料层之间的隔离距离由所述顶部介质层的厚度确定。
2.如权利要求1所述的沟槽栅半导体器件，其特征在于：在所述体区和所述源区的表面形成第二导电类型重掺杂的体引出区，所述体引出区的结深小于所述源区的结深；
在所述体区的顶部形成有体接触孔。
3.如权利要求2所述的沟槽栅半导体器件，其特征在于：所述体接触孔穿过层间膜，所述源接触孔的顶部和所述体接触孔合并在一起并连接到由正面金属层组成的源极。
4.如权利要求1所述的沟槽栅半导体器件，其特征在于：沟槽栅半导体器件为沟槽栅MOSFET，在所述第一外延层底部形成有由第一导电类型重掺杂区组成的漏区。
5.如权利要求1所述的沟槽栅半导体器件，其特征在于：沟槽栅半导体器件为沟槽栅IGBT，在所述第一外延层底部形成有由第二导电类型重掺杂区组成的集电区。
6.如权利要求1所述的沟槽栅半导体器件，其特征在于：所述第一外延层中形成有超结结构，所述超结结构由第一导电类型柱和第二导电类型柱交替排列而成。
7.如权利要求6所述的沟槽栅半导体器件，其特征在于：所述第一导电类型柱由位于所述第二导电类型柱之间的所述第一外延层组成；所述第二导电类型柱由第二导电类型离子注入区组成或者由填充于超结沟槽中的第二导电类型掺杂的第二外延层组成。
8.如权利要求1所述的沟槽栅半导体器件，其特征在于：所述栅介质层包括栅氧化层；所述栅极导电材料层包括多晶硅栅。
9.一种沟槽栅半导体器件的制造方法，其特征在于，包括如下步骤：
步骤一、在第一导电类型掺杂的第一外延层中形成第二导电类型掺杂的体区，所述体区从所述第一外延层的顶部表面向下延伸；
步骤二、在所述第一外延层表面上形成硬质掩膜层，对所述硬质掩膜层进行选择性刻蚀将栅极沟槽的形成区域打开；
步骤三、以所述硬质掩膜层为掩膜对所述第一外延层进行刻蚀形成所述栅极沟槽，所述栅极沟槽穿过所述体区，所述栅极沟槽的顶部表面和所述第一外延层的顶部表面相平；
步骤四、在所述栅极沟槽的内侧表面形成栅介质层；
步骤五、在所述栅极沟槽中填充栅极导电材料层，将所述栅极导电材料层回刻到低于所述栅极沟槽的顶部表面并将所述栅极沟槽的底部区域完全填充，所述栅极沟槽的顶部区域为位于所述栅极导电材料层的顶部表面到所述第一外延层的顶部表面之间的区域；
步骤六、进行第一导电类型重掺杂的带角度离子注入在所述栅极沟槽的顶部区域的侧面的所述第一外延层中自对准形成源区；之后去除所述硬质掩膜层；
步骤七、形成顶部介质层将所述栅极导电材料层的表面之上的所述栅极沟槽全部填充；
步骤八、形成层间膜，进行刻蚀形成接触孔的开口；
所述接触孔包括所述源接触孔，所述源接触孔位于所述栅极沟槽的顶部，所述源接触孔的开口的刻蚀工艺在将所述层间膜刻蚀后还将所述顶部介质层的部分厚度去除，所述源接触孔的开口的刻蚀后的所述顶部介质层的侧面覆盖所述源区的部分厚度，所述源区在所述顶部介质层顶部的所述栅极沟槽的侧面露出；
步骤九、在所述接触孔的开口中填充金属形成所述接触孔；
所述源接触孔的底部自对准形成在所述顶部介质层顶部的所述栅极沟槽中，所述源区和所述源接触孔侧面接触实现所述源区引出；
所述源接触孔和所述栅极导电材料层之间隔离结构为由所述顶部介质层组成的纵向隔离结构，所述源接触孔和所述栅极导电材料层之间的隔离距离由所述顶部介质层的厚度确定。
10.如权利要求9所述的沟槽栅半导体器件的制造方法，其特征在于：步骤八中，所述接触孔还包括体接触孔，所述体接触孔的开口穿过所述层间膜；
在完成穿过所述层间膜的所述接触孔的开口刻蚀之后以及进行所述源接触孔的开口的所述顶部介质层的部分厚度去除之前，后还包括进行第二导电类型重掺杂的离子注入在所述体接触孔的开口暴露的所述体区和所述源区表面形成第二导电类型重掺杂的体引出区，所述体引出区的结深小于所述源区的结深。
11.如权利要求10所述的沟槽栅半导体器件的制造方法，其特征在于：所述源接触孔的顶部和所述体接触孔合并在一起并连接到由正面金属层组成的源极。
12.如权利要求9所述的沟槽栅半导体器件的制造方法，其特征在于：沟槽栅半导体器件为沟槽栅MOSFET，正面工艺完成后还包括进行背面工艺在所述第一外延层底部形成由第一导电类型重掺杂区组成的漏区的步骤。
13.如权利要求9所述的沟槽栅半导体器件的制造方法，其特征在于：沟槽栅半导体器件为沟槽栅IGBT，正面工艺完成后还包括进行背面工艺在所述第一外延层底部形成由第二导电类型重掺杂区组成的集电区的步骤。
14.如权利要求9所述的沟槽栅半导体器件的制造方法，其特征在于：所述第一外延层中形成有超结结构，所述超结结构由第一导电类型柱和第二导电类型柱交替排列而成。
15.如权利要求14所述的沟槽栅半导体器件的制造方法，其特征在于：所述第一导电类型柱由位于所述第二导电类型柱之间的所述第一外延层组成；
所述超结结构采用多次外延生长加离子注入形成，所述第二导电类型柱由第二导电类型离子注入区组成；
所述超结结构采用沟槽填充工艺形成，所述第二导电类型柱由填充于超结沟槽中的第二导电类型掺杂的第二外延层组成。
CN202110159701.XA 2021-02-05 2021-02-05 沟槽栅半导体器件及其制造方法 Pending CN112701163A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110159701.XA CN112701163A (zh) 2021-02-05 2021-02-05 沟槽栅半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110159701.XA CN112701163A (zh) 2021-02-05 2021-02-05 沟槽栅半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN112701163A true CN112701163A (zh) 2021-04-23

Family

ID=75516599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110159701.XA Pending CN112701163A (zh) 2021-02-05 2021-02-05 沟槽栅半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN112701163A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990952A (zh) * 2021-10-29 2022-01-28 上海华虹宏力半导体制造有限公司 半导体器件及其制备方法
CN114023821A (zh) * 2021-10-20 2022-02-08 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN114068673A (zh) * 2021-11-05 2022-02-18 华虹半导体(无锡)有限公司 超结沟槽栅mosfet及制造方法
CN116364772A (zh) * 2023-04-11 2023-06-30 上海超致半导体科技有限公司 一种超结igbt功率器件及制备方法
CN117747433A (zh) * 2023-12-25 2024-03-22 深圳芯能半导体技术有限公司 一种沟槽栅型功率器件及其制备方法、元胞版图结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019099A1 (en) * 1999-04-22 2002-02-14 Richard K. Williams Super self-aligned trench-gate dmos with reduced on-resistance
US20100176446A1 (en) * 2009-01-13 2010-07-15 Force Mos Technology Co. Ltd. MOSFET with source contact in trench and integrated schottky diode
CN102270662A (zh) * 2010-06-01 2011-12-07 万国半导体股份有限公司 自对准工艺制备的半导体功率器件以及更加可靠的电接触
CN104103694A (zh) * 2014-07-25 2014-10-15 苏州东微半导体有限公司 一种沟槽型绝缘栅场效应晶体管及其制造方法
CN107527944A (zh) * 2017-07-28 2017-12-29 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet及其制造方法
US20200144366A1 (en) * 2018-01-30 2020-05-07 Magnachip Semiconductor, Ltd. Power semiconductor device and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019099A1 (en) * 1999-04-22 2002-02-14 Richard K. Williams Super self-aligned trench-gate dmos with reduced on-resistance
US20100176446A1 (en) * 2009-01-13 2010-07-15 Force Mos Technology Co. Ltd. MOSFET with source contact in trench and integrated schottky diode
CN102270662A (zh) * 2010-06-01 2011-12-07 万国半导体股份有限公司 自对准工艺制备的半导体功率器件以及更加可靠的电接触
CN104103694A (zh) * 2014-07-25 2014-10-15 苏州东微半导体有限公司 一种沟槽型绝缘栅场效应晶体管及其制造方法
CN107527944A (zh) * 2017-07-28 2017-12-29 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet及其制造方法
US20200144366A1 (en) * 2018-01-30 2020-05-07 Magnachip Semiconductor, Ltd. Power semiconductor device and method for manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023821A (zh) * 2021-10-20 2022-02-08 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
WO2023066096A1 (zh) * 2021-10-20 2023-04-27 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN114023821B (zh) * 2021-10-20 2024-01-19 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN113990952A (zh) * 2021-10-29 2022-01-28 上海华虹宏力半导体制造有限公司 半导体器件及其制备方法
CN113990952B (zh) * 2021-10-29 2024-05-10 上海华虹宏力半导体制造有限公司 半导体器件及其制备方法
CN114068673A (zh) * 2021-11-05 2022-02-18 华虹半导体(无锡)有限公司 超结沟槽栅mosfet及制造方法
CN116364772A (zh) * 2023-04-11 2023-06-30 上海超致半导体科技有限公司 一种超结igbt功率器件及制备方法
CN116364772B (zh) * 2023-04-11 2024-01-30 上海超致半导体科技有限公司 一种超结igbt功率器件及制备方法
CN117747433A (zh) * 2023-12-25 2024-03-22 深圳芯能半导体技术有限公司 一种沟槽栅型功率器件及其制备方法、元胞版图结构

Similar Documents

Publication Publication Date Title
CN112701163A (zh) 沟槽栅半导体器件及其制造方法
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
US11652166B2 (en) Power device having super junction and Schottky diode
US8283723B2 (en) MOS device with low injection diode
US10529567B2 (en) Trench gate power MOSFET and manufacturing method thereof
US7919380B2 (en) Method of manufacturing a transistor in semiconductor device having a gate electrode located between the trenches formed in low-concentration regions of the source and drain regions including high-concentration regions formed at the bottom of the trenches
TWI475614B (zh) 溝渠裝置結構及製造
JP2007096034A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
US7824985B2 (en) Method for manufacturing a recessed gate transistor
US20110298042A1 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
KR101832334B1 (ko) 반도체소자 및 그 제조방법
CN112117332A (zh) Ldmos器件及工艺方法
US7696061B2 (en) Semiconductor device and method for manufacturing same
US20070023793A1 (en) Trench-gate semiconductor device and manufacturing method of trench-gate semiconductor device
CN113851523A (zh) 一种屏蔽栅mosfet及制作方法
US20220352315A1 (en) Semiconductor device and method for producing same
CN117476755A (zh) 超结igbt器件及其制造方法
CN117613084A (zh) 超结器件及其制造方法
US20010023957A1 (en) Trench-gate semiconductor devices
CN112701164A (zh) 沟槽栅半导体器件及其制造方法
CN111223931B (zh) 沟槽mosfet及其制造方法
JP2009004493A (ja) 半導体装置及びその製造方法
CN117832267A (zh) 一种超结mosfet结构及其制备方法
JP5014622B2 (ja) 絶縁ゲート型半導体装置の製造方法
CN220774378U (zh) 金属氧化物半导体mos晶体管和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210423

RJ01 Rejection of invention patent application after publication