CN114068673A - 超结沟槽栅mosfet及制造方法 - Google Patents

超结沟槽栅mosfet及制造方法 Download PDF

Info

Publication number
CN114068673A
CN114068673A CN202111304524.6A CN202111304524A CN114068673A CN 114068673 A CN114068673 A CN 114068673A CN 202111304524 A CN202111304524 A CN 202111304524A CN 114068673 A CN114068673 A CN 114068673A
Authority
CN
China
Prior art keywords
type
region
impurity ions
body region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111304524.6A
Other languages
English (en)
Inventor
宋婉
许昭昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202111304524.6A priority Critical patent/CN114068673A/zh
Publication of CN114068673A publication Critical patent/CN114068673A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种超结沟槽栅MOSFET及制造方法，其中制造方法包括以下步骤：设置用于制作柱体区的薄阻挡层，薄阻挡层的厚度小于4um；通过高能量杂质离子注入形成柱体区，其中部分高能量杂质离子打穿薄阻挡层进入体区成为体区的杂质离子的一部分，柱体区的至少一部分处于体区的下方。本发明通过减薄高能量P‑Pillar注入时光刻胶的厚度，使得深宽比减小，降低光刻工艺的难度。并且，其中部分P型杂质离子打穿阻挡层，使P‑Pillar成为P型体区杂质离子一部分，因此通过减小P型阱注入的剂量，最终可实现与现有工艺相同的器件性能。

Description

超结沟槽栅MOSFET及制造方法
技术领域
本发明涉及MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)器件制造技术领域，特别涉及一种超结沟槽栅MOSFET及制造方法。
背景技术
现有超结沟槽栅MOSFET器件的结构如图1所示，其包括N型衬底1(漏区)、N型漂移区2、栅介质层3、多晶硅栅4、P型体区5、P型重掺杂区6、N型重掺杂区7(源区)、P型柱体(Pillar)区8、层间膜9、金属电极10。
该超结沟槽栅MOSFET器件的制造过程如图2～图6所示。首先，参照图2，在N型硅衬底1表面形成N型外延层(以形成N型漂移区2)，并采用光刻和刻蚀工艺，在该外延层中形成沟槽。
然后，参照图3，通过热氧化或者沉积方式在上述沟槽中形成栅介质层3，该栅介质层位于沟槽的侧面和底部表面；淀积多晶硅填充于该沟槽中，通过CMP(化学机械抛光)工艺形成多晶硅栅4。
接下来，参照图4，采用离子注入以及退火推阱工艺，注入P型杂质离子(剂量范围为1.0e13～2.5e13cm-2)形成P型体区5，其中P型阱的结深小于等于上述栅极沟槽的深度；注入N型杂质离子，形成位于P型体区表面的N型重掺杂区7，即为源区。
然后，参照图5，采用光刻工艺定义出P-Pillar(P型柱体)注入区域(图中8对应的区域)，选择性注入高能P型杂质离子以形成P型柱体区8。最后去除光刻胶101。该步骤中，高能量(>3000KeV)的P型杂质离子注入，光刻胶(或者Hard Mask(硬掩膜))的厚度需要大于5um，P-Pillar开口较小情况下，对深宽比要求更高，增加工艺实现难度。
接下来，参照图6，淀积形成层间膜9；采用光刻工艺定义有源区接触孔区域，对有源区接触孔区域的层间膜进行刻蚀，并采用离子注入工艺形成P型重掺杂区6，并通过热过程激活杂质离子；沉积形成金属层10。至此，则完成该超结沟槽栅MOSFET器件的制作。
发明内容
本发明要解决的技术问题是为了克服现有技术的超结沟槽栅MOSFET制造工艺难度高的缺陷，提供一种超结沟槽栅MOSFET及制造方法。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种超结沟槽栅MOSFET的制造方法，超结沟槽栅MOSFET包括体区、柱体区，制造方法包括以下步骤：
设置用于制作柱体区的薄阻挡层，薄阻挡层的厚度小于4um；薄阻挡层包括阻挡部和开口部；
将高能量杂质离子注入N型外延层，以使得部分高能量杂质离子在N型外延层的与开口部对应的区域形成柱体区，并使部分高能量杂质离子打穿阻挡部以进入体区成为体区的杂质离子的一部分，柱体区的至少一部分处于体区的下方。
较佳地，体区为P型体区，柱体区为P型柱体区；
将高能量杂质离子注入N型外延层，以使得部分高能量杂质离子在N型外延层的与开口部对应的区域形成柱体区，并使部分高能量杂质离子打穿阻挡部以进入体区成为体区的杂质离子的一部分，柱体区的至少一部分处于体区的下方，包括：
将高能量P型杂质离子注入N型外延层以使得部分高能量杂质离子在N型外延层的与开口部对应的区域形成P型柱体区，并使部分高能量P型杂质离子打穿阻挡部进入P型体区成为P型体区的杂质离子的一部分，P型柱体区的至少一部分处于P型体区的下方；
高能量P型杂质离子的能量范围为2000～3500KeV。
较佳地，在设置用于制作柱体区的薄阻挡层的步骤之前，制造方法还包括以下步骤：
S1、在N型硅衬底表面形成N型外延层，并采用光刻和刻蚀工艺在N型外延层中形成沟槽。
较佳地，在设置用于制作柱体区的薄阻挡层的步骤之前，制造方法还包括以下步骤：
S2、在沟槽中形成栅介质层，栅介质层位于沟槽的侧面和底部表面；淀积多晶硅填充于沟槽中，通过CMP工艺形成多晶硅栅。
较佳地，在设置用于制作柱体区的薄阻挡层的步骤之前，制造方法还包括以下步骤：
S3、采用离子注入以及退火推阱工艺，注入P型杂质离子形成P型体区；注入N型杂质离子以形成位于P型体区的表面的N型重掺杂区。
较佳地，注入P型杂质离子形成P型体区的剂量范围为3.0e12～8.0e12cm-2。
较佳地，将高能量杂质离子注入N型外延层，以使得部分高能量杂质离子在N型外延层的与开口部对应的区域形成柱体区，并使部分高能量杂质离子打穿阻挡部以进入体区成为体区的杂质离子的一部分，柱体区的至少一部分处于体区的下方，包括：
将高能量P型杂质离子注入N型外延层以使得部分高能量杂质离子在N型外延层的与开口部对应的区域形成P型柱体区，并使部分高能量P型杂质离子打穿阻挡部进入P型体区成为P型体区的杂质离子的一部分，P型柱体区的至少一部分处于P型体区的下方，其中，还使部分高能量P型杂质离子进入N型重掺杂区。
较佳地，在形成柱体区的步骤之后，制造方法还包括：
采用光刻工艺定义有源区接触孔区域，对有源区接触孔区域的层间膜进行刻蚀，并采用离子注入工艺形成P型重掺杂区，并通过热过程激活杂质离子；沉积金属层。
较佳地，薄阻挡层包括光刻胶层或硬掩膜层。
本发明还提供一种超结沟槽栅MOSFET，超结沟槽栅MOSFET采用本发明的超结沟槽栅MOSFET的制造方法制造形成。
本发明的积极进步效果在于：本发明通过减薄高能量(>2000KeV)P-Pillar注入时光刻胶的厚度，使得深宽比减小，降低光刻工艺的难度。并且，其中部分P型杂质离子打穿阻挡层，使P-Pillar成为P型体区杂质离子一部分，因此通过减小P型阱注入的剂量，最终可实现与现有工艺相同的器件性能。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为现有技术中的一种N型超结沟槽栅MOSFET的结构示意图。
图2为现有技术中的一种N型超结沟槽栅MOSFET的制备形成沟槽的示意图。
图3为现有技术中的一种N型超结沟槽栅MOSFET的制备形成多晶硅栅的示意图。
图4为现有技术中的一种N型超结沟槽栅MOSFET的制备形成P型体区及源区的示意图。
图5为现有技术中的一种N型超结沟槽栅MOSFET的制备形成P型柱体区的示意图。
图6为现有技术中的一种N型超结沟槽栅MOSFET的制备形成P型重参杂区及金属层的示意图。
图7为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的流程图。
图8为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成沟槽的示意图。
图9为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成多晶硅栅的示意图。
图10为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成P型体区及源区的示意图。
图11为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成P型柱体区的示意图。
图12为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成P型重掺杂区及金属层的示意图。
图13为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的击穿电压对比曲线。
图14为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的IdVg对比曲线。
具体实施方式
下面举一较佳实施例，并结合附图来更清楚完整地说明本发明。
本实施例提供一种超结沟槽栅MOSFET的制造方法。参照图7，该超结沟槽栅MOSFET的制造方法包括以下步骤：
步骤S101、制作N型外延层和沟槽。
步骤S102、在沟槽中制作栅介质层和多晶硅栅。
步骤S103、制作体区和源区。
步骤S104、设置用于制作柱体区的薄阻挡层；将高能量杂质离子注入N型外延层，以使得部分高能量杂质离子在N型外延层的与开口部对应的区域形成柱体区，并使部分高能量杂质离子打穿阻挡部以进入体区成为体区的杂质离子的一部分。其中，薄阻挡层用于定义柱体区，薄阻挡层包括阻挡部和开口部，开口部的位置与柱体区相对应；薄阻挡层的厚度小于4um；柱体区的至少一部分处于体区的下方。
步骤S105、制作层间膜，对有源区接触孔区域的层间膜进行刻蚀，并采用离子注入工艺形成重掺杂区并通过热过程激活杂质离子；沉积金属层。
具体实施时，根据步骤S101，参照图8，在N型硅衬底1表面形成N型外延层(用于形成N型漂移区2)，并采用光刻和刻蚀工艺，在该外延层中形成沟槽。
然后，步骤S102，参照图9，通过热氧化或者沉积方式在上述沟槽中形成栅介质层3，该栅介质层位于沟槽的侧面和底部表面；淀积多晶硅填充于该沟槽中，通过CMP工艺形成多晶硅栅4。
然后，步骤S103，参照图10，采用离子注入以及退火推阱工艺，注入P型杂质离子(剂量范围为3.0e12～8.0e12cm-2)形成P型体区5，其中P型阱的结深小于等于上述栅极沟槽的深度；注入N型杂质离子，形成位于P型体区5表面的N型重掺杂区7，即为源区。
接下来，步骤S104，参照图11，采用光刻工艺定义出P型柱体区对应的区域注入形成P型柱体区8。作为一种可选的实施方式，薄阻挡层采用光刻胶实现。在该步骤中，相比于现有技术，减薄光刻胶厚度(≤4um)，高能量P型杂质离子(能量范围2000～3500KeV)打穿光刻胶，使P型杂质离子成为P型体区5杂质离子一部分，最后去除光刻胶。也即，将高能量P型杂质离子注入N型外延层以使得部分高能量杂质离子在N型外延层的与开口部对应的区域形成P型柱体区，同时，使部分高能量P型杂质离子打穿阻挡部进入P型体区成为P型体区的杂质离子的一部分。进一步地，还使部分高能量P型杂质离子进入N型重掺杂区。其中，光刻胶102的厚度小于等于4um，高能量P型杂质离子的能量范围为2000～3500KeV。其中5-1和7-1区域分别为包含有高能量P型杂质离子的P型体区及N型重掺杂区。在另一种可选的实施方式中，阻挡层采用硬掩膜。
然后，步骤S105，参照图12，淀积层间膜9；采用光刻工艺定义有源区接触孔区域，对有源区接触孔区域的层间膜进行刻蚀，并采用离子注入工艺形成P型重掺杂区6，并通过热过程激活杂质离子；沉积金属层10，完成该超结沟槽栅MOSFET器件的制作。
本实施例还提供一种超结沟槽栅MOSFET。该超结沟槽栅MOSFET的结构如图12所示。该超结沟槽栅MOSFET参照本实施例的超结沟槽栅MOSFET的制造方法制造形成。
图13示出了击穿电压曲线(BV Curve)，其中，横轴表征Vd，单位为V，纵轴表征Id，单位为A/um，曲线302表征现有技术的超结沟槽栅MOSFET器件的BV曲线，曲线301表征本实施例的超结沟槽栅MOSFET的BV曲线。
图14示出了IdVg曲线(Vd＝0.1V)，其中，横轴表征Vd，单位为V，纵轴表征Id，单位为A/um，曲线402表征现有技术的超结沟槽栅MOSFET器件的IdVg曲线，曲线401表征本实施例的超结沟槽栅MOSFET的IdVg曲线。
对比可见，现有技术的超结沟槽栅MOSFET器件的击穿电压(BV)为81.2V，导通电阻Rsp为25.93mOhm*mm2；而本实施例的超结沟槽栅MOSFET器件的击穿电压(BV)为86V，导通电阻Rsp为24.62mOhm*mm2。
现有技术中，对于高能量(>2000KeV)杂质离子注入，所需光刻胶厚度大于5um，在P-Pillar开口较小的情况下，深宽比较大。利用本实施例的超结沟槽栅MOSFET的制造方法，可以降低光刻工艺难度。
为了改善光刻过程中工艺稳定性，在本实施例的超结沟槽栅MOSFET的制造方法中，相比于现有技术，减薄高能量(>2000KeV)P-Pillar注入时阻挡层的厚度(≤4um)，部分P型杂质离子打穿阻挡层，使得P型杂质离子成为P型体区的一部分，可通过减小P型阱注入的剂量，最终可实现与现有工艺相同的器件性能。
根据本实施例的超结沟槽栅MOSFET的制造方法减薄高能量(>2000KeV)P-Pillar注入时光刻胶的厚度，会使得深宽比减小，降低光刻工艺的难度。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种超结沟槽栅MOSFET的制造方法，其特征在于，所述超结沟槽栅MOSFET包括体区、柱体区，所述制造方法包括以下步骤：
设置用于制作所述柱体区的薄阻挡层，所述薄阻挡层的厚度小于4um；所述薄阻挡层包括阻挡部和开口部；
将高能量杂质离子注入N型外延层，以使得部分所述高能量杂质离子在所述N型外延层与所述开口部对应的区域形成所述柱体区，并使部分所述高能量杂质离子打穿所述阻挡部以进入所述体区成为所述体区的杂质离子的一部分，所述柱体区的至少一部分处于所述体区的下方。
2.如权利要求1所述的超结沟槽栅MOSFET的制造方法，其特征在于，所述体区为P型体区，所述柱体区为P型柱体区；
所述将高能量杂质离子注入N型外延层，以使得部分所述高能量杂质离子在所述N型外延层的与所述开口部对应的区域形成所述柱体区，并使部分所述高能量杂质离子打穿所述阻挡部以进入所述体区成为所述体区的杂质离子的一部分，所述柱体区的至少一部分处于所述体区的下方，包括：
将高能量P型杂质离子注入所述N型外延层以使得部分所述高能量杂质离子在所述N型外延层的与所述开口部对应的区域形成所述P型柱体区，并使部分所述高能量P型杂质离子打穿所述阻挡部进入所述P型体区成为所述P型体区的杂质离子的一部分，所述P型柱体区的至少一部分处于所述P型体区的下方；
所述高能量P型杂质离子的能量范围为2000～3500KeV。
3.如权利要求2所述的超结沟槽栅MOSFET的制造方法，其特征在于，在所述设置用于制作所述柱体区的薄阻挡层的步骤之前，所述制造方法还包括以下步骤：
S1、在N型硅衬底表面形成所述N型外延层，并采用光刻和刻蚀工艺在所述N型外延层中形成沟槽。
4.如权利要求3所述的超结沟槽栅MOSFET的制造方法，其特征在于，在所述设置用于制作所述柱体区的薄阻挡层的步骤之前，所述制造方法还包括以下步骤：
S2、在所述沟槽中形成栅介质层，所述栅介质层位于所述沟槽的侧面和底部表面；淀积多晶硅填充于所述沟槽中，通过CMP工艺形成多晶硅栅。
5.如权利要求4所述的超结沟槽栅MOSFET的制造方法，其特征在于，在所述设置用于制作所述柱体区的薄阻挡层的步骤之前，所述制造方法还包括以下步骤：
S3、采用离子注入以及退火推阱工艺，注入P型杂质离子形成P型体区；注入N型杂质离子以形成位于所述P型体区的表面的N型重掺杂区。
6.如权利要求5所述的超结沟槽栅MOSFET的制造方法，其特征在于，所述注入P型杂质离子形成P型体区的剂量范围为3.0e12～8.0e12cm-2。
7.如权利要求5所述的超结沟槽栅MOSFET的制造方法，其特征在于，所述将高能量杂质离子注入N型外延层，以使得部分所述高能量杂质离子在所述N型外延层的与所述开口部对应的区域形成所述柱体区，并使部分所述高能量杂质离子打穿所述阻挡部以进入所述体区成为所述体区的杂质离子的一部分，所述柱体区的至少一部分处于所述体区的下方，包括：
将高能量P型杂质离子注入所述N型外延层以使得部分所述高能量杂质离子在所述N型外延层的与所述开口部对应的区域形成所述P型柱体区，并使部分所述高能量P型杂质离子打穿所述阻挡部进入所述P型体区成为所述P型体区的杂质离子的一部分，所述P型柱体区的至少一部分处于所述P型体区的下方，其中，还使部分所述高能量P型杂质离子进入所述N型重掺杂区。
8.如权利要求7所述的超结沟槽栅MOSFET的制造方法，其特征在于，在形成所述柱体区的步骤之后，所述制造方法还包括：
采用光刻工艺定义有源区接触孔区域，对所述有源区接触孔区域的层间膜进行刻蚀，并采用离子注入工艺形成P型重掺杂区，并通过热过程激活杂质离子；沉积金属层。
9.如权利要求1所述的超结沟槽栅MOSFET的制造方法，其特征在于，所述薄阻挡层包括光刻胶层或硬掩膜层。
10.一种超结沟槽栅MOSFET，其特征在于，所述超结沟槽栅MOSFET采用如权利要求1～9中任意一项所述的超结沟槽栅MOSFET的制造方法制造形成。
CN202111304524.6A 2021-11-05 2021-11-05 超结沟槽栅mosfet及制造方法 Pending CN114068673A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111304524.6A CN114068673A (zh) 2021-11-05 2021-11-05 超结沟槽栅mosfet及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111304524.6A CN114068673A (zh) 2021-11-05 2021-11-05 超结沟槽栅mosfet及制造方法

Publications (1)

Publication Number Publication Date
CN114068673A true CN114068673A (zh) 2022-02-18

Family

ID=80274028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111304524.6A Pending CN114068673A (zh) 2021-11-05 2021-11-05 超结沟槽栅mosfet及制造方法

Country Status (1)

Country Link
CN (1) CN114068673A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020115A1 (en) * 2001-07-05 2003-01-30 International Rectifier Corp. Power MOSFET with ultra-deep base and reduced on resistance
CN101667579A (zh) * 2008-08-20 2010-03-10 万国半导体股份有限公司 电荷平衡器件的结构及其制造方法
CN101982871A (zh) * 2009-09-24 2011-03-02 成都芯源系统有限公司 一种功率器件及其制造方法
CN102945799A (zh) * 2012-08-24 2013-02-27 电子科技大学 纵向功率半导体器件的制造方法
KR20140115821A (ko) * 2013-03-22 2014-10-01 파워큐브세미 (주) 슈퍼정션 반도체 및 제조방법
CN112701163A (zh) * 2021-02-05 2021-04-23 上海华虹宏力半导体制造有限公司 沟槽栅半导体器件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020115A1 (en) * 2001-07-05 2003-01-30 International Rectifier Corp. Power MOSFET with ultra-deep base and reduced on resistance
CN101667579A (zh) * 2008-08-20 2010-03-10 万国半导体股份有限公司 电荷平衡器件的结构及其制造方法
CN101982871A (zh) * 2009-09-24 2011-03-02 成都芯源系统有限公司 一种功率器件及其制造方法
CN102945799A (zh) * 2012-08-24 2013-02-27 电子科技大学 纵向功率半导体器件的制造方法
KR20140115821A (ko) * 2013-03-22 2014-10-01 파워큐브세미 (주) 슈퍼정션 반도체 및 제조방법
CN112701163A (zh) * 2021-02-05 2021-04-23 上海华虹宏力半导体制造有限公司 沟槽栅半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US10535764B2 (en) Device and fabrication of MOS device with island region
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
US9466700B2 (en) Semiconductor device and method of fabricating same
JP4833517B2 (ja) 迅速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔを製造する方法
US8928079B2 (en) MOS device with low injection diode
US7161208B2 (en) Trench mosfet with field relief feature
US11545545B2 (en) Superjunction device with oxygen inserted Si-layers
JP4741187B2 (ja) ドープカラムを含む高電圧電力ｍｏｓｆｅｔ
US20130280870A1 (en) Fabrication of mos device with integrated schottky diode in active region contact trench
CN108172563B (zh) 一种带有自对准接触孔的沟槽形器件及其制造方法
TW201344900A (zh) 具有超接面結構的半導體裝置及其製造方法
US8853779B2 (en) Process for manufacturing a power semiconductor device having charge-balance columnar structures on a non-planar surface, and corresponding power semiconductor device
CN112864246B (zh) 超结器件及其制造方法
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
CN110957357B (zh) 屏蔽栅极式金氧半场效应晶体管的制造方法
US9831336B2 (en) Process for forming a short channel trench MOSFET and device formed thereby
JP2002124675A (ja) 半導体装置およびその製造方法
CN114068673A (zh) 超结沟槽栅mosfet及制造方法
CN220774378U (zh) 金属氧化物半导体mos晶体管和设备
CN114023806A (zh) 超结沟槽栅mosfet和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination