CN102347354A - 锗硅异质结双极晶体管及制造方法 - Google Patents
锗硅异质结双极晶体管及制造方法 Download PDFInfo
- Publication number
- CN102347354A CN102347354A CN2010102458336A CN201010245833A CN102347354A CN 102347354 A CN102347354 A CN 102347354A CN 2010102458336 A CN2010102458336 A CN 2010102458336A CN 201010245833 A CN201010245833 A CN 201010245833A CN 102347354 A CN102347354 A CN 102347354A
- Authority
- CN
- China
- Prior art keywords
- region
- active area
- base
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 62
- 239000001301 oxygen Substances 0.000 claims abstract description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000001105 regulatory effect Effects 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 238000005516 engineering process Methods 0.000 claims description 33
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 32
- 229910052732 germanium Inorganic materials 0.000 claims description 28
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 28
- 150000002500 ions Chemical class 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000000926 separation method Methods 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 239000012528 membrane Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 6
- 150000001638 boron Chemical class 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 4
- 230000003071 parasitic effect Effects 0.000 abstract 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种锗硅异质结双极晶体管，形成于硅衬底上，有源区由场氧区隔离，其集电区形成于有源区中并延伸进入有源区两侧的场氧区底部；一赝埋层形成于有源区两侧的场氧区底部并和有源区边缘相隔一横向距离，赝埋层和集电区的延伸进入场氧区底部的部分形成接触并在赝埋层顶部的场氧区中形成一深孔接触引出集电区；本发明能通过调节上述横向距离调节器件的击穿电压。本发明还公开了一种锗硅异质结双极晶体管的制造方法。本发明能大幅度的增加器件的击穿电压，且仅需改变版图而不用改变工艺就可调节器件的击穿电压、有利于实现不同击穿电压的器件系统集成，还能减少器件的面积、以及能维持较高的特征频率、减小集电极的寄生电阻。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种锗硅异质结双极晶体管；本发明还涉及一种锗硅异质结双极晶体管的制造方法。
背景技术
随着锗硅(SiGe)工艺的日益成熟，射频电路集成也越来越普遍，射频接受、射频发射以及开关等都趋向集成，因此放大接受信号的低噪声放大器(LNA)和放大发射信号的功率放大器(PA)都应制作在同一芯片上，因此要求在同一套SiGe工艺平台上仅改变版图即可设计出不同击穿电压的高压锗硅异质结双极晶体管(SiGe HBT)，以满足不同放大器的需求。传统的高压SiGe HBT是采用重掺杂的N型埋层(NBL)，外延轻掺杂的集电区，通过改变集电区厚度和掺杂浓度而改变器件的击穿电压，集电区的引出是通过N+Sinker连接NBL实现，因此传统高压SiGe HBT是通过工艺的改变而得到不同的击穿电压，同一芯片上不能实现不同击穿电压的SiGe HBT，从而限制了射频电路的系统集成。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管，能大幅度的增加器件的击穿电压，且仅需改变版图而不用改变工艺就可调节器件的击穿电压、有利于实现不同击穿电压的器件系统集成，还能减少器件的面积、以及能维持较高的特征频率、减小集电极的寄生电阻。为此，本发明还要提供一种锗硅异质结双极晶体管的制造方法。
为解决上述技术问题，本发明提供一种锗硅异质结双极晶体管，形成于P型硅衬底上，有源区由场氧区隔离，所述锗硅异质结双极晶体管包括：
一集电区，由形成于所述有源区中的一N型离子注入区组成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部。所述集电区的N型离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
一赝埋层，由形成于所述有源区两侧的场氧区底部的N型离子注入区组成，所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述集电区的横向延伸进入所述场氧区底部的部分相接触，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压，通过在所述赝埋层顶部的场氧区形成的深孔接触引出所述集电区电极。所述赝埋层的N型离子注入工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。所述深孔接触是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。
一基区，由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极。所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层进行定义，所述基区窗口介质层包括第一层氧化硅薄膜、第二层多晶硅薄膜，所述第一层氧化硅薄膜形成于所述硅衬底上、第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上。所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV。锗的分布为是梯形分布、或三角形分布。
一发射区，由形成于所述本征基区上部的N型多晶硅组成，和所述本征基区形成接触。所述发射区位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层进行定义，所述发射区窗口介质层包括第三层氧化硅薄膜、第四层氮化硅薄膜，且所述第三层氧化硅薄膜形成于所述P型锗硅外延层上、所述第四层氮化硅薄膜形成于所述第三层氧化硅薄膜上。所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。在所述发射区侧面形成有氧化硅侧墙。所述发射区和所述外基区的表面都覆盖有硅化物。
为解决上述技术问题，本发明提供一种锗硅异质结双极晶体管的制造方法，包括如下步骤：
步骤一、在P型硅衬底上形成场氧区沟槽和有源区。
步骤二、形成赝埋层，在所述有源区两侧的场氧区底部的进行N型离子注入形成，所述赝埋层在横向位置上和所述有源区相隔一横向距离，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压。所述赝埋层的N型离子注入工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。
步骤三、在所述场氧区沟槽中填入氧化硅形成场氧区。
步骤四、形成集电区，在所述有源区中进行N型离子注入形成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部并和所述赝埋层形成接触。所述集电区的N型离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
步骤五、形成基区，在所述硅衬底上进行P型锗硅外延层生长形成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极。在生长所述P型锗硅外延层前，形成所述基区还包括如下步骤：形成基区窗口介质层的步骤，在所述硅衬底上形成第一层氧化硅薄膜、在所述第一层氧化硅薄膜上形成第二层多晶硅薄膜；形成基区窗口的步骤，通过刻蚀所述有源区上部的基区窗口介质层形成所述基区窗口，且所述基区窗口的尺寸大于或等于所述有源区尺寸。所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV。锗的分布为是梯形分布、或三角形分布。
步骤六、形成发射区，在所述本征基区上部进行N型多晶硅生长形成、且和所述本征基区形成接触。在生长所述N型多晶硅前，形成所述发射区还包括步骤：形成发射区窗口介质层的步骤，在所述P型锗硅外延层上形成第三层氧化硅薄膜、在第三层氧化硅薄膜上形成第四层氮化硅薄膜；形成发射区窗口的步骤，通过刻蚀所述本征基区上方的所述发射区窗口介质层形成所述发射区窗口，且所述发射区窗口的尺寸小于所述有源区尺寸。所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。
步骤七、在所述赝埋层顶部的场氧区中形成深孔接触引出所述集电区电极。通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成所述深孔接触。还包括在所述发射区和所述外基区的表面形成硅化物的步骤。
本发明具有如下的有益效果：
1、本发明大幅度的提高了锗硅异质结双极晶体管(SiGe HBT)的击穿电压。因为本发明采用赝埋层替代现有SiGe HBT中的N型埋层(NBL)，大幅度增加了BC结即基区和发射区间形成的PN结的击穿电压，并使得BC结的击穿不再由纵向结的耗尽区决定，而是由横向耗尽区决定。因为横向BC结的耗尽区会停止在赝埋层，横向延伸进入所述场氧区底部的集电区的尺寸将决定BC结的击穿电压，从而决定SiGe HBT的击穿电压BVCEO，所以本发明通过增加一个横向延伸进入所述场氧区底部的集电区的尺寸后也就提高了器件的BC结的击穿电压和SiGe HBT的击穿电压BVCEO。
2、本发明有利于具有不同击穿电压的SiGe HBT器件集成于同一芯片上。因为本发明的SiGe HBT器件结构仅需调节所述集电区的横向延伸进入场氧区底部的尺寸，就能方便的调节SiGe HBT器件的击穿电压。所以本发明能不需要改变器件的工艺条件下、仅利用版图的变化，就能同一芯片上制作出不同击穿电压的系列高压SiGe HBT器件，所以能实现不同击穿电压的SiGe HBT器件集成。同时，由于本发明实现器件的集成是不需改变器件的工艺条件，即没有改变集电区的深度和掺杂浓度，集电区的等效电阻和BC结电容都将不会大幅度变化，因此特征频率将保持相对稳定。
3、本发明还能减少器件的面积。由于本发明SiGe HBT采用在场氧区做深接触孔引出赝埋层作为集电极，避免了现有SiGe HBT器件采用N-sinker所造成的器件面积过大的问题，同时还减小了集电极的寄生电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例锗硅异质结双极晶体管结构示意图；
图2-图12是本发明实施例制造方法各步骤中的锗硅异质结双极晶体管结构示意图。
具体实施方式
如图1所示，是本发明实施例锗硅异质结双极晶体管结构示意图，本发明实施例锗硅异质结双极晶体管形成于P型硅衬底101上，有源区由场氧区102隔离，所述锗硅异质结双极晶体管包括：
一集电区104，由形成于所述有源区中的一N型离子注入区组成，所述集电区深度大于所述场氧区102底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区102底部。所述集电区的N型离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
一赝埋层103，由形成于所述有源区两侧的场氧区102底部的N型离子注入区组成，所述赝埋层103在横向位置上和所述有源区相隔一横向距离、且所述赝埋层103和所述集电区104的横向延伸进入所述场氧区底部的部分相接触，通过调节所述赝埋层103和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压，通过在所述赝埋层103顶部的场氧区102形成的深孔接触112引出所述集电区104电极。所述赝埋层103的N型离子注入工艺条件为：。所述深孔接触112是通过在所述赝埋层103顶部的场氧区102中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。
一基区107，由形成于所述硅衬底101上的P型锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区104形成接触，所述外基区形成于所述场氧区102上部且用于形成基区107电极。所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层进行定义，所述基区窗口介质层包括第一层氧化硅薄膜105、第二层多晶硅薄膜106，所述第一层氧化硅薄膜105形成于所述硅衬底101上、第二层多晶硅薄膜106形成于所述第一层氧化硅薄膜105上。所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV。锗的分布为是梯形分布、或三角形分布。
一发射区110，由形成于所述本征基区上部的N型多晶硅组成，和所述本征基区形成接触。所述发射区110位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层进行定义，所述发射区窗口介质层包括第三层氧化硅薄膜108、第四层氮化硅薄膜109，且所述第三层氧化硅薄膜108形成于所述P型锗硅外延层上、所述第四层氮化硅薄膜109形成于所述第三层氧化硅薄膜108上。所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。在所述发射区侧面形成有氧化硅侧墙111。所述发射区110和所述外基区的表面都覆盖有硅化物。
如图2-图12所示，是本发明实施例制造方法各步骤中的锗硅异质结双极晶体管结构示意图。本发明实施例制造方法包括如下步骤：
步骤一、如图2所示，在P型硅衬底上形成场氧区102沟槽和有源区，本发明实施例中所述场氧区102沟槽为一浅沟槽。
步骤二、形成赝埋层103。首先，如图3所示，用光刻定义赝埋层103区域，即用光刻胶形成所述赝埋层103离子注入时赝埋层保护窗口，该赝埋层保护窗口边缘和所述有源区边缘相隔一横向距离，通过调节该横向距离调节所述锗硅异质结双极晶体管的击穿电压。如图4所示，通过所述光刻胶形成的所述赝埋层保护窗口在所述有源区两侧的场氧区102底部的进行N型离子注入形成所述赝埋层103，形成的所述赝埋层103在横向位置上和所述有源区相隔一由所述赝埋层保护窗口定义的横向距离。所述赝埋层的N型离子注入工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。
步骤三、如图4所示，在所述场氧区102沟槽中填入氧化硅形成场氧区102即浅沟槽隔离区。
步骤四、形成集电区104。首先，如图5所示，用光刻定义集电区104区域，即用光刻胶形成所述集电区104离子注入时集电区保护窗口。如图6所示，通过所述集电区保护窗口在所述有源区中进行N型离子注入形成所述集电区104。所述集电区104深度大于所述场氧区102底部的深度、且所述集电区104横向延伸进入所述有源区两侧的场氧区102底部并和所述赝埋层103互相重叠并形成良好接触。最后再进行热推阱工艺。所述集电区104的N型离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
步骤五、形成基区107。首先，如图7所示，形成基区窗口介质层：在所述硅衬底101上形成第一层氧化硅薄膜105、在所述第一层氧化硅薄膜105上形成第二层多晶硅薄膜106。其次，形成基区窗口：通过刻蚀所述有源区上部的基区窗口介质层即所述第一层氧化硅薄膜105和第二层多晶硅薄膜106，且所述基区窗口的尺寸大于或等于所述有源区尺寸，这样就能保证有源区上生长的基区的锗硅外延层都是单晶层。如图8所示，在所述硅衬底101上进行P型锗硅外延层生长。如图9所示，刻蚀掉所述基区107外部的所述P型锗硅外延层以及基区窗口介质层，形成所述基区107，其中形成于所述有源区上部为所述本征基区，所述本征基区和所述集电区104形成接触；形成于所述场氧区102上部的为所述外基区，大部分所述外基区和所述场氧区102相隔有所述基区窗口介质层，所述基区窗口介质层能降低所述外基区与所述集电区之间的结电容。所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV。锗的分布为是梯形分布、或三角形分布。
步骤六、形成发射区110。首先，如图10所示，形成发射区窗口介质层：在所述基区107的所述P型锗硅外延层上形成第三层氧化硅薄膜108、在第三层氧化硅薄膜108上形成第四层氮化硅薄膜109；形成发射区窗口：通过刻蚀所述本征基区上方的所述发射区窗口介质层即第三层氧化硅薄膜108和第四层氮化硅薄膜109形成所述发射区窗口，且所述发射区窗口的尺寸小于所述有源区尺寸，这样就能避免有源区边缘的P型锗硅外延层质量较差对本征BE结的影响。如图11所示，再在所述本征基区上部进行N型多晶硅生长并刻蚀形成所述发射区110，所述发射区110和所述本征基区形成接触。所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。
步骤七、如图12所示，在所述基区107的外基区中注入P型杂质，并通过所述外基区引出所述基区电极。制作所述发射区110的氧化硅侧墙111，所述氧化硅侧墙111能避免发射区110硅化物和外基区上硅化物的短路。在所述发射区110和所述外基区上生长硅化物，能降低寄生电阻。在所述赝埋层103顶部的场氧区102中形成深孔接触112引出所述集电区104电极。通过在所述赝埋层103顶部的场氧区102中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成所述深孔接触112。还包括形成所述外基区、发射区110的接触孔的工艺，以及其它厚道工艺。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (19)
1.一种锗硅异质结双极晶体管，形成于P型硅衬底上，有源区由场氧区隔离，其特征在于，所述锗硅异质结双极晶体管包括：
一集电区，由形成于所述有源区中的一N型离子注入区组成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部；
一赝埋层，由形成于所述有源区两侧的场氧区底部的N型离子注入区组成，所述赝埋层在横向位置上和所述有源区相隔一横向距离、且所述赝埋层和所述集电区的横向延伸进入所述场氧区底部的部分相接触，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压，通过在所述赝埋层顶部的场氧区形成的深孔接触引出所述集电区电极；
一基区，由形成于所述硅衬底上的P型锗硅外延层组成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极；
一发射区，由形成于所述本征基区上部的N型多晶硅组成，和所述本征基区形成接触。
2.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述集电区的N型离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
3.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述赝埋层的N型离子注入工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。
4.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述本征基区的位置和大小由一基区窗口进行定义，所述基区窗口位于所述有源区上方且所述基区窗口的尺寸大于或等于所述有源区尺寸，所述基区窗口的位置和大小由基区窗口介质层进行定义，所述基区窗口介质层包括第一层氧化硅薄膜、第二层多晶硅薄膜，所述第一层氧化硅薄膜形成于所述硅衬底上、第二层多晶硅薄膜形成于所述第一层氧化硅薄膜上。
5.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2注入能量为1KeV～50KeV；锗的分布为是梯形分布、或三角形分布。
6.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述发射区位置和大小由一发射区窗口进行定义，所述发射区窗口位于所述本征基区上方且所述发射区窗口的尺寸小于所述有源区尺寸，所述发射区窗口的位置和大小由发射区窗口介质层进行定义，所述发射区窗口介质层包括第三层氧化硅薄膜、第四层氮化硅薄膜，且所述第三层氧化硅薄膜形成于所述P型锗硅外延层上、所述第四层氮化硅薄膜形成于所述第三层氧化硅薄膜上。
7.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。
8.如权利要求1所述锗硅异质结双极晶体管，其特征在于：在所述发射区侧面形成有氧化硅侧墙。
9.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述发射区和所述外基区的表面都覆盖有硅化物。
10.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述深孔接触是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成。
11.一种锗硅异质结双极晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、在P型硅衬底上形成场氧区沟槽和有源区；
步骤二、形成赝埋层，在所述有源区两侧的场氧区底部的进行N型离子注入形成，所述赝埋层在横向位置上和所述有源区相隔一横向距离，通过调节所述赝埋层和所述有源区的横向距离调节所述锗硅异质结双极晶体管的击穿电压；
步骤三、在所述场氧区沟槽中填入氧化硅形成场氧区；
步骤四、形成集电区，在所述有源区中进行N型离子注入形成，所述集电区深度大于所述场氧区底部的深度、且所述集电区横向延伸进入所述有源区两侧的场氧区底部并和所述赝埋层形成接触；
步骤五、形成基区，在所述硅衬底上进行P型锗硅外延层生长形成，包括一本征基区和一外基区，所述本征基区形成于所述有源区上部且和所述集电区形成接触，所述外基区形成于所述场氧区上部且用于形成基区电极；
步骤六、形成发射区，在所述本征基区上部进行N型多晶硅生长形成、且和所述本征基区形成接触；
步骤七、在所述赝埋层顶部的场氧区中形成深孔接触引出所述集电区电极。
12.如权利要求11所述方法，其特征在于：步骤二中所述赝埋层的N型离子注入工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量1KeV～100KeV。
13.如权利要求11所述方法，其特征在于：步骤四中所述集电区的N型离子注入工艺条件为：注入剂量1e12cm-2～5e14cm-2，注入能量为50KeV～500KeV。
14.如权利要求11所述方法，其特征在于：步骤五中还包括如下步骤：
形成基区窗口介质层的步骤：在所述硅衬底上形成第一层氧化硅薄膜、在所述第一层氧化硅薄膜上形成第二层多晶硅薄膜；
形成基区窗口的步骤：通过刻蚀所述有源区上部的基区窗口介质层形成所述基区窗口，且所述基区窗口的尺寸大于或等于所述有源区尺寸。
15.如权利要求11所述方法，其特征在于：步骤五中所述P型锗硅外延层采用硼掺杂，该硼掺杂的工艺为离子注入工艺，工艺条件为：注入剂量为1e14cm-2～1e16cm-2、注入能量为1KeV～50KeV；锗的分布为是梯形分布、或三角形分布。
16.如权利要求11所述方法，其特征在于：步骤六中还包括如下步骤：
形成发射区窗口介质层的步骤：在所述P型锗硅外延层上形成第三层氧化硅薄膜、在第三层氧化硅薄膜上形成第四层氮化硅薄膜；
形成发射区窗口的步骤：通过刻蚀所述本征基区上方的所述发射区窗口介质层形成所述发射区窗口，且所述发射区窗口的尺寸小于所述有源区尺寸。
17.如权利要求11所述锗硅异质结双极晶体管，其特征在于：步骤六中所述发射区的N型多晶硅通过N型离子注入进行掺杂，所述N型离子注入的工艺条件为：注入剂量1e14cm-2～1e16cm-2，注入能量10KeV～200KeV。
18.如权利要求11所述锗硅异质结双极晶体管，其特征在于：步骤七中是通过在所述赝埋层顶部的场氧区中开一深孔并在所述深孔中淀积钛/氮化钛阻挡金属层后、再填入钨形成所述深孔接触。
19.如权利要求11所述锗硅异质结双极晶体管，其特征在于：还包括在所述发射区和所述外基区的表面形成硅化物的步骤。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010245833.6A CN102347354B (zh) | 2010-08-05 | 2010-08-05 | 锗硅异质结双极晶体管及制造方法 |
| US13/198,570 US20120032233A1 (en) | 2010-08-05 | 2011-08-04 | Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010245833.6A CN102347354B (zh) | 2010-08-05 | 2010-08-05 | 锗硅异质结双极晶体管及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102347354A true CN102347354A (zh) | 2012-02-08 |
| CN102347354B CN102347354B (zh) | 2013-04-24 |
Family
ID=45545838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010245833.6A Active CN102347354B (zh) | 2010-08-05 | 2010-08-05 | 锗硅异质结双极晶体管及制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120032233A1 (zh) |
| CN (1) | CN102347354B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035688A (zh) * | 2012-05-08 | 2013-04-10 | 上海华虹Nec电子有限公司 | 一种锗硅hbt器件及其制造方法 |
| CN103839985A (zh) * | 2012-11-26 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt工艺中的横向寄生pnp器件及制造方法 |
| CN104576715A (zh) * | 2014-07-24 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极晶体管及制造方法 |
| CN107967391A (zh) * | 2017-11-30 | 2018-04-27 | 上海安路信息科技有限公司 | 生成可变换参数的晶体管的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412281B (zh) * | 2010-09-26 | 2013-07-24 | 上海华虹Nec电子有限公司 | 锗硅异质结双极晶体管 |
| US8785977B2 (en) * | 2012-11-08 | 2014-07-22 | Shanghai Hua Hong Nec Electronics Co., Ltd. | High speed SiGe HBT and manufacturing method thereof |
| CN108781076B (zh) | 2016-03-15 | 2022-08-09 | 理想能量有限公司 | 具有防止意外导通的被动部件的双基极连接式双极晶体管 |
| WO2017212337A1 (en) * | 2016-06-08 | 2017-12-14 | Tamicare Ltd. | Liquid polymer sprayed sheet with fused layers and variable ratio of polymers droplets and entrapped bubbles |
| US10153361B2 (en) * | 2016-11-23 | 2018-12-11 | Globalfoundries Inc. | Heterojunction bipolar transistor device integration schemes on a same wafer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656809B2 (en) * | 2002-01-15 | 2003-12-02 | International Business Machines Corporation | Method to fabricate SiGe HBTs with controlled current gain and improved breakdown voltage characteristics |
| CN101101922A (zh) * | 2007-08-01 | 2008-01-09 | 中电华清微电子工程中心有限公司 | Npn型的锗硅异质结双极晶体管及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465870B2 (en) * | 2001-01-25 | 2002-10-15 | International Business Machines Corporation | ESD robust silicon germanium transistor with emitter NP-block mask extrinsic base ballasting resistor with doped facet region |
| US6724066B2 (en) * | 2001-04-30 | 2004-04-20 | Texas Instruments Incorporated | High breakdown voltage transistor and method |
| EP1643549B8 (en) * | 2004-09-30 | 2019-03-06 | Infineon Technologies AG | Method for producing vertical bipolar transistors and integrated circuit with vertical bipolar transistors |
| JP2008218564A (ja) * | 2007-03-01 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2010
- 2010-08-05 CN CN201010245833.6A patent/CN102347354B/zh active Active
-
2011
- 2011-08-04 US US13/198,570 patent/US20120032233A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6656809B2 (en) * | 2002-01-15 | 2003-12-02 | International Business Machines Corporation | Method to fabricate SiGe HBTs with controlled current gain and improved breakdown voltage characteristics |
| CN101101922A (zh) * | 2007-08-01 | 2008-01-09 | 中电华清微电子工程中心有限公司 | Npn型的锗硅异质结双极晶体管及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035688A (zh) * | 2012-05-08 | 2013-04-10 | 上海华虹Nec电子有限公司 | 一种锗硅hbt器件及其制造方法 |
| CN103035688B (zh) * | 2012-05-08 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 一种锗硅hbt器件及其制造方法 |
| CN103839985A (zh) * | 2012-11-26 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt工艺中的横向寄生pnp器件及制造方法 |
| CN103839985B (zh) * | 2012-11-26 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt工艺中的横向寄生pnp器件及制造方法 |
| CN104576715A (zh) * | 2014-07-24 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极晶体管及制造方法 |
| CN107967391A (zh) * | 2017-11-30 | 2018-04-27 | 上海安路信息科技有限公司 | 生成可变换参数的晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102347354B (zh) | 2013-04-24 |
| US20120032233A1 (en) | 2012-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102347354B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102412281B (zh) | 锗硅异质结双极晶体管 | |
| CN102097464B (zh) | 高压双极晶体管 | |
| CN102403222B (zh) | 锗硅异质结双极晶体管的制造方法 | |
| CN102446965B (zh) | 锗硅异质结双极晶体管 | |
| CN102088029B (zh) | SiGe BiCMOS工艺中的PNP双极晶体管 | |
| CN102104064B (zh) | SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN103035690B (zh) | 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法 | |
| US8455975B2 (en) | Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process | |
| CN102064190B (zh) | SiGe BiCMOS工艺中的SiGe PNP双极晶体管 | |
| CN102386218B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 | |
| CN103137675B (zh) | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 | |
| CN103107185B (zh) | 锗硅功率hbt、其制造方法及锗硅功率hbt多指器件 | |
| CN102104065B (zh) | SiGe HBT工艺中的寄生横向型PNP三极管 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN102456726B (zh) | 锗硅异质结双极晶体管 | |
| CN104576715A (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN103066119B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN103730354A (zh) | 锗硅异质结双极晶体管的制造方法 | |
| CN103178086A (zh) | 一种SiGe HBT工艺中的VPNP器件及其制造方法 | |
| CN103137471A (zh) | SiGe HBT工艺中的自隔离型寄生PNP器件的制造方法 | |
| CN102403343B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及制造方法 | |
| CN102412280A (zh) | 锗硅hbt工艺中的横向型寄生pnp器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |