CN107967391A - 生成可变换参数的晶体管的方法 - Google Patents

生成可变换参数的晶体管的方法 Download PDF

Info

Publication number
CN107967391A
CN107967391A CN201711238526.3A CN201711238526A CN107967391A CN 107967391 A CN107967391 A CN 107967391A CN 201711238526 A CN201711238526 A CN 201711238526A CN 107967391 A CN107967391 A CN 107967391A
Authority
CN
China
Prior art keywords
variable element
parameter
transistor according
definition
element transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711238526.3A
Other languages
English (en)
Inventor
邹志博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlogic Information Science & Technology Co Ltd
Original Assignee
Shanghai Anlogic Information Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlogic Information Science & Technology Co Ltd filed Critical Shanghai Anlogic Information Science & Technology Co Ltd
Priority to CN201711238526.3A priority Critical patent/CN107967391A/zh
Publication of CN107967391A publication Critical patent/CN107967391A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及集成电路领域，公开了一种生成可变参数晶体管的方法，包括以下步骤：定义需要修改的参数，根据工艺设计规则对每一定义的参数进行编程，生成一个程序脚本文件；将所述程序脚本文件加载到电子设计自动化工具的主控窗口；创建程序脚本文件中指定的库，在电子设计自动化工具的主控窗口内运行程序脚本文件以生成晶体管。所述方法能够同时修改多个参数，生成多种不用注入类型的晶体管，并且在不同工艺厂商和不同工艺制程方面，均可以快速、高效作出修改并生成所需晶体管，适用多个不同工艺厂商、不同工艺制程。

Description

生成可变换参数的晶体管的方法
技术领域
本发明涉及晶体管集成电路领域，特别涉及生成可变换参数的晶体管的方法。
背景技术
Virtuoso(集成电路设计软件)是Cadence公司推出的版图设计工具。在绘制版图时N型金属-氧化物-半导体(nmos)和P型金属-氧化物-半导体(pmos)是经常使用的两种基本器件。在FPGA芯片中数字电路偏多，经常使用各种尺寸的晶体管。但是在使用工艺厂商提供的标准单元时候，可能达不到数字电路设计工程师对信号速度、信号强度的要求。对于手工版图设计工程师来说，一方面很难控制模块面积，另一方面优化布线资源时也会有诸多限制，比如金属一在生成晶体管时已经被接触孔占用，被迫增大面积、使用上层金属。基于这种情况，提供一种既没有接触孔和金属一，又可以通过版图设计规则验证(DRC)的可变换参数的晶体管显得尤为重要。
发明内容
本发明的目的在于提供一种生成可变换参数的晶体管的方法，能够同时修改多个参数，生成多种不用注入类型的晶体管。
本发明涉及一种生成可变参数晶体管的方法，包括以下步骤：
定义需要修改的参数，根据工艺设计规则对每一定义的参数进行编程，生成一个程序脚本文件；
将所述程序脚本文件加载到电子设计自动化工具的主控窗口；
创建程序脚本文件中指定的库，在所述主控窗口内运行程序脚本文件以生成晶体管。
在一个优选例中，同时修改多个所述参数。
在一个优选例中，所述需要修改的参数包括晶体管数量。
在一个优选例中，所述需要修改的参数包括晶体管的宽长比、长、宽、和/或多晶硅间的间距。
在一个优选例中，所述定义需要修改的参数包括有源区定义为active、多晶硅定义为poly。
在一个优选例中，所述定义需要修改的参数包括注入层定义为implant。
在一个优选例中，所述工艺设计规则是DRC rule。
在一个优选例中，所述程序脚本文件是Skill语言。
在一个优选例中，所述对每一个定义的参数进行编程，包括注入层距有源区的距离、多晶硅在垂直方向相对有源区的延长距离、有源区距多晶硅的距离。
在一个优选例中，所述电子设计自动化工具是Cadence。
本发明实施方式与现有技术相比，至少具有以下区别和效果：
本发明使用Skill语言的程序，通用性强，在不同工艺厂商和不同工艺制程方面，均可以快速、高效作出修改并生成所需晶体管，适用多个不同工艺厂商、不同工艺制程，均可以快速、高效作出修改并生成所需晶体管。
本发明提供了一种版图工程师在绘制数字模块版图时优化走线线道的方法，不会生成接触孔和金属层并且在初始时定义了所有图层，包括有源区定义为active、多晶硅定义为poly、注入层定义为implant，能够根据不同工艺厂商对图层进行赋值，同一个程序可以适用多个工艺厂商。进一步地，根据工艺厂商所提供的工艺设计规则进行编程，在调用时候不会有版图设计规则验证错误。
可以理解，在本发明范围内中，本发明的上述各技术特征和在下文(如实施方式和例子)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。
附图说明
图1是本申请实施方式中一种生成可变参数晶体管的流程图。
图2是本申请实施例中一种修改四种参数的晶体管示意图。
图3是本申请实施例中一种生成的晶体管示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本申请的实施方式涉及一种生成可变参数晶体管的方法，图1是本申请实施方式中一种生成可变参数晶体管的流程图。如图1所示，所述生成可变参数晶体管的方法包括：
编写和配置基于Skill语言的程序，包括以下步骤：
步骤101：定义需要修改的参数，根据工艺设计规则对每一定义的参数进行编程，生成一个程序脚本文件；
在一个实施例中，所述需要修改的参数包括参数的个数、类型、范围，以及晶体管所用到的图形参数的定义、赋值。
在一个实施例中，所述需要修改的参数包括晶体管的宽长比、长、宽、数量和多晶硅间的间距。
在一个实施例中，所述定义需要修改的参数包括有源区定义为active、多晶硅定义为poly、注入层定义为implant。
在一个实施例中，所述需要修改的参数包括多个上述参数。
在一个实施例中，所述工艺设计规则是DRC rule。
在一个实施例中，所述对每一个定义的参数进行编程，包括有源区距多晶硅的距离、注入层距有源区的距离、多晶硅在垂直方向相对有源区的延长距离。
在一个实施例中，所述程序脚本文件是mos.il。
此后进入步骤102：将所述程序脚本文件加载到电子设计自动化工具的主控窗口；
在一个实施例中，所述电子设计自动化工具是Cadence。
此后进入步骤103：创建程序脚本文件中指定的库，在电子设计自动化工具的主控窗口内运行程序脚本文件以生成晶体管。
在一个实施例中，通过修改注入层的参数，生成N型金属-氧化物-半导体和/或P型金属-氧化物-半导体。
在一个实施例中，通过定义多个注入层，生成高低压晶体管。
在一个实施例中，一种修改四种参数的晶体管示意图如图2所示，修改的参数包括：数量gate为2，长,length为0.04，款width为0.14，多晶硅间的间距spacing为0.14，其生成的晶体管如图3所示。
在一个实施例中，生成可变参数集体管的方法如下所示：
pcDefinePCell(list(ddGetObj("ldk")"nmos""layout")；定义一个参数化的单元
需要说明的是，在本专利的申请文件中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。
在本发明提及的所有文献都在本申请中引用作为参考，就如同每一篇文献被单独引用作为参考那样。此外应理解，在阅读了本发明的上述讲授内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所要求保护的范围。

Claims (10)

1.一种生成可变参数晶体管的方法，其特征在于，包括以下步骤：
定义需要修改的参数，根据工艺设计规则对每一定义的参数进行编程，生成一个程序脚本文件；
将所述程序脚本文件加载到电子设计自动化工具的主控窗口；
创建程序脚本文件中指定的库，在所述主控窗口内运行程序脚本文件以生成晶体管。
2.根据权利要求1所述的生成可变参数晶体管的方法，其特征在于，同时修改多个所述参数。
3.根据权利要求1所述的生成可变参数晶体管的方法，其特征在于，所述需要修改的参数包括晶体管数量。
4.根据权利要求1所述的生成可变参数晶体管的方法，其特征在于，所述需要修改的参数包括晶体管的宽长比、长、宽、和/或多晶硅间的间距。
5.根据权利要求1所述的生成可变参数晶体管的方法，其特征在于，所述定义需要修改的参数包括有源区定义为active、多晶硅定义为poly。
6.根据权利要求1所述的生成可变参数晶体管的方法，其特征在于，所述定义需要修改的参数包括注入层定义为implant。
7.根据权利要求1所述的生成可变参数晶体管的方法，其特征在于，所述工艺设计规则是DRC rule。
8.根据权利要求1所述的生成可变参数晶体管的方法，其特征在于，所述程序脚本文件是Skill语言。
9.根据权利要求1所述的生成可变参数晶体管的方法，其特征在于，所述对每一个定义的参数进行编程，包括注入层距有源区的距离、多晶硅在垂直方向相对有源区的延长距离、有源区距多晶硅的距离。
10.根据权利要求1所述的生成可变参数晶体管的方法，其特征在于，所述电子设计自动化工具是Cadence。
CN201711238526.3A 2017-11-30 2017-11-30 生成可变换参数的晶体管的方法 Pending CN107967391A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711238526.3A CN107967391A (zh) 2017-11-30 2017-11-30 生成可变换参数的晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711238526.3A CN107967391A (zh) 2017-11-30 2017-11-30 生成可变换参数的晶体管的方法

Publications (1)

Publication Number Publication Date
CN107967391A true CN107967391A (zh) 2018-04-27

Family

ID=61998229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711238526.3A Pending CN107967391A (zh) 2017-11-30 2017-11-30 生成可变换参数的晶体管的方法

Country Status (1)

Country Link
CN (1) CN107967391A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109543298A (zh) * 2018-11-22 2019-03-29 中国电子科技集团公司第四十七研究所 一种cadence中原理图替换元器件库的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458722A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 具有扩展性的rfcmos模型的参数计算方法
CN102347354A (zh) * 2010-08-05 2012-02-08 上海华虹Nec电子有限公司 锗硅异质结双极晶体管及制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458722A (zh) * 2007-12-14 2009-06-17 上海华虹Nec电子有限公司 具有扩展性的rfcmos模型的参数计算方法
CN102347354A (zh) * 2010-08-05 2012-02-08 上海华虹Nec电子有限公司 锗硅异质结双极晶体管及制造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
刘国才 等: "Matlab用于空间综合材料装置的可靠性分析", 《电子产品可靠性与环境试验》 *
刘成玉 等: "Cadence中的参数化单元(Pcell)的开发应用", 《集成电路通讯》 *
威斯特（WESTE，H.E.）等: "《CMOS超大规模集成电路设计 第3版》", 30 April 2006, 中国电力出版社 *
曹华: "基于Tcl脚本语言的ASIC后端设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109543298A (zh) * 2018-11-22 2019-03-29 中国电子科技集团公司第四十七研究所 一种cadence中原理图替换元器件库的方法

Similar Documents

Publication Publication Date Title
US7802218B2 (en) Layout analysis method and apparatus for semiconductor integrated circuit
CN101266626B (zh) 处理集成电路的方法
CN106934090B (zh) 时脉树架构、集成电路及其布局方法
US8356271B2 (en) Layout testing method and wafer manufacturing method
US20080309374A1 (en) Semiconductor integrated circuit, layout design method of semiconductor integrated circuit, and layout program product for same
EP2698820A2 (en) Layout circuit optimization for deep submicron technologies
Kumar et al. On design of temperature invariant physically unclonable functions based on ring oscillators
US7823106B2 (en) Variable performance ranking and modification in design for manufacturability of circuits
TWI695283B (zh) 半導體佈局結構及其設計方法
JP2010020553A (ja) 半導体集積回路のマスクレイアウト検証方法
US20180284831A1 (en) Current reference circuit and semiconductor integrated circuit including the same
US10242950B2 (en) Semiconductor device, method of manufacturing the same and generation method of unique information
CN107967391A (zh) 生成可变换参数的晶体管的方法
JP2008112383A (ja) 半導体集積回路設計方法、および設計プログラム
CN101739470B (zh) Mos晶体管多尺寸器件的工艺偏差模型的建立方法
CN105844012A (zh) 一种分立器件的版图比对原理图验证方法及装置
US8196088B2 (en) Method and structure for screening NFET-to-PFET device performance offsets within a CMOS process
KR101053531B1 (ko) 반도체 장치 및 이의 캘리브레이션 방법
Yasufuku et al. Investigation of determinant factors of minimum operating voltage of logic gates in 65-nm CMOS
CN105808811B (zh) 电路仿真设备、电路仿真方法和电路仿真程序
JP2017168569A (ja) 集積回路、その設計方法、設計装置、設計プログラム
JP4334660B2 (ja) ラッチアップ検証方法及び検証装置
US20110131541A1 (en) Spice corner model generating method and apparatus
Velayudhan et al. TCAD simulation of interface traps related variability in bulk decananometer mosfets
JP6835573B2 (ja) 電圧調整回路、及び電圧調整方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Applicant after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: 200437 room 112, building 1, 623 Miyun Road, Hongkou District, Shanghai

Applicant before: ANLOGIC INFOTECH Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20180427

RJ01 Rejection of invention patent application after publication