JP2017168569A - 集積回路、その設計方法、設計装置、設計プログラム - Google Patents

集積回路、その設計方法、設計装置、設計プログラム Download PDF

Info

Publication number
JP2017168569A
JP2017168569A JP2016051068A JP2016051068A JP2017168569A JP 2017168569 A JP2017168569 A JP 2017168569A JP 2016051068 A JP2016051068 A JP 2016051068A JP 2016051068 A JP2016051068 A JP 2016051068A JP 2017168569 A JP2017168569 A JP 2017168569A
Authority
JP
Japan
Prior art keywords
cell
wiring
capacitor
integrated circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016051068A
Other languages
English (en)
Other versions
JP6245295B2 (ja
Inventor
崇 後藤
Takashi Goto
崇 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2016051068A priority Critical patent/JP6245295B2/ja
Priority to US15/458,247 priority patent/US20170271317A1/en
Publication of JP2017168569A publication Critical patent/JP2017168569A/ja
Application granted granted Critical
Publication of JP6245295B2 publication Critical patent/JP6245295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 より多くの容量を追加することが可能となり、電源ノイズ耐性の高い集積回路を設計することが可能となる集積回路を提供すること。【解決手段】 本発明は、容量の一方の端子と電源端子及び前記容量の他方の端子とグランド端子を配線で接続したデフォルトセル、前記容量、前記電源端子、前記グランド端子のみを備えるブランクセルを備え、前記デフォルトセルが前記集積回路の空いている箇所に配置され、前記配置されたデフォルトセルの配線と前記集積回路の別の配線がショートする場合、前記ブランクセルが配置され、配置した前記ブランクセルの、前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線が、前記集積回路の別の配線を回避して配置されることを特徴とする集積回路である。【選択図】 図１

Description

本発明は、集積回路、その設計方法、設計装置、設計プログラムに関し、特にオンチップデカップリングキャパシタを搭載した集積回路、その設計方法、設計装置、設計プログラムに関する。
微細パタンで作製され高速動作するＬＳＩ（Large Scale Integration）の設計を行う場合、ＬＳＩ中にオンチップデカップリングキャパシタを設置する必要があることが多い。オンチップデカップリングキャパシタとは、キャパシタが持つ充放電機能を利用し、ＬＳＩの電源端子を結ぶ配線［電源ライン］に発生する電圧変動等のノイズを吸収するために、電源ラインに配置するキャパシタである。具体的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタのゲートを電源（ＶＤＤ）、ソースとドレインをグランド（ＧＮＤ）に接続したセルを、ＬＳＩ内に多数配置することで実現する。それらのセル、つまりオンチップデカップリングキャパシタの機能を持ち論理的な機能を持たないセルを、オンチップデカップリングキャパシタセルと呼ぶ。オンチップデカップリングキャパシタセルを以降キャパシタセルと略す。
キャパシタセルをＬＳＩに搭載する方法としては、一つは論理回路のレイアウトを行う前に特定の配線パタンを有するキャパシタセルを予め準備して敷き詰める方法がある。また論理回路のレイアウトを行った後のＬＳＩの空き領域について、予め準備したキャパシタセルを敷き詰める方法もある。前者の論理回路のレイアウトを行う前にキャパシタセルを敷き詰める方法は、必要なキャパシタをある程度予測して敷き詰めるため、安全をみて本来必要な量よりも過剰に挿入してしまう傾向がある。そのため、その後の論理回路のレイアウトを行う際、レイアウトツールのリソース（消費メモリ、処理速度）が悪化してしまう恐れがある。
一方、後者の論理回路のレイアウトを行った後にキャパシタセルを敷き詰める方法では、実際の論理回路のレイアウトに基づき電源解析ツールを用いて必要キャパシタ量を求める。しかし配置配線密度の高い領域ではキャパシタセル内の配線と、論理集積回路の配線が干渉することにより十分なキャパシタを配置できない。そのため、設計完了後に既に設計して配置した配線の密度を低くするように論理回路のレイアウトを変更するなどの後戻りが生じる。また、配線の周辺に余分なスペースを確保する必要がある。それらの結果チップサイズの増大を招く恐れがある。
特開2005−276970号公報 特開2011−035210号公報 特開2002−288253号公報
"CMOS VLSI設計の原理 システムの観点から"第２刷（丸善株式会社、ISBN4-621-03294-1）115頁 表4.5
特許文献１（特許公開2005−276970号公報）に示されるような、予め複数の配線パタンを有するデカップリングキャパシタを準備し、論理集積回路の配線と干渉しないパタンを持つキャパシタセルを選択して配置するなどの手法も存在する。しかし、全ての配線パタンの組み合わせを網羅するようなキャパシタセルを準備することは困難であり、結果として充分なキャパシタセルを配置することが困難な場合があった。
また特許文献２（特開2011-035210号公報）は、配置済みのキャパシタセルをEMI(電磁ノイズ)対策のセルとして使用するために、Ｎ型ＭＯＳトランジスタのソース、ドレインを制御電圧用の端子に接続し、制御電圧を調整することで共振周波数を可変としている（同文献の実施形態１、図３）。もしくは、キャパシタセルを構成するP型トランジスタのゲートをグランド端子に、バックゲートを電源端子に接続している（同文献の実施形態２、図９）。
この特許文献２には、キャパシタセル内の配線と、論理集積回路の配線が干渉することにより十分なキャパシタを配置できない問題についての記述も示唆もない。
本発明の目的は、以上述べた問題点を解決し、より多くの容量を追加することが可能となり、電源ノイズ耐性の高い集積回路を設計することが可能となる集積回路、その設計方法、設計装置、設計プログラムを提供することである。
本発明は、容量の一方の端子と電源端子及び前記容量の他方の端子とグランド端子を配線で接続したデフォルトセル、前記容量、前記電源端子、前記グランド端子のみを備えるブランクセルを備え、
前記デフォルトセルが前記集積回路の空いている箇所に配置され、
前記配置されたデフォルトセルの配線と前記集積回路の別の配線がショートする場合、前記ブランクセルが配置され、
配置した前記ブランクセルの、前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線が、前記集積回路の別の配線を回避して配置されることを特徴とする集積回路、である。
また本発明は、容量の一方の端子と電源端子及び前記容量の他方の端子とグランド端子を配線で接続したデフォルトセル、前記容量、電源端子、グランド端子のみを備えるブランクセルを備え、
前記デフォルトセルを前記集積回路の空いている箇所に配置し、
前記配置されたデフォルトセルの配線と前記集積回路の別の配線がショートする場合、前記デフォルトセルに代えて前記ブランクセルを配置し、
配置した前記ブランクセルの、前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線を、前記集積回路の別の配線を回避して配置することを特徴とする集積回路の設計方法、である。
また本発明は、集積回路の配置配線情報と物理ライブラリが入力される配置配線情報・各種ライブラリ入力手段、
設計規則情報が入力される設計規則入力手段、
前記配置配線情報・各種ライブラリ入力手段と設計規則入力手段から、各配線に必要なキャパシタセル量を算出するキャパシタセル量算出手段、
前記キャパシタセル量算出手段で算出したキャパシタセル量に基づき、前記各配線に前記必要なキャパシタセルを追加するキャパシタセル追加手段、
前記ャパシタセル追加手段で追加したキャパシタセルの配線と前記集積回路の前記キャパシタセルとは別の配線がショートするかどうかを検出し、ショートする場合には、容量、電源端子、グランド端子のみを備えるブランクセルを配置し、配置した前記ブランクセルの、前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線を、前記集積回路の別の配線を回避して配置するキャパシタセル形成手段、
追加された前記キャパシタセルと前記ブランクセルの容量が、前記各配線におけるキャパシタの必要量とを比較するキャパシタセル容量計算手段、
を備えることを特徴とする集積回路設計装置、である。
また本発明は、容量の一方の端子と電源端子及び前記容量の他方の端子とグランド端子を配線で接続したデフォルトセル、前記容量、電源端子、グランド端子のみを備えるブランクセルを用意する処理と、
前記デフォルトセルを前記集積回路の空いている箇所に配置する処理と、
前記配置されたデフォルトセルの配線と前記集積回路の別の配線がショートする場合、前記デフォルトセルに代えて前記ブランクセルを配置する処理と、
配置した前記ブランクセルの、前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線を、前記集積回路の別の配線を回避して配置する処理を、
コンピュータに実行させることを特徴とする集積回路の設計プログラム、である。
本発明によれば、背景技術で述べた手法では一般信号配線とキャパシタセルのメタル成分が干渉し、キャパシタセルの配置ができなかった箇所においても、より多くの容量を追加することが可能となり、電源ノイズ耐性の高い集積回路を設計することが可能となる。
本発明の第１の実施形態のＬＳＩ設計装置を示すブロック図である。 本発明の第１の実施形態のＬＳＩ設計工程を示すフローチャートである。 本発明の第１の実施形態のデフォルトセル内における配線の例を示す模式的平面図である。 デフォルトセル内の配線と、ＬＳＩの配線とがショートしている例を示す模式的平面である。 本発明の第１の実施形態で用いるブランクセルを示す模式的平面図である。 本発明の第１の実施形態でメタル第２層を用いてブランクセルのＧＮＤ端子とドレインＧＮＤ配線を接続したことを示す模式的平面図である。 本発明の第１の実施形態で、幹線を用いてゲートとＶＤＤ端子を接続したことを示す模式的平面図である。 本発明の第１の実施形態で、支線を用いて幹線同士を接続したことを示す模式的平面図である。 本発明の第１の実施形態で、ブランクセルにメタル第１層の配線が並走している場合には幹線が引き出せないことを示す模式的平面図である。 非特許文献１に示された「典型的な４μｍシリコンゲートＣＭＯＳプロセスの容量」を示す図である。 本発明の第２の実施形態を説明するための模式的平面図である。 本発明の第３の実施形態を説明するための図である。
（第１の実施形態）
（構成の説明）
以下図を用いて本発明の第１の実施形態を説明する。図１は第１の実施形態のＬＳＩ設計装置１０を示すブロック図である。本実施形態のＬＳＩは、スタンダードセル方式で設計される論理集積回路である。ＬＳＩ設計装置１０は少なくとも、配置配線情報・各種ライブラリ情報入力手段１０１、設計規則入力手段１０２、キャパシタセル量算出手段１０３、キャパシタセル追加手段１０４、キャパシタセル形成手段１０５、キャパシタセル容量計算手段１０６、配置配線情報出力手段１０７及び制御手段１０８を備える。
配置配線情報・各種ライブラリ情報入力手段１０１は、ＬＳＩの配置配線情報２０１と物理ライブラリ情報２０２などＬＳＩレイアウトを行う際に必要な情報を取り込む。配置配線情報２０１は例えばＡＬＵ（Arithmetic and Logic Unit算術論理演算ユニット）、加算回路、メモリ等のブロックの機能と配置の情報、配線情報等であり、ＬＳＩ設計者が入力する。物理ライブラリ情報２０２はＬＳＩ設計装置１０内のストレージやメモリに記憶しておくか、ＬＳＩ設計装置１０の外から取り込む。また配置配線情報・各種ライブラリ情報入力手段１０１は、ＬＳＩを機能ブロックなど適宜の単位の領域に分割する。以下、配置配線情報・各種ライブラリ情報入力手段１０１は配線・ライブラリ情報入力手段１０１と略称する。
設計規則入力手段１０２はＬＳＩレイアウト中に必要なキャパシタセル量を計算するための設計規則情報２０３を入力する。設計規則情報２０３はＬＳＩ設計装置１０内のストレージやメモリに記憶しておくか、ＬＳＩ設計者が入力する。
キャパシタセル量算出手段１０３は、配線・ライブラリ情報入力手段１０１が分割した各領域について、配置配線情報と設計規則を参照して、ＬＳＩにノイズを発生させないあるいは発生したノイズを吸収するのに必要なキャパシタセル量を算出し、キャパシタセルを挿入すべき配線を決定する。
キャパシタセル追加手段１０４は、キャパシタセル量算出手段１０３が各分割領域について算出した必要キャパシタセル量に基づき、分割領域内の空いている部分に対し、必要な量を満たすまで配線パタン付きのキャパシタセルを追加する。キャパシタの追加なので、配線領域の空いている部分つまり配線下にトランジスタ等の素子がない空いた部分に追加する。
キャパシタセル形成手段１０５は、キャパシタセル追加手段１０４で追加したデフォルトセル内の配線と、配線・ライブラリ情報入力手段１０１で入力したＬＳＩの一般の配線がショートしているかどうかを検出する。つまりそのままデフォルトセルを追加すると、デフォルトセル内の配線が、デフォルトセルと同じ領域を走る一般の配線と接触してショートしてしまうかどうかを検出する。もしショートするなら、ＶＤＤ,ＧＮＤ端子のみを持つキャパシタセル（以降ブランクセルと称す）を配置する。配置したあと、一般信号配線とショートしないよう、ブランクセル内のトランジスタのゲートとＶＤＤ端子、ソース、ドレインとブランクセルのＧＮＤ端子を接続する形でブランクセルに対しメタル配線を施したキャパシタセル（以降カスタマイズドセルと称す）を形成する。
キャパシタセル容量計算手段１０６は、キャパシタセル追加手段１０４で追加されたデフォルトセル、キャパシタセル形成手段１０５で追加されたブランクセル、もしくは同手段１０５で形成されたカスタマイズドセルに応じた容量を加算し、キャパシタセル量算出手段１０３で計算された各配線内に対するキャパシタの必要量と比較する。
配置配線情報出力手段１０７は、キャパシタセルが追加されたＬＳＩの配置配線情報を出力する。
制御手段１０８は上記一連の処理を制御する。
なお、図面中の矢印の向きは、一例を示すものであり、ブロック間の信号の向きを限定するものではない。
（動作の説明）
第１の実施形態のＬＳＩ設計工程を示すフローチャート（図２）を参照して、本実施形態のＬＳＩ設計装置１０の動作について説明する。
まず、配線・ライブラリ情報入力手段１０１が、ＬＳＩの配置配線情報２０１と物理ライブラリ情報２０２などＬＳＩレイアウトを行う際に必要な情報をＬＳＩ設計装置１０に取り込む（Ｓ１０１）。また配置配線情報・各種ライブラリ情報入力手段１０１は、ＬＳＩを機能ブロックなど適宜の単位の領域に分割する。
次に、設計規則入力手段１０２は、ＬＳＩレイアウト中に必要なキャパシタセル量を計算するための設計規則情報２０３を入力する（Ｓ１０２）。
次に、キャパシタセル量算出手段１０３は、配線・ライブラリ情報入力手段１０１で入力した配置配線情報と設計規則入力手段１０２で入力した設計規則を参照して、分割したＬＳＩの各領域について必要なキャパシタセル量を算出する（Ｓ１０３）。必要なキャパシタセル量の算出には、例えば、特許文献３（特開2002-288253号公報）などに示される技術を用いることができる。このＳ１０３工程によりＬＳＩ内を縦横に通過する電源配線の間隔（パワー・グリッド）等によって決められた領域毎に必要なキャパシタセル量が計算される。このキャパシタセル量の計算は概略次のようになる。
集積回路の平面図を作成する。平面図はハードウェア記述言語で定義される。この平面図上にパワー・グリッド（電源配線の間隔）を重ね合わせ、平面図およびパワー・グリッドを複数の領域に分割する。分割した各領域毎に、パワー・グリッドの電圧をサポートするのに必要なサポート・デカップリング・キャパシタンス値を決定する。また各領域毎の固有キャパシタンス値を決定する。固有キャパシタンス値は各領域の大きさ等に応じた固有の容量値である。
このサポート・デカップリング・キャパシタンス値および固有キャパシタンス値に基づいて、必要なデカップリング・キャパシタンス値を決定する。各領域毎の必要なデカップリング・キャパシタンス値は、固有キャパシタンス値からサポート・デカップリング・キャパシタンス値を引くことによって決定される。
次いで、必要なデカップリング・キャパシタンス値に対するデカップリング・キャパシタ・エリアを決定する。デカップリング・キャパシタ・エリアに基づいて、領域中の回路エリアを修正する。
次に、キャパシタセル追加手段１０４は、キャパシタセル量算出手段１０３で算出したキャパシタセル量に基づき、同じく設計規則入力手段１０２によって決められた分割領域内の空いている部分に対し、必要な量を満たすまで配線パタン付きのキャパシタセルを追加する（Ｓ１０４）。キャパシタセルは、セル内に配置されるトランジスタのゲートとＶＤＤ(電源)端子、及びドレインとＧＮＤ(接地)端子がメタル配線、及びコンタクトによって接続されることにより構成され、その配線の幅、長さにより決定される固定量の容量をもつ。以降、配線パタン付きのキャパシタセルをデフォルトセルと称する。
デフォルトセル内における配線の例を図３に示す。図３（ａ）はソース、ゲート、ドレインを備えたMOSFETの模式的平面図であり、配線を表示していない。図３（ｂ）は図３（ａ）のソースとドレインをＧＮＤに接続し、ゲートを電源ＶＤＤに接続したデフォルトセルの模式的平面図である。必要な容量の大きさによってデフォルトセルの大きさを変えることが可能である。図３（ｂ）は最小単位のデフォルトセル１００である。図３（ｃ）は図３（ｂ）の５〜６倍の容量を持つデフォルトセル１００’の模式的平面図である。図３（ｂ）、（ｃ）のデフォルトセルあるいはその間の面積、寸法、容量を持つデフォルトセルを物理ライブラリ情報２０２の一部として保持しておく。配置する配線の空き領域の面積、寸法、その領域に必要な追加容量に応じて、物理ライブラリ情報２０２の中から適切な面積、寸法、容量のデフォルトセルを選択するとよい。上述のＳ１０３におけるキャパシタセル量の算出とは、配置する空き領域の面積と必要な追加容量から、どの種類のデフォルトセルをいくつ選択して追加すればよいかを算出することである。
配線はメタル第１層によって構成される。尚、簡単化のため、メタル層以外の構成要素については図による説明を割愛する。
次に、キャパシタセル形成手段１０５は、キャパシタセル追加手段１０４で追加したデフォルトセル内の配線と、配線・ライブラリ情報入力手段１０１で入力したＬＳＩの配線がショートしているかどうかを検出する。ショートしているならば、ＶＤＤ,ＧＮＤ端子のみを持つキャパシタセル（ブランクセル）を配置する。そのあと、一般信号配線とショートしないよう、ブランクセル内のトランジスタのゲートとＶＤＤ端子、ソース、ドレインとブランクセルのＧＮＤ端子を接続する形でブランクセルに対しメタル配線を施したキャパシタセル（以降カスタマイズドセルと称す）を形成する。なおブランクセルについてもデフォルトセルと同様に様々な面積、寸法、容量のものを物理ライブラリ情報２０２の一部として保持しておき、必要に応じて適したブランクセルを選択すると良い。
具体的な説明として、まず、デフォルトセル内の配線と、ＬＳＩの配線（２本の信号配線）がショートしている例を図４に示す。図中で「×」を付けた箇所がショートしている箇所である。ＧＮＤ端子５０１、ソースＧＮＤ配線５０３、ドレインＧＮＤ配線５０４、ＶＤＤ端子５０２、ゲートＶＤＤ配線５０５と信号配線３０１，３０２は全て同層（メタル第１層）である。なお実際には例えばソースＧＮＤ配線５０３とソース４０１の間には絶縁層（不図示）を設け、上方から見てソースＧＮＤ配線５０３とソース４０１が重なった箇所の絶縁層に開孔し（不図示）、その開孔においてソースＧＮＤ配線５０３とソース４０１を接続する。図４では開孔は図示していない。ドレインＧＮＤ配線５０４とドレイン４０２，ゲートＶＤＤ配線５０５とゲート４０３も同様に間に絶縁層を挟み、絶縁層に開孔して接続する。
ＧＮＤ端子５０１からソースＧＮＤ配線５０３を延ばしてソース４０１と電気的に接続するように配線するが、そのソースＧＮＤ配線５０３が信号配線３０１とショートする。またＧＮＤ端子５０１からドレインＧＮＤ配線５０４を延ばしてドレイン４０２と電気的に接続するように配線するが、そのソースＧＮＤ配線５０３も信号配線３０２とショートする。更にＶＤＤ端子５０２はゲートＶＤＤ配線５０５（幹線と支線がある、後述）を延ばしてゲート４０３と電気的に接続するが、信号配線３０２はゲートＶＤＤ配線５０５ともショートする。このような状況に対する本実施形態による回避手法の詳細を、図５〜図８を用いて以下に示す。
1. まず当該領域にブランクセル３００と信号配線３０１，信号配線３０２を配置する（図５）。
2. ブランクセル３００のＧＮＤ端子５０１とソース４０１、ドレイン４０２を、それぞれメタル第１層を使って接続しようとすると、図４に示したように、ＧＮＤ端子５０１との接続配線が信号配線３０２とショートしてしまう。ショートを避けるため、図６に示すように、メタル第１層である信号配線３０２を跨いでＧＮＤ端子５０１とドレインＧＮＤ配線５０４を電気的に接続するメタル第２層（メタル第２層ドレインＧＮＤ配線５４０）を設ける。ヴィア１２はメタル第２層ドレインＧＮＤ配線５４０とＧＮＤ端子５０１及びドレインＧＮＤ配線５０４を電気的に接続する。ヴィア１２はメタル第１層とメタル第２層を層厚方向に電気的に接続する配線である。
3. 同様に信号配線３０２との接触を避けるよう、ブランクセル３００のＶＤＤ端子５０２とゲート４０３を接続する。具体的な接続方法としては、まず図７の縦方向にＶＤＤ端子からゲートＶＤＤ配線の幹線５０５ａを伸ばし、次に幹線５０５ａ同士を繋ぐよう図８の横方向の支線５０５ｂを形成する。対象をメタル第２層まで増やすと配線時間が増大するのでこの場合はメタル第１層のみを使用して形成する。なお図８では幹線５０５ａと支線５０５ｂが交差するように見えるが設計データ上でのことであり、物理的には同層のメタルである。
4. 前記2.において、ブランクセルのＧＮＤ端子とソース、ドレインが接続できない場合や3.においてブランクセルのＶＤＤ端子とゲート領域を接続する幹線が引き出せない（デカップリングキャパシタとして構成することができない場合）は処理を行わない。つまりブランクセル３００が配置されたままとする。たとえば、図９で示すように、ＶＤＤ端子５０２近傍にメタル第１層の配線（ここでは信号配線３０３）が並走している場合、ＶＤＤ端子５０２から図９の縦方向の幹線が引き出せない。そのためこの場合はブランクセルのままとなる。
次にキャパシタセル容量計算手段１０６は、キャパシタセル追加手段１０４で追加されたデフォルトセル、キャパシタセル形成手段１０５で追加されたブランクセル、もしくはキャパシタセル形成手段１０５で形成されたカスタマイズドセルに応じた容量を加算し、キャパシタセル量算出手段１０３で計算された各領域内に対するキャパシタの必要量と比較する。
以上の工程で必要なキャパシタ量が得られていなければ、キャパシタセル量算出手段１０３によって決められた配線内の、別の空いている箇所に対し、キャパシタセル追加手段１０４による追加と、それに続いてキャパシタセル形成手段１０５によるキャパシタセル形成を再度行う。
デフォルトセル、およびブランクセルにおいては、セルの大きさに応じた固有の容量値をもち、それらはセルの設計時点で既に決定した値として、配線・ライブラリ情報入力手段１０１で入力される。容量値の一例については、関連文献として、非特許文献１（”CMOS VLSI設計の原理 システムの観点から” 第２刷（丸善株式会社 ISBN4-621-03294-1）115頁 表4.5 典型的な４μｍシリコンゲートＣＭＯＳプロセスの容量）で示されている。ここでは4μｍゲートプロセスにおける、各構成要素の容量について面積に比例した値がおのおの定義されている（図１０）。構成要素の面積が決まるとそれぞれが持つ容量値も一意に決まるので、最終的にセル個別の容量値として定義される。
カスタマイズセルの容量については先に説明したブランクセル３００が持つ容量成分に加え、メタル第１層とポリシリコン（多結晶シリコン）の間に形成される寄生容量を持つ。寄生容量の大きさは、メタル第１層の配線とゲート面との重なりの面積に比例し、具体例としては図１０に”ポリ上の金属”が有する容量値として、最小0.4×10-4pF/μｍ2、最大0.6×10-4pF/μｍ2が示されている。この値とキャパシタセル形成手段１０５で配線されたメタル第１層の配線面積との積で寄生容量を求める。この値はＬＳＩレイアウト行う際に必要な情報として、配線・ライブラリ情報入力手段１０１によって与えられる。なお図１０の「CMOS」は相補型(Complementary)MOSの略、「ポリ」はポリシリコンの略である。また「拡散」は拡散層の略で、シリコンに不純物をドーピングしてソース、ドレインなどの層を形成したものを意味する。
ＬＳＩの全領域に対し、キャパシタセル量算出手段１０３によって決められた領域の空いている全ての箇所キャパシタセルが挿入され、必要な容量が満たされたら（Ｓ１１０のＹＥＳ）、配置配線情報出力手段１０７によって、オンチップキャパシタセルが追加されたＬＳＩの配置配線情報を出力する（Ｓ１１１）。しかし満たされなければ（Ｓ１１０のＮＯ）、キャパシタセルの追加（キャパシタセル追加手段１０４）、キャパシタセルの形成（キャパシタセル形成手段１０５）、キャパシタセル容量の計算（キャパシタセル容量計算手段１０６）を、満たされるまで繰り返す。
（効果の説明）
背景技術で述べた手法では、一般信号配線とキャパシタセルのメタル成分が干渉し、キャパシタセルの配置ができない箇所があった。本実施形態によれば、より多くの容量を追加することが可能となり、電源ノイズ耐性の高いＬＳＩを設計することが可能となる。
なお本実施形態では図６に示すように、ＧＮＤ端子５０１とドレイン４０２を接続する場合にヴィア１２とメタル第２層を用いたが、信号配線３０１の位置によってはＧＮＤ端子５０１とソース４０１を接続する場合にヴィアとメタル第２層を用いる場合もある。またドレインとソースの両方でヴィアとメタル第２層を用いる場合もある。これらも本発明に含まれることは明らかである。
また本実施形態ではドレインＧＮＤ配線信号とショートするのは信号配線であった。しかし信号配線以外の、例えば、前述のＶＤＤ端子５０２とＧＮＤ端子５０１が含まれるのとは別の電源配線などとショートする場合でも、本発明を適用することは可能である。
（第２の実施形態）
第１の実施形態では信号配線３０２を回避するのに、第２層ドレインＧＮＤ配線５４０を用いた。しかし、信号配線３０２と幹線５０５ａ、支線５０５ｂとの間に第１層メタル配線を行う隙間があれば、図１１に示すように、その隙間にメタル第１層ドレインＧＮＤ配線５９０を通すこともできる。
（第３の実施形態）
図１２を用いて本発明の第３の実施形態を説明する。デフォルトセル１５０は容量３０の一方に接続する配線４０と電源端子ＶＤＤ及び容量３０の他方に接続する配線５０とグランド端子ＧＮＤを配線で接続したセルである。またブランクセル３５０は容量３０、電源端子ＶＤＤ、グランド端子ＧＮＤのみを備えるセルである。デフォルトセル１５０を集積回路２０の空いている箇所に配置する。集積回路２０にはデフォルトセル１５０を接続して容量３０を追加する対象の配線以外の別の配線６０１，６０２が走っている場合がある。図１２では別の配線６０２とデフォルトセル１５０の他方の配線５０がショートしてしまう。図中の×がショートを示している。
ショートする場合にはデフォルトセル１５０に代えてブランクセル３５０を配置する。配置したブランクセル３５０の、ショートする箇所における容量と電源端子またはグランド端子との配線を、別の配線６０２を回避するように、別の配線６０２よりも上層の配線層として配線層５５を配置して回避する。配線層５５の一方の端を容量の他方に接続する配線５０’にヴィア１３で接続し、他方の端をＧＮＤ端子に同じくヴィア１３で接続する。
このようにすれば、より多くの容量を追加することが可能となり、電源ノイズ耐性の高い集積回路を設計することが可能となる。
（他の実施形態）
第１、第２の実施形態ではMOSFETのソースとドレインをＧＮＤに接続し、ゲートをＶＤＤに接続して容量を構成している。しかしMOSFETから構成する以外でもＬＳＩ上に容量を形成することは可能である。例えばメタル／絶縁層／メタルの積層構造による容量でもよい。この容量とＶＤＤ端子、ＧＮＤ端子だけを備えたセルをブランクセルとし、ＶＤＤ端子と容量の一方の電極を接続する配線及びＧＮＤ端子と容量の他方の電極を接続する配線を行ったセルをデフォルトセルとしてもよい。
また、計算の簡略化のため、配線幅が固定される場合においては面積あたりの容量値を配線の単位長さあたりの配線容量として、配線の長さと積算することで簡易的に求めても良い。
また、第１〜第３の実施形態のＬＳＩ設計装置は、専用の装置によって実現してもよいが、コンピュータ（情報処理装置）によっても実現可能である。この場合、係るコンピュータは、メモリ（不図示）に格納された設計プログラムをＣＰＵ（Central Processing Unit、不図示）に読み出し、読み出したソフトウェア・プログラムをＣＰＵにおいて実行する。更に、係るプログラムを格納した、コンピュータ読み取り可能な記憶媒体も、本発明を構成すると捉えることができる。
本発明は、MOSFETを使用し、スタンダードセル方式、ゲートアレイ方式等で設計される半導体論理集積回路のレイアウト設計において適用できる。
１０ ＬＳＩ設計装置
１２、１３ ヴィア
３０ 容量
４０ 容量の一方に接続する配線
５０，５０’ 容量の他方に接続する配線
１００、１５０ デフォルトセル
１０１ 配置配線情報・各種ライブラリ情報入力手段
１０２ 設計規則入力手段
１０３ キャパシタセル量算出手段
１０４ キャパシタセル追加手段
１０５ キャパシタセル形成手段
１０６ キャパシタセル容量計算手段
１０７ 配置配線情報出力手段
１０８ 制御装置
２０１ 配置配線情報
２０２ 物理ライブラリ情報
２０３ 設計規則情報
３００、３５０ ブランクセル
３０１，３０２、３０３ 信号配線
４０１ ソース
４０２ ドレイン
４０３ ゲート
５０１ ＧＮＤ端子
５０２ ＶＤＤ端子
５０３ ソースＧＮＤ配線
５０４ ドレインＧＮＤ配線
５０５ ゲートＶＤＤ配線
５０５ａ 幹線
５０５ｂ 支線
５４０ メタル第２層ドレインＧＮＤ配線
５９０ メタル第１層ドレインＧＮＤ配線
６０１，６０２ 別の配線

Claims (10)

  1. 容量の一方の端子と電源端子及び前記容量の他方の端子とグランド端子を配線で接続したデフォルトセル、前記容量、前記電源端子、前記グランド端子のみを備えるブランクセルを備え、
    前記デフォルトセルが空いている箇所に配置され、
    前記配置されたデフォルトセルの配線と前記集積回路の別の配線がショートする場合、前記ブランクセルが配置され、
    配置した前記ブランクセルの、前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線が、前記集積回路の別の配線を回避して配置されることを特徴とする集積回路。
  2. 前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線は、前記集積回路の別の配線とは別の配線層として配置される請求項１に記載の集積回路。
  3. 前記集積回路の空いている箇所は配線領域である請求項１または２に記載の集積回路。
  4. 前記容量はMOSFETのゲートを前記電源端子、ソース、ドレインを前記グランド端子に接続したものである請求項１から３のいずれか一項に記載の集積回路。
  5. 前記集積回路はスタンダードセル方式の集積回路である請求項１から４のいずれか一項に記載の集積回路。
  6. 容量の一方の端子と電源端子及び前記容量の他方の端子とグランド端子を配線で接続したデフォルトセル、前記容量、電源端子、グランド端子のみを備えるブランクセルを備え、
    前記デフォルトセルを前記集積回路の空いている箇所に配置し、
    前記配置されたデフォルトセルの配線と前記集積回路の別の配線がショートする場合、前記デフォルトセルに代えて前記ブランクセルを配置し、
    配置した前記ブランクセルの、前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線を、前記集積回路の別の配線を回避して配置することを特徴とする集積回路の設計方法。
  7. 前記配置したデフォルトセルまたはブランクセルの容量が必要量に達しない場合は、達するまで前記デフォルトセルまたは前記ブランクセルを追加で配置する請求項６に記載の集積回路の設計方法。
  8. 集積回路の配置配線情報と物理ライブラリが入力される配置配線情報・各種ライブラリ入力手段、
    設計規則情報が入力される設計規則入力手段、
    前記配置配線情報・各種ライブラリ入力手段と設計規則入力手段から、各配線に必要なキャパシタセル量を算出するキャパシタセル量算出手段、
    前記キャパシタセル量算出手段で算出したキャパシタセル量に基づき、前記各配線に前記必要なキャパシタセルを追加するキャパシタセル追加手段、
    前記キャパシタセル追加手段で追加したキャパシタセルの配線と前記集積回路の前記キャパシタセルとは別の配線がショートするかどうかを検出し、ショートする場合には、容量、電源端子、グランド端子のみを備えるブランクセルを配置し、配置した前記ブランクセルの、前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線を、前記集積回路の別の配線を回避して配置するキャパシタセル形成手段、
    追加された前記キャパシタセルと前記ブランクセルの容量と必要量とを比較するキャパシタセル容量計算手段、
    を備えることを特徴とする集積回路設計装置。
  9. 前記配置したデフォルトセルまたはブランクセルの容量が必要量に達しない場合は、達するまで前記デフォルトセルまたは前記ブランクセルを追加で配置する請求項８に記載の集積回路設計装置。
  10. 容量の一方の端子と電源端子及び前記容量の他方の端子とグランド端子を配線で接続したデフォルトセル、前記容量、電源端子、グランド端子のみを備えるブランクセルを用意する処理と、
    前記デフォルトセルを前記集積回路の空いている箇所に配置する処理と、
    前記配置されたデフォルトセルの配線と前記集積回路の別の配線がショートする場合、前記デフォルトセルに代えて前記ブランクセルを配置する処理と、
    配置した前記ブランクセルの、前記ショートする箇所における前記容量と前記電源端子または前記グランド端子との配線を、前記集積回路の別の配線を回避して配置する処理を、
    コンピュータに実行させることを特徴とする集積回路の設計プログラム。
JP2016051068A 2016-03-15 2016-03-15 集積回路、その設計方法、設計装置、設計プログラム Active JP6245295B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016051068A JP6245295B2 (ja) 2016-03-15 2016-03-15 集積回路、その設計方法、設計装置、設計プログラム
US15/458,247 US20170271317A1 (en) 2016-03-15 2017-03-14 Integrated circuit, and design method, design apparatus and design program for integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016051068A JP6245295B2 (ja) 2016-03-15 2016-03-15 集積回路、その設計方法、設計装置、設計プログラム

Publications (2)

Publication Number Publication Date
JP2017168569A true JP2017168569A (ja) 2017-09-21
JP6245295B2 JP6245295B2 (ja) 2017-12-13

Family

ID=59855932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016051068A Active JP6245295B2 (ja) 2016-03-15 2016-03-15 集積回路、その設計方法、設計装置、設計プログラム

Country Status (2)

Country Link
US (1) US20170271317A1 (ja)
JP (1) JP6245295B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044142A1 (ja) 2017-09-01 2019-03-07 国立大学法人名古屋大学 基板製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017127276A1 (de) * 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Standardzellen und abwandlungen davon innerhalb einer standardzellenbibliothek
WO2022256955A1 (en) * 2021-06-07 2022-12-15 Synopsys, Inc. Metal-insulator-metal capacitor insertion

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189936A (ja) * 1988-01-26 1989-07-31 Fujitsu Ltd 集積回路の自動配線方法
JP2002288253A (ja) * 2001-01-16 2002-10-04 Internatl Business Mach Corp <Ibm> 集積回路設計中にデカップリング・キャパシタンスを加えるための方法
JP2005209776A (ja) * 2004-01-21 2005-08-04 Toshiba Corp 自動設計方法、自動設計装置、及び半導体集積回路
JP2005276970A (ja) * 2004-03-24 2005-10-06 Nec Corp オンチップデカップリングキャパシタ挿入方法及び集積回路装置
JP2009231675A (ja) * 2008-03-25 2009-10-08 Nec Corp 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置
JP2011035210A (ja) * 2009-08-03 2011-02-17 Renesas Electronics Corp 半導体集積回路、及び半導体集積回路のレイアウト方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656834A (en) * 1994-09-19 1997-08-12 Philips Electronics North America Corporation IC standard cell designed with embedded capacitors
US5761080A (en) * 1995-11-22 1998-06-02 International Business Machines Corporation Method and apparatus for modeling capacitance in an integrated circuit
JP3747968B2 (ja) * 1996-12-16 2006-02-22 富士通株式会社 集積回路装置
US5790839A (en) * 1996-12-20 1998-08-04 International Business Machines Corporation System integration of DRAM macros and logic cores in a single chip architecture
US5883814A (en) * 1997-03-13 1999-03-16 International Business Machines Corporation System-on-chip layout compilation
JP4004105B2 (ja) * 1997-07-24 2007-11-07 富士通株式会社 電源回路図の設計システム
JP3789266B2 (ja) * 1999-12-27 2006-06-21 Ｎｅｃエレクトロニクス株式会社 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体
US6574786B1 (en) * 2000-07-21 2003-06-03 Aeroflex UTMC Microelectronics Systems, Inc. Gate array cell generator using cadence relative object design
WO2002007788A1 (en) * 2000-07-26 2002-01-31 Jacques Protic A sterilisation process and apparatus therefor
US6323050B1 (en) * 2000-10-02 2001-11-27 International Business Machines Corporation Method for evaluating decoupling capacitor placement for VLSI chips
US6604226B2 (en) * 2001-11-21 2003-08-05 Sun Microsystems, Inc. Verifying on-chip decoupling capacitance using transistor and capacitor surface area information
US6877144B1 (en) * 2002-02-28 2005-04-05 Dupont Photomasks, Inc. System and method for generating a mask layout file to reduce power supply voltage fluctuations in an integrated circuit
JP4112244B2 (ja) * 2002-03-04 2008-07-02 富士通株式会社 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法
US6732335B2 (en) * 2002-04-23 2004-05-04 Oki Electric Industry Co., Ltd. Semiconductor IC with an inside capacitor for a power supply circuit and a method of automatically designing the same
US6625791B1 (en) * 2002-05-10 2003-09-23 Sun Microsystems, Inc. Sliding grid based technique for optimal on-chip decap insertion
JP2004071837A (ja) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
CN100403518C (zh) * 2002-08-06 2008-07-16 松下电器产业株式会社 半导体装置及其制造方法、生成该装置图案的装置和方法
US6898769B2 (en) * 2002-10-10 2005-05-24 International Business Machines Corporation Decoupling capacitor sizing and placement
US6963122B1 (en) * 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6807656B1 (en) * 2003-04-03 2004-10-19 Lsi Logic Corporation Decoupling capacitance estimation and insertion flow for ASIC designs
US6951002B2 (en) * 2003-06-05 2005-09-27 International Business Machines Corporation Design techniques for analyzing integrated circuit device characteristics
JP2005276870A (ja) * 2004-03-23 2005-10-06 Jeol Ltd 荷電粒子ビーム装置。
JP4860123B2 (ja) * 2004-07-22 2012-01-25 富士通セミコンダクター株式会社 デカップリング容量の配置方法
US7284214B2 (en) * 2004-10-22 2007-10-16 Mentor Graphics Corporation In-line XOR checking of master cells during integrated circuit design rule checking
US7334206B2 (en) * 2004-12-13 2008-02-19 Lsi Logic Corporation Cell builder for different layer stacks
JP4725155B2 (ja) * 2005-03-25 2011-07-13 日本電気株式会社 半導体集積回路のレイアウト設計方法及び設計装置
US7571404B2 (en) * 2006-12-05 2009-08-04 Freescale Semiconductor, Inc. Fast on-chip decoupling capacitance budgeting method and device for reduced power supply noise
US7600208B1 (en) * 2007-01-31 2009-10-06 Cadence Design Systems, Inc. Automatic placement of decoupling capacitors
JP5161035B2 (ja) * 2008-10-29 2013-03-13 ルネサスエレクトロニクス株式会社 半導体集積回路の設計装置、設計方法およびプログラム
JP5547934B2 (ja) * 2009-09-09 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法
US8692306B2 (en) * 2012-01-05 2014-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor and method of making same
US8869084B2 (en) * 2012-01-12 2014-10-21 Synopsys, Inc. Parameterized cell layout generation guided by a design rule checker
US9053960B2 (en) * 2013-03-04 2015-06-09 Qualcomm Incorporated Decoupling capacitor for integrated circuit
US9547739B2 (en) * 2015-05-18 2017-01-17 Synopsys, Inc. Placing and routing debugging logic
US9679099B2 (en) * 2015-07-01 2017-06-13 International Business Machines Corporation De-coupling capacitance placement
US9748226B1 (en) * 2016-02-27 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Decoupling capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189936A (ja) * 1988-01-26 1989-07-31 Fujitsu Ltd 集積回路の自動配線方法
JP2002288253A (ja) * 2001-01-16 2002-10-04 Internatl Business Mach Corp <Ibm> 集積回路設計中にデカップリング・キャパシタンスを加えるための方法
JP2005209776A (ja) * 2004-01-21 2005-08-04 Toshiba Corp 自動設計方法、自動設計装置、及び半導体集積回路
JP2005276970A (ja) * 2004-03-24 2005-10-06 Nec Corp オンチップデカップリングキャパシタ挿入方法及び集積回路装置
JP2009231675A (ja) * 2008-03-25 2009-10-08 Nec Corp 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置
JP2011035210A (ja) * 2009-08-03 2011-02-17 Renesas Electronics Corp 半導体集積回路、及び半導体集積回路のレイアウト方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044142A1 (ja) 2017-09-01 2019-03-07 国立大学法人名古屋大学 基板製造方法

Also Published As

Publication number Publication date
JP6245295B2 (ja) 2017-12-13
US20170271317A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
TWI773401B (zh) 版圖設計的方法和積體電路、運算晶片和計算設備
US8219965B2 (en) Layout design method of semiconductor integrated circuit including regenerating a cell layout to set first and second distances and generating library data
US9887257B2 (en) Scalable fixed-footprint capacitor structure
US20080180132A1 (en) Semiconductor device and method of fabricating the same
JP6245295B2 (ja) 集積回路、その設計方法、設計装置、設計プログラム
EP3042394A1 (en) Low package parasitic inductance using a thru-substrate interposer
JP2008070924A (ja) 半導体集積回路設計方法、半導体集積回路設計プログラム、及び半導体集積回路設計装置
US20210042461A1 (en) Method of inserting dummy boundary cells for macro/ip and ic
CN104752415A (zh) 用于三维集成电路的方法和装置
US8884349B2 (en) Semiconductor device
JP4112244B2 (ja) 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法
US9305135B2 (en) Generating a semiconductor component layout
JP2007234777A (ja) 半導体集積回路装置およびその設計方法
US9038010B2 (en) DRC format for stacked CMOS design
US20090020850A1 (en) Semiconductor design apparatus, semiconductor circuit and semiconductor design method
JP6965721B2 (ja) 回路素子及び回路素子の使用方法
US20060097395A1 (en) Integrated circuit design for routing an electrical connection
WO2013038511A1 (ja) 半導体集積回路の設計方法及び半導体集積回路の設計プログラム
JP4293028B2 (ja) オンチップデカップリングキャパシタ挿入方法
US20140068535A1 (en) System and method for configuring a transistor device using rx tuck
US20230394217A1 (en) Integrated circuit (ic) design methods using process friendly cell architectures
US10629523B2 (en) Via-based vertical capacitor and resistor structures
JP2011165901A (ja) 半導体装置及びその配置配線方法
US8421496B2 (en) Digital logic circuit and manufacture method thereof
JPWO2013038511A1 (ja) 半導体集積回路の設計方法及び半導体集積回路の設計プログラム

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6245295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150