JP4004105B2 - 電源回路図の設計システム - Google Patents
電源回路図の設計システム Download PDFInfo
- Publication number
- JP4004105B2 JP4004105B2 JP19830497A JP19830497A JP4004105B2 JP 4004105 B2 JP4004105 B2 JP 4004105B2 JP 19830497 A JP19830497 A JP 19830497A JP 19830497 A JP19830497 A JP 19830497A JP 4004105 B2 JP4004105 B2 JP 4004105B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- symbol
- supply circuit
- circuit diagram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/18—Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源回路図の設計システムに関する。特にＣＡＤ（コンピュータ支援設計システム）を用いる電源回路図の設計システムに関する。
【０００２】
【従来の技術】
ＣＡＤによる回路設計では、より効率的に行なうために仮想的にＩＣ部品を予め分割し、データベースに登録される。例えば、図２４に示すような１４ピンを有するＩＣ部品を図２５に示すように、５つ部分に分割する。ここで、５つに分割されたそれぞれの部分はポーションと呼ばれる。
【０００３】
図２５において、数字は、図２４のＩＣ部品の１４個のピンに対応する。更に、第５ポーションは、電源に接続するためのピンと、アースに接続されるピンを有して構成され、他の一般ポーションと区別して電源ポーションと呼ばれる。
【０００４】
電源回路の設計においては、装置回路に含まれる複数のＩＣ部品の電源ポーションを電源とアース間に接続するように配置設計が行われる。かかる電源設計において、これまでは、電源回路に含まれる電源ポーション及び、バイパスコンデンサ（尚、図面においては、パスコンと省略表記する）を１つづつ設計者が機械的に入力し、電源とアースとの接続を行なっていた。
【０００５】
【発明が解決しようとする課題】
ところが、電源回路図に必要な電源ポーションが１部品に１つの割合で存在するのと共に、バイパスコンデンサの入力も必要となっている。このために、設計に使用する部品が増えて行くほど、電源ポーション及びバイパスコンデンサの入力数も増加してきている。これに伴い、電源回路図の作成にかなりの労力と時間を要していた。
【０００６】
かかる事情から設計の規模が増大していくと、必然的に設計時間もかかり単純な設計ミスを発生する問題が生じる。
【０００７】
したがって、本発明の目的は、データを入力し、部品を自動配置し、更に自動配線することにより、設計の規模の増大に伴う設計ミスの発生の防止、設計時間の短縮を可能とする電源回路の設計システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記の本発明の目的は、データライブラリーと、ＣＰＵ及び、電源回路に与えられる条件にしたがって、データライブラリーに基づき電源回路図を設計する、ＣＰＵにより実行される設計支援プログラムを格納するメモリを有し、与えられる条件を、電源に接続するためのピンとアースに接続するためのピンを有する電源ポーション間の縦横それぞれの間隔、電源ポーションの列数と段数とし、設計支援プログラムにより、配置可能の複数の電源ポーションを与えられる条件にしたがって配置し、且つ配置された複数の電源ポーションのそれぞれを電源シンボルとアースシンボルとに配線する電源回路図の設計システムにより達成される。
【０００９】
さらに、別の形態として、データライブラリーと、ＣＰＵ及び、電源回路に与えられる条件にしたがって、該データライブラリーに基づき電源回路図を設計する、ＣＰＵにより実行される設計支援プログラムを格納するメモリを有し、与えられる条件を、バイパスコンデンサ間の縦横の間隔、バイパスコンデンサの種類毎に対するバイパスコンデンサの個数と列とし、設計支援プログラムにより、バイパスコンデンサの個数分を列、及び個数と列より割り出される段数分に配置し、且つそれぞれのバイパスコンデンサを電源シンボルとアースシンボルとに配線する電源回路図の設計システムにより達成される。
【００１０】
また別の態様として、データライブラリーと、ＣＰＵ及び、電源回路に与えられる条件にしたがって、該データライブラリーに基づき電源回路図を設計する、該ＣＰＵにより実行される設計支援プログラムを格納するメモリを有し、与えられる条件を、電源に接続するためのピンとアースに接続するためのピンを有する電源ポーション及びバイパスコンデンサを部品として、部品間の縦横それぞれの間隔、該部品の列数と段数、及び該バイパスコンデンサの種類毎の個数とし、設計支援プログラムにより、配置可能の複数の電源ポーション及びバイパスコンデンサを該与えられる条件にしたがって交互に配置し、且つ配置された複数の電源ポーション及びバイパスコンデンサのそれぞれを電源シンボルとアースシンボルとに配線する電源回路図の設計システムによって達成される。
【００１１】
更に、上記において、前記与えられる条件をバイパスコンデンサ間の縦横の間隔、バイパスコンデンサの種類毎に対するバイパスコンデンサの個数と列とし、設計支援プログラムにより、バイパスコンデンサの個数分を列、及び個数と列より割り出される段数分に配置し、且つそれぞれのバイパスコンデンサを電源シンボルとアースシンボルとに配線することも可能である。
【００１２】
また、上記において、前記与えられる条件の列数及び段数に並べられる電源ポーションまたはバイパスコンデンサの最も長い、電源及びアースに接続されるピンを基準にして該電源シンボル及びアースシンボルとの配線を行なうことを特徴とすることも可能である。これにより回路図を整形し、配置可能となる。
【００１３】
さらにまた、上記において、前記電源シンボルが複数の電圧分有する場合、同一種類の電圧電源シンボルに接続される該電源ポーションまたはバイパスコンデンサを優先して、対応する電源シンボルとの配線距離が最も短くなるように配線することを特徴とすることも可能である。これによっても回路図を整形し、配置可能とできる。
【００１４】
さらに、上記において、設計された電源回路を表示する表示装置を有し、前記電源ポーション及びまたはバイパスコンデンサの配置列数及び段数を決定後、前記電源及びアースとの間の配線を保持したまま、表示装置の画面上を移動可能とすることを特徴とする。
【００１５】
【発明の実施の形態】
以下図面に従い、本発明の実施の形態を説明する。尚、図において同一又は、類似のものには、同一の参照番号又は、参照記号を付して説明する。
【００１６】
図１は、本発明の電源回路図の設計システムの全体構成を示す図である。図１においてデータライブラリがメモリにシンボル形状ライブラリ２０及び部品情報ライブラリ２１の形で格納されている。
【００１７】
シンボル形状ライブラリ２０は、電子回路を構成する部品の形状が登録され、格納されている。電子回路のうち電源回路にあっては、電源回路を構成する電源ポーションあるいはバイパスコンデンサ等の形状を登録格納する。一方、部品情報ライブラリは該当の部品の属性即ち、入出力条件あるいはピンの数等をデータとして登録され保有している。
【００１８】
一方、回路設計支援システム１としてアプリケーションプログラムによりＣＡＤ（コンピュータ・エイデット・デザイン）システムが構成される。回路設計支援システム１は、回路データ入力部１０、回路データ編集機能部１１及び回路データ出力部１４により構成される。
【００１９】
さらに、回路データ編集機能１１は一般回路生成部分１２及び電源回路部生成部分１３により構成される。特に、本発明はこの回路データ編集機能１１のうちの電源回路部生成部分１３に関する。
【００２０】
かかる回路設計支援システム１の回路データ編集機能１１に基づき電源回路図の生成部分１３に従い電源回路が設計される。その出力は回路データ出力部１４の制御により図示しないディスプレイ上に回路図出力２として表示出力される。あるいはメモリその他外部機器に対し、各種データ出力３として格納、出力される。
【００２１】
図２は、更に回路設計支援システム１の回路データ編集機能１１について説明する機能フローである。回路に使用する部品の選定が先ず行われる（ステップＳ１）。使用する部品の選定（ステップＳ１）が終了すると、回路データ編集機能１１により一般回路図の生成が行われる（ステップＳ２）。ここで一般回路図の作成においては、作成する機能によって図３Ａに示すように、各図面が異なるため設計者によるマニュアル操作で作成される。
【００２２】
したがって、本発明はこれ以降の電源回路図生成部分１３を自動化することに特徴を有する。バイパスコンデンサの回路図の作成（ステップＳ３）、及び電源ポーションを使用した回路図の作成が行われる（ステップＳ４）。その後、実装設計が行なわれる（ステップＳ５）。
【００２３】
ここで図３を参照すると、図３Ｂおよび図３Ｃに示すように、それぞれバイパスコンデンサ回路図、及び電源ポーションを使用した回路図の設計図の例が示されるが、どの図面においてもほぼ図面上の表現が同じに出来るほど類似形態である。したがって、かかる点に鑑みて本発明は、電源回路の自動生成を可能とするものである。
【００２４】
図４は、更に本発明の電源回路図設計システムにおける処理フローの概略を示す図である。
【００２５】
まず、本発明の電源回路設計支援システムが起動される（ステップＳ１０）。本システムが起動される（ステップＳ１０）と、次いで作成する電源回路図の情報を指示する（ステップＳ１１）。ここで作成する電源回路図とは電源ポーションのみを配置指示する場合、バイパスコンデンサのみを配置指示する場合、電源ポーションとバイパスコンデンサを交互に配置指示する場合及び電源ポーションとバイパスコンデンサを上下に配置指示する場合がある。
【００２６】
それぞれ図４において示されるように電源ポーションのみを配置指示する場合は後に説明する図５、図６の処理フローが対応する。同様にバイパスコンデンサのみを配置指示する場合には図９及び図１０の処理フローが対応する。電源ポーションとバイパスコンデンサを交互に配置指示する場合には図１２の処理フローが対応する。さらに電源ポーションとバイパスコンデンサを上下に配置指示する場合は図１４、図１５及び図１６の処理フローが対応する。
【００２７】
図４に戻り説明する。作成する電源回路図情報が指示される（ステップＳ１１）と、配置位置が決定されているか否かを判断する（ステップＳ１２）。配置位置が決定されると電源回路図を図面上に配置する（ステップＳ１３）。このようにして本発明に従う電源回路支援システムの処理が終了する。
【００２８】
図５及び図６は、図４におけるステップＳ１１において指示され、作成される電源回路図のうち電源ポーションのみを配置する場合の処理フローである。
【００２９】
この処理フローにおいて、まず設定画面が表示される（ステップＳ１００）。設定画面は例えば図１８に示すごとくであり、設定画面には配置方法選択ボタン１４０により４種類の前記したモードａ，ｂ，ｃ，ｄよりいずれか１つを選択する。
【００３０】
図５及び図６の処理フローの場合には電源ポーションのみを配置するモードａが選択される。図１８において、数字▲１▼及び▲２▼の欄にはそれぞれ部品の縦間隔を及び部品の横間隔を設定される。対応する欄の三角の上下マークをクリックすることにより数字が任意に変わる。電源ポーションのデータ入力位置１４１は入力済電源ポーション、図示される例では合計１２１と示されている。さらに、未配置電源ポーションとして図示される例では５６が示されている。
【００３１】
ここで、入力済電源ポーションとは、回路を構成するポーションとして主に一般ポーションと電源ポーションがあり、回路図作成中に既に回路図面上に配置した電源ポーションがある場合は、入力済電源ポーションと定義している。一方、未配置電源ポーションは一般ポーションのみを回路図面上に配置した状態である場合は、電源ポーションが未配置でありこれを電源ポーションとして、その数を表示している。
【００３２】
さらに、図１４において数字▲３▼及び▲４▼には部品を配置する列と段数を表示する数値が入力される。ここでの入力も三角マークをクリックすることにより数値が自動的に大きくなり又は小さくなる。したがって、その時点において所望の数値を確定することが出来る。
【００３３】
バイパスコンデンサ１４２の欄には、配置済コンデンサの合計数値が、図１８の例では７０と表示されている。さらに、部品仕様入力欄（ＳＰＥＣ）、割り付けコード入力欄（ＡＳＳＩＧＮ ＣＯＤＥ）、配置するコンデンサ総数入力欄（ＮＵＭＢＥＲ）等が表示される。
【００３４】
この部品割り付けコード入力欄及び配置するコンデンサ総数入力欄は共通に数字▲５▼で示されるように、上下数値変動マークを指示する三角印が表示されている。さらに、図１８において数字▲６▼は電圧入力欄であり、バイパスコンデンサ回路を作成する際、使用する電源シンボルの供給電圧値を入力する欄である。
【００３５】
このような図１８に示される設定図面を用いて、図５に戻ると電源ポーション間の縦間隔を指示し（ステップＳ１０１）、同様に電源ポーション間の横間隔を指示する（ステップＳ１０２）。
【００３６】
電源ポーション間の縦間隔、横間隔の指示は、図１９に示す関係に基づき行われる。図１９において、電源ポーションを含む部品例えば４０乃至４３を配置する場合に、部品の横間隔は部品４０の右端と部品４２の左端の間隔を部品の横間隔ＷＬとし、部品の縦間隔は部品４０の最下部と部品４１の最上部の距離を部品の縦間隔ＶＬとしている。
【００３７】
さらに図５において、電源ポーションの列数を指示し（ステップＳ１０３）、且つ電源ポーションの段数を指示する（ステップＳ１０４）。
【００３８】
このように設定画面に入力された電源ポーション間の縦、横間隔及び電源ポーションの列及び段数指示入力を決定する場合には図１８に示す設定表示画面のボタン１４３を押して確認する（ステップＳ１０５）。
【００３９】
次いで未配置電源ポーションが存在するか否かを判断する（ステップＳ１０６）。ここで未配置電源ポーションとは先に説明したように一般ポーションのみを回路図面上に配置した状態の電源ポーションを未配置電源ポーションと見なしている。
【００４０】
ステップＳ１０６に続き、図６に示されるように指定した列数と段数の積が電源ポーションの残りの数以下であるか否かを判断する（ステップＳ１０７）。指定した列数と段数の積が電源ポーションの残りの数よりも大きければ配置が不可能である。したがって、指定された列数及び段数に配置不可能であるのでこれを設計者に表示し通知する（ステップＳ１０８）。
【００４１】
指定した列数と段数の積が電源ポーションの段数以下である場合及び配置不可能数が通知（ステップＳ１０８）された後は、使用する電源の作成を行う（ステップＳ１０９）。部品の電源供給ピンに接続する複数種類の電源供給ピンが存在した場合は、種類数分の電源シンボルを作成する。
【００４２】
ここで電源の作成とは電源回路図を作成する場合、図１に示したシンボル形状ライブラリ２０から電源のシンボル及びアースの形状データを読み出し、図示しない表示装置に電源及びアース形状を表示することをいう。更に、接続する電源シンボルの電圧値は電源ポーション（部品）が駆動するために必要な電圧値を部品ライブラリから取得し自動設定する。
【００４３】
次いで電源シンボルと電源ポーションの電源供給ピンとの配線を行う（ステップＳ１１０）。更にアースシンボルと電源ポーションのアースピンとの配線を行う（ステップＳ１１１）。
【００４４】
ここで配置部品の長さにより配線長を自動調整する。即ち、ラインの折れ曲がりを最小限にするため同じ配置段の中の最長の部品ピン長を基準にして配線する。この様子は図２０に示される。図２０においては、電源ポーション１、２、３、４が所定の指定された４列×１段に分配置されている。更に電源ポーション２が最も長いピン長を有している。したがって、この電源ポーション２のピン長を基準にして所定のラインの折れ曲がりが最小限に抑えられるように、図２０の場合は＋５Ｖ及びアース０Ｖに対し、水平ラインが導かれるように自動配線する。
【００４５】
このようにして指定された列数と段数に対し電源ポーションを配置し、且つ電源シンボルとアースシンボルに対し配線を行うと電源回路図が生成される。これが図示しない表示装置に表示される（ステップＳ１１２）。
【００４６】
図２１は複数の電源に接続する場合の例を説明する図である。即ち、使用する複数の電源ポーションが複数の電圧値を必要とする場合は、使用する電圧値の種類数分の電源データを作成する。図２１においては、＋３Ｖ及び＋５Ｖの電源シンボルが表示されている。そして配置しようとしている同じ電圧値に接続される電源ポーションの数が多い方を優先して電源シンボルが下位に表示される。
【００４７】
図２１において、電源ポーション１、３及び４の３つの電源ポーションが＋５Ｖの電源に接続され、電源ポーション２のみが＋３Ｖの電源に接続される場合を想定する。電源ポーションの数が＋５Ｖの電源に接続されるほうが多い。
【００４８】
従って、これが優先され＋５Ｖの電源シンボルが＋３Ｖの電源シンボルより下方に表示される。従って、二つの電源に接続される時、電源ポーション１、３及び４の接続ピンと＋５Ｖの電源シンボルとの接続ラインと、電源ポーション２の接続ピンと＋３Ｖの電源シンボルとの接続ラインとが交差する。この場合、接続の交点に交マークＬＸが表示して、接続ラインの交差区別される。
【００４９】
さらに、図６において、このように生成された回路図が所定の図面枠内に配置可能であるか否かを判断する（ステップＳ１１２）。所定の図面枠内に配置不可能である場合には配置不可能の電源ポーションの数を設計者に表示して通知する（ステップＳ１１３）。
【００５０】
また、図面枠内に配置可能である場合には回路図を、図２２に示すように破線あるいは薄線等で表わしたドラッキング図形を表示し、図面枠内の任意の位置にマウス操作によりドラッキングをして、配置決定を行う。図２３は、ドラッキングをして配置決定した時の表示例である。ドラッキングをキャンセルする場合は、ステップＳ１００に戻る。
【００５１】
即ち、図２２に電源回路図のドラッキング図形を表示し、図示しないマウスの移動と連動して表示されるドラッキング図形が上下左右に移動する矢印で示すように、作成する電源回路図形を図面枠内の任意の位置に移動することが可能である。例えば、図２２は、電源ポーションを２列１段の指定をした場合のドラッキング図形であり、この形状を保持したまま図面枠内を移動することが出来る。
【００５２】
図２３は、図２２のドラッキング図形を図面枠内の所定の位置に移動し、マウスの確定ボタンをクリックして確定、表示された電源配線図である。
【００５３】
図７は、上記のように電源ポーションの設計により７列４段に配置された電源ポーション及び＋５Ｖ電源及びアースとの接続配線が施され、表示画面上に確定表示された電源回路図の例である。
【００５４】
図８は、以降の実施の形態においても共通する図であるが、図７の確定表示された電源回路図に使用されている形状のサンプル図と、その説明図である。図より、形状とその対応する説明は自明であるので詳細説明は省略する。
【００５５】
図９及び図１０は、他の実施例として、バイパスコンデンサのみを配置する場合の処理フローである。先に図５、図６により説明した電源ポーションのみを配置する場合の処理と同様に、先ず図１８の設定画面が表示される（ステップＳ２００）。従って、図１９に示すように部品の横間隔及び縦間隔、この例の場合はバイパスコンデンサの縦間隔及び横間隔をそれぞれ指示する（ステップＳ２０１、ステップＳ２０２）。さらに、バイパスコンデンサの部品の仕様名を指示する（ステップＳ２０３）。このバイパスコンデンサの部品仕様名は、図１８の設定画面において数字▲５▼の欄において入力される。
【００５６】
さらに、バイパスコンデンサの個数を指示する（ステップＳ２０４）。同時にバイパスコンデンサの配置列数を指示する（ステップＳ２０５）。ここで図５及び図６の処理フローとの相違を考慮すると、電源ポーションがＩＣ部品に対し必ず１つ必要であり、回路生成部分において使用されるＩＣ部品の数が決まっているので、これに対応して電源ポーションの数も自動的に決められる。従って、図５及び図６においては、図１８の設定表示画面において電源ポーションの数の入力は必要でない。電源ポーションを配置する段数及び列数が必要である。
【００５７】
これに対し、バイパスコンデンサの場合には必ずしも１つのＩＣ部品に対し１個のバイパスコンデンサが使用されず、複数のバイパスコンデンサが使用される場合もある。従って、図９の処理において、バイパスコンデンサの個数が指示される（ステップＳ２０４）。このとき段数は、バイパスコンデンサの列数を指示するのみで入力された個数との関係から自動設定される（ステップＳ２０５）。
【００５８】
即ち、バイパスコンデンサの個数が指示されるのでこれに対し、バイパスコンデンサの列数を指示することにより割り算によって段数が自動設定される。このようなバイパスコンデンサの部品仕様名の指示、バイパスコンデンサの個数の指示及びバイパスコンデンサの列数の指示を部品の種類の数分処理を繰り返す（ステップＳ２０６）。
【００５９】
上記入力が終了し、設定情報を決定する（ステップＳ２０８）と、部品ライブラリに部品が存在するかどうかを判断する（ステップＳ２０９）。この判定方法は、シンボル形状ライブラリ２１及び部品情報ライブラリ２２にアクセスし、指定部品を検索することにより行われる。部品がライブラリに存在しない場合にはシンボル形状ライブラリ又は部品情報ライブラリ内に未登録の部品を通知登録し、その後設定画面表示に戻る（ステップＳ２１０）。
【００６０】
ステップＳ２０９の終了の後に、図１０の処理に繋がる。図１０における処理ステップＳ２１０から２１５までの処理はそれぞれ図６において説明した処理ステップＳ１０９からＳ１１４までの処理ステップに対応する。従ってこれらの詳細は省略する。
【００６１】
図１１は、このようにして生成されたバイパスコンデンサのみからなる電源回路図であって、７列×４段の例を示す。尚、図１１は一方は無極、他方は有極の２種類のバイパスコンデンサが使用されている例である。
【００６２】
図１２は、電源ポーションとバイパスコンデンサを交互に配置した電源回路を生成する場合の処理フローの前半部である。後半部の処理は、図６の処理フローと同じである。したがって、図１２の数字▲１▼、▲２▼は、図６の処理フローの対応する位置に継続する。
【００６３】
図１２において、他の例と同様に図１８の設定画面が表示される（ステップＳ３０１）。この設定画面に対し部品間の縦間隔を指示し（ステップＳ３０２）。部品間の横間隔を指示し（ステップＳ３０３）、ついで部品の列数の指示（ステップＳ３０４）、及び部品の段数の指示が行われる（ステップＳ３０５）。
【００６４】
ついで、バイパスコンデンサの部品の仕様名を指示する（ステップＳ３０６）。このバイパスコンデンサの部品の仕様名の指示（ステップＳ３０６）は先に説明した図９のステップＳ２０３と同様である。さらに、バイパスコンデンサの個数を指示する（ステップＳ３０７）。これ等の処理をコンデンサの種類の数分処理を繰り返す（ステップＳ３０８）。
【００６５】
ここで、既に部品の列数及び部品の段数を指示している（ステップＳ３０４及びステップＳ３０５）ので、新たにバイパスコンデンサに対する列数の指示等は必要ではない。
【００６６】
このような設定画面での入力が終わると、設定情報の決定が行われる（ステップＳ３０９）。次いで部品がライブラリに存在するかどうかを判断する（ステップＳ３１０）。
【００６７】
部品ライブラリに存在しない場合は、先に図９に関し説明したステップＳ２１０と同様にシンボル形状ライブラリ２０、又は部品情報ライブラリ２１内に未登録の部品を通知する（ステップＳ３１１）。
【００６８】
そして、部品ライブラリに存在するか否かの判断（ステップＳ３１０）に続き、先に説明したように図６のステップＳ１０７以下の処理を継続して処理が終了する。
【００６９】
図１３は、このようにして生成される電源ポーション及びバイパスコンデンサを交互に配置した電源回路図の例である。即ち、電源ポーションとバイパスコンデンサがそれぞれ交互の列に配置されている例が示されている。
【００７０】
図１４乃至図１６は電源ポーションとバイパスコンデンサを上下に配置して生成する電源回路の作成フローである。
【００７１】
基本的には電源ポーションのみを処理するフロー図５及び図６とバイパスコンデンサのみを配置する処理フロー図７及び図８の処理フローを組み合わせて構成されている。即ち、図１１において図１８の設定画面が表示される（ステップＳ４０１）次いで、部品間の縦間隔及び部品間の横間隔をそれぞれ指示する（ステップＳ４０２、ステップＳ４０３）。
【００７２】
次いで電源ポーション部分の列数及び電源ポーションの段数を指示する（ステップＳ４０４、Ｓ４０５）。その後、図９のステップＳ２０３乃至ステップＳ２０６の処理と同様の処理であって、バイパスコンデンサの部品仕様名の指示、バイパスコンデンサの個数の指示及びバイパスコンデンサの列数の指示を行う（ステップＳ４０６乃至Ｓ４０９）。
【００７３】
ここで、設定情報の決定を確認する（ステップＳ４１０）。次いで、図１５においてステップＳ４１１及び４１２は、図９のステップＳ２０９及びステップＳ２１０に対応し、部品がライブラリに存在するか否かについて判断し（ステップＳ４１１）、ライブラリに存在しない場合はその旨を通知する（ステップＳ４１２）。
【００７４】
次いで、図６の処理ステップＳ１０７乃至１０９の処理に対応するステップＳ４１３乃至Ｓ４１５の処理が行われ、更に電源シンボルと電源ポーションの電源供給ピンの配線を行い（ステップＳ４１６）、アースシンボルと電源ポーションのアースピンの配線を行う（ステップＳ４１７）。この処理は、図６のステップＳ１１０及びＳ１１１に対応する。
【００７５】
さらに処理は、図１６に繋がり図６のステップＳ１１２乃至ステップＳ１１４に対応するステップＳ４１９乃至ステップＳ４２１の処理が行われ処理を終了する。
【００７６】
このようにして生成された電源ポーション及びバイパスコンデンサを上下に配置した電源回路図の例が図１７に示される。図１７において電源ポーション６列×２段が上半部に、バイパスコンデンサ６列×２段が下半部に表示され、それぞれ共通に電源及びアースに接続される。
【００７７】
【発明の効果】
以上図面に従い説明したように、本発明によりこれまで自動による電源回路図作成では数時間かかっていた部分が数秒で作成可能となる。回路図種類においても複数種のバリエーションを持たせることで広く回路設計に対応し、寄与する事が可能である。従って、設計の効率化につながる。
【図面の簡単な説明】
【図１】本発明の電源回路図の設計システムの全体構成を示す図である。
【図２】回路設計支援システム１の回路データ編集機能１１について説明する機能フローである。
【図３】図２に対応し、バイパスコンデンサ回路図、及び電源ポーションを使用した回路図の設計図の例を示す図である。
【図４】本発明の電源回路図設計システムにおける処理フローの概略を示す図である。
【図５】電源ポーションのみを配置する場合の処理フローの前半部である。
【図６】電源ポーションのみを配置する場合の処理フローの後半部である。
【図７】図５、図６の処理フローにより作成される電源回路の作成例である。
【図８】図７の電源回路に使用される表示形状とその説明をまとめたものである。
【図９】バイパスコンデンサのみを配置する場合の処理フローの前半部である。
【図１０】バイパスコンデンサのみを配置する場合の処理フローの後半部である。
【図１１】図９、図１０の処理フローにより作成される電源回路の作成例である。
【図１２】電源ポーションとバイパスコンデンサを交互に配置する場合の処理フローの前半部である。
【図１３】図１２の処理フローにより作成される電源回路の作成例である。
【図１４】電源ポーションとバイパスコンデンサを上下に配置する場合の処理フロー（その１）である。
【図１５】電源ポーションとバイパスコンデンサを上下に配置する場合の処理フロー（その２）である。
【図１６】電源ポーションとバイパスコンデンサを上下に配置する場合の処理フロー（その３）である。
【図１７】図１４乃至図１６の処理フローにより作成される電源回路の作成例である。
【図１８】設定画面の表示例である。
【図１９】部品の縦横の配置間隔を説明する図である。
【図２０】電源及びアースとの電源ポーションの接続を説明する図である。
【図２１】複数電源と電源ポーションの接続を説明する図である。
【図２２】図面内での作成された回路図の移動配置を説明する図である。
【図２３】図面内での作成された回路図の配置位置を確定する図である。
【図２４】ＩＣ部品の一例を説明する図である。
【図２５】図２４に示す部品を構成する複数のポーションの存在を説明する図である。
【符号の説明】
１ 回路設計支援システム
１０ 回路データ入力部
１１ 回路データ編集機能部
１２ 一般回路図生成部分
１３ 電源回路図生成部分
１４ 回路データ出力部
２０ シンボル形状ライブラリ
２１ 部品情報ライブラリ
２ 回路図出力画面
３ データ出力
【発明の属する技術分野】
本発明は、電源回路図の設計システムに関する。特にＣＡＤ（コンピュータ支援設計システム）を用いる電源回路図の設計システムに関する。
【０００２】
【従来の技術】
ＣＡＤによる回路設計では、より効率的に行なうために仮想的にＩＣ部品を予め分割し、データベースに登録される。例えば、図２４に示すような１４ピンを有するＩＣ部品を図２５に示すように、５つ部分に分割する。ここで、５つに分割されたそれぞれの部分はポーションと呼ばれる。
【０００３】
図２５において、数字は、図２４のＩＣ部品の１４個のピンに対応する。更に、第５ポーションは、電源に接続するためのピンと、アースに接続されるピンを有して構成され、他の一般ポーションと区別して電源ポーションと呼ばれる。
【０００４】
電源回路の設計においては、装置回路に含まれる複数のＩＣ部品の電源ポーションを電源とアース間に接続するように配置設計が行われる。かかる電源設計において、これまでは、電源回路に含まれる電源ポーション及び、バイパスコンデンサ（尚、図面においては、パスコンと省略表記する）を１つづつ設計者が機械的に入力し、電源とアースとの接続を行なっていた。
【０００５】
【発明が解決しようとする課題】
ところが、電源回路図に必要な電源ポーションが１部品に１つの割合で存在するのと共に、バイパスコンデンサの入力も必要となっている。このために、設計に使用する部品が増えて行くほど、電源ポーション及びバイパスコンデンサの入力数も増加してきている。これに伴い、電源回路図の作成にかなりの労力と時間を要していた。
【０００６】
かかる事情から設計の規模が増大していくと、必然的に設計時間もかかり単純な設計ミスを発生する問題が生じる。
【０００７】
したがって、本発明の目的は、データを入力し、部品を自動配置し、更に自動配線することにより、設計の規模の増大に伴う設計ミスの発生の防止、設計時間の短縮を可能とする電源回路の設計システムを提供することにある。
【０００８】
【課題を解決するための手段】
上記の本発明の目的は、データライブラリーと、ＣＰＵ及び、電源回路に与えられる条件にしたがって、データライブラリーに基づき電源回路図を設計する、ＣＰＵにより実行される設計支援プログラムを格納するメモリを有し、与えられる条件を、電源に接続するためのピンとアースに接続するためのピンを有する電源ポーション間の縦横それぞれの間隔、電源ポーションの列数と段数とし、設計支援プログラムにより、配置可能の複数の電源ポーションを与えられる条件にしたがって配置し、且つ配置された複数の電源ポーションのそれぞれを電源シンボルとアースシンボルとに配線する電源回路図の設計システムにより達成される。
【０００９】
さらに、別の形態として、データライブラリーと、ＣＰＵ及び、電源回路に与えられる条件にしたがって、該データライブラリーに基づき電源回路図を設計する、ＣＰＵにより実行される設計支援プログラムを格納するメモリを有し、与えられる条件を、バイパスコンデンサ間の縦横の間隔、バイパスコンデンサの種類毎に対するバイパスコンデンサの個数と列とし、設計支援プログラムにより、バイパスコンデンサの個数分を列、及び個数と列より割り出される段数分に配置し、且つそれぞれのバイパスコンデンサを電源シンボルとアースシンボルとに配線する電源回路図の設計システムにより達成される。
【００１０】
また別の態様として、データライブラリーと、ＣＰＵ及び、電源回路に与えられる条件にしたがって、該データライブラリーに基づき電源回路図を設計する、該ＣＰＵにより実行される設計支援プログラムを格納するメモリを有し、与えられる条件を、電源に接続するためのピンとアースに接続するためのピンを有する電源ポーション及びバイパスコンデンサを部品として、部品間の縦横それぞれの間隔、該部品の列数と段数、及び該バイパスコンデンサの種類毎の個数とし、設計支援プログラムにより、配置可能の複数の電源ポーション及びバイパスコンデンサを該与えられる条件にしたがって交互に配置し、且つ配置された複数の電源ポーション及びバイパスコンデンサのそれぞれを電源シンボルとアースシンボルとに配線する電源回路図の設計システムによって達成される。
【００１１】
更に、上記において、前記与えられる条件をバイパスコンデンサ間の縦横の間隔、バイパスコンデンサの種類毎に対するバイパスコンデンサの個数と列とし、設計支援プログラムにより、バイパスコンデンサの個数分を列、及び個数と列より割り出される段数分に配置し、且つそれぞれのバイパスコンデンサを電源シンボルとアースシンボルとに配線することも可能である。
【００１２】
また、上記において、前記与えられる条件の列数及び段数に並べられる電源ポーションまたはバイパスコンデンサの最も長い、電源及びアースに接続されるピンを基準にして該電源シンボル及びアースシンボルとの配線を行なうことを特徴とすることも可能である。これにより回路図を整形し、配置可能となる。
【００１３】
さらにまた、上記において、前記電源シンボルが複数の電圧分有する場合、同一種類の電圧電源シンボルに接続される該電源ポーションまたはバイパスコンデンサを優先して、対応する電源シンボルとの配線距離が最も短くなるように配線することを特徴とすることも可能である。これによっても回路図を整形し、配置可能とできる。
【００１４】
さらに、上記において、設計された電源回路を表示する表示装置を有し、前記電源ポーション及びまたはバイパスコンデンサの配置列数及び段数を決定後、前記電源及びアースとの間の配線を保持したまま、表示装置の画面上を移動可能とすることを特徴とする。
【００１５】
【発明の実施の形態】
以下図面に従い、本発明の実施の形態を説明する。尚、図において同一又は、類似のものには、同一の参照番号又は、参照記号を付して説明する。
【００１６】
図１は、本発明の電源回路図の設計システムの全体構成を示す図である。図１においてデータライブラリがメモリにシンボル形状ライブラリ２０及び部品情報ライブラリ２１の形で格納されている。
【００１７】
シンボル形状ライブラリ２０は、電子回路を構成する部品の形状が登録され、格納されている。電子回路のうち電源回路にあっては、電源回路を構成する電源ポーションあるいはバイパスコンデンサ等の形状を登録格納する。一方、部品情報ライブラリは該当の部品の属性即ち、入出力条件あるいはピンの数等をデータとして登録され保有している。
【００１８】
一方、回路設計支援システム１としてアプリケーションプログラムによりＣＡＤ（コンピュータ・エイデット・デザイン）システムが構成される。回路設計支援システム１は、回路データ入力部１０、回路データ編集機能部１１及び回路データ出力部１４により構成される。
【００１９】
さらに、回路データ編集機能１１は一般回路生成部分１２及び電源回路部生成部分１３により構成される。特に、本発明はこの回路データ編集機能１１のうちの電源回路部生成部分１３に関する。
【００２０】
かかる回路設計支援システム１の回路データ編集機能１１に基づき電源回路図の生成部分１３に従い電源回路が設計される。その出力は回路データ出力部１４の制御により図示しないディスプレイ上に回路図出力２として表示出力される。あるいはメモリその他外部機器に対し、各種データ出力３として格納、出力される。
【００２１】
図２は、更に回路設計支援システム１の回路データ編集機能１１について説明する機能フローである。回路に使用する部品の選定が先ず行われる（ステップＳ１）。使用する部品の選定（ステップＳ１）が終了すると、回路データ編集機能１１により一般回路図の生成が行われる（ステップＳ２）。ここで一般回路図の作成においては、作成する機能によって図３Ａに示すように、各図面が異なるため設計者によるマニュアル操作で作成される。
【００２２】
したがって、本発明はこれ以降の電源回路図生成部分１３を自動化することに特徴を有する。バイパスコンデンサの回路図の作成（ステップＳ３）、及び電源ポーションを使用した回路図の作成が行われる（ステップＳ４）。その後、実装設計が行なわれる（ステップＳ５）。
【００２３】
ここで図３を参照すると、図３Ｂおよび図３Ｃに示すように、それぞれバイパスコンデンサ回路図、及び電源ポーションを使用した回路図の設計図の例が示されるが、どの図面においてもほぼ図面上の表現が同じに出来るほど類似形態である。したがって、かかる点に鑑みて本発明は、電源回路の自動生成を可能とするものである。
【００２４】
図４は、更に本発明の電源回路図設計システムにおける処理フローの概略を示す図である。
【００２５】
まず、本発明の電源回路設計支援システムが起動される（ステップＳ１０）。本システムが起動される（ステップＳ１０）と、次いで作成する電源回路図の情報を指示する（ステップＳ１１）。ここで作成する電源回路図とは電源ポーションのみを配置指示する場合、バイパスコンデンサのみを配置指示する場合、電源ポーションとバイパスコンデンサを交互に配置指示する場合及び電源ポーションとバイパスコンデンサを上下に配置指示する場合がある。
【００２６】
それぞれ図４において示されるように電源ポーションのみを配置指示する場合は後に説明する図５、図６の処理フローが対応する。同様にバイパスコンデンサのみを配置指示する場合には図９及び図１０の処理フローが対応する。電源ポーションとバイパスコンデンサを交互に配置指示する場合には図１２の処理フローが対応する。さらに電源ポーションとバイパスコンデンサを上下に配置指示する場合は図１４、図１５及び図１６の処理フローが対応する。
【００２７】
図４に戻り説明する。作成する電源回路図情報が指示される（ステップＳ１１）と、配置位置が決定されているか否かを判断する（ステップＳ１２）。配置位置が決定されると電源回路図を図面上に配置する（ステップＳ１３）。このようにして本発明に従う電源回路支援システムの処理が終了する。
【００２８】
図５及び図６は、図４におけるステップＳ１１において指示され、作成される電源回路図のうち電源ポーションのみを配置する場合の処理フローである。
【００２９】
この処理フローにおいて、まず設定画面が表示される（ステップＳ１００）。設定画面は例えば図１８に示すごとくであり、設定画面には配置方法選択ボタン１４０により４種類の前記したモードａ，ｂ，ｃ，ｄよりいずれか１つを選択する。
【００３０】
図５及び図６の処理フローの場合には電源ポーションのみを配置するモードａが選択される。図１８において、数字▲１▼及び▲２▼の欄にはそれぞれ部品の縦間隔を及び部品の横間隔を設定される。対応する欄の三角の上下マークをクリックすることにより数字が任意に変わる。電源ポーションのデータ入力位置１４１は入力済電源ポーション、図示される例では合計１２１と示されている。さらに、未配置電源ポーションとして図示される例では５６が示されている。
【００３１】
ここで、入力済電源ポーションとは、回路を構成するポーションとして主に一般ポーションと電源ポーションがあり、回路図作成中に既に回路図面上に配置した電源ポーションがある場合は、入力済電源ポーションと定義している。一方、未配置電源ポーションは一般ポーションのみを回路図面上に配置した状態である場合は、電源ポーションが未配置でありこれを電源ポーションとして、その数を表示している。
【００３２】
さらに、図１４において数字▲３▼及び▲４▼には部品を配置する列と段数を表示する数値が入力される。ここでの入力も三角マークをクリックすることにより数値が自動的に大きくなり又は小さくなる。したがって、その時点において所望の数値を確定することが出来る。
【００３３】
バイパスコンデンサ１４２の欄には、配置済コンデンサの合計数値が、図１８の例では７０と表示されている。さらに、部品仕様入力欄（ＳＰＥＣ）、割り付けコード入力欄（ＡＳＳＩＧＮ ＣＯＤＥ）、配置するコンデンサ総数入力欄（ＮＵＭＢＥＲ）等が表示される。
【００３４】
この部品割り付けコード入力欄及び配置するコンデンサ総数入力欄は共通に数字▲５▼で示されるように、上下数値変動マークを指示する三角印が表示されている。さらに、図１８において数字▲６▼は電圧入力欄であり、バイパスコンデンサ回路を作成する際、使用する電源シンボルの供給電圧値を入力する欄である。
【００３５】
このような図１８に示される設定図面を用いて、図５に戻ると電源ポーション間の縦間隔を指示し（ステップＳ１０１）、同様に電源ポーション間の横間隔を指示する（ステップＳ１０２）。
【００３６】
電源ポーション間の縦間隔、横間隔の指示は、図１９に示す関係に基づき行われる。図１９において、電源ポーションを含む部品例えば４０乃至４３を配置する場合に、部品の横間隔は部品４０の右端と部品４２の左端の間隔を部品の横間隔ＷＬとし、部品の縦間隔は部品４０の最下部と部品４１の最上部の距離を部品の縦間隔ＶＬとしている。
【００３７】
さらに図５において、電源ポーションの列数を指示し（ステップＳ１０３）、且つ電源ポーションの段数を指示する（ステップＳ１０４）。
【００３８】
このように設定画面に入力された電源ポーション間の縦、横間隔及び電源ポーションの列及び段数指示入力を決定する場合には図１８に示す設定表示画面のボタン１４３を押して確認する（ステップＳ１０５）。
【００３９】
次いで未配置電源ポーションが存在するか否かを判断する（ステップＳ１０６）。ここで未配置電源ポーションとは先に説明したように一般ポーションのみを回路図面上に配置した状態の電源ポーションを未配置電源ポーションと見なしている。
【００４０】
ステップＳ１０６に続き、図６に示されるように指定した列数と段数の積が電源ポーションの残りの数以下であるか否かを判断する（ステップＳ１０７）。指定した列数と段数の積が電源ポーションの残りの数よりも大きければ配置が不可能である。したがって、指定された列数及び段数に配置不可能であるのでこれを設計者に表示し通知する（ステップＳ１０８）。
【００４１】
指定した列数と段数の積が電源ポーションの段数以下である場合及び配置不可能数が通知（ステップＳ１０８）された後は、使用する電源の作成を行う（ステップＳ１０９）。部品の電源供給ピンに接続する複数種類の電源供給ピンが存在した場合は、種類数分の電源シンボルを作成する。
【００４２】
ここで電源の作成とは電源回路図を作成する場合、図１に示したシンボル形状ライブラリ２０から電源のシンボル及びアースの形状データを読み出し、図示しない表示装置に電源及びアース形状を表示することをいう。更に、接続する電源シンボルの電圧値は電源ポーション（部品）が駆動するために必要な電圧値を部品ライブラリから取得し自動設定する。
【００４３】
次いで電源シンボルと電源ポーションの電源供給ピンとの配線を行う（ステップＳ１１０）。更にアースシンボルと電源ポーションのアースピンとの配線を行う（ステップＳ１１１）。
【００４４】
ここで配置部品の長さにより配線長を自動調整する。即ち、ラインの折れ曲がりを最小限にするため同じ配置段の中の最長の部品ピン長を基準にして配線する。この様子は図２０に示される。図２０においては、電源ポーション１、２、３、４が所定の指定された４列×１段に分配置されている。更に電源ポーション２が最も長いピン長を有している。したがって、この電源ポーション２のピン長を基準にして所定のラインの折れ曲がりが最小限に抑えられるように、図２０の場合は＋５Ｖ及びアース０Ｖに対し、水平ラインが導かれるように自動配線する。
【００４５】
このようにして指定された列数と段数に対し電源ポーションを配置し、且つ電源シンボルとアースシンボルに対し配線を行うと電源回路図が生成される。これが図示しない表示装置に表示される（ステップＳ１１２）。
【００４６】
図２１は複数の電源に接続する場合の例を説明する図である。即ち、使用する複数の電源ポーションが複数の電圧値を必要とする場合は、使用する電圧値の種類数分の電源データを作成する。図２１においては、＋３Ｖ及び＋５Ｖの電源シンボルが表示されている。そして配置しようとしている同じ電圧値に接続される電源ポーションの数が多い方を優先して電源シンボルが下位に表示される。
【００４７】
図２１において、電源ポーション１、３及び４の３つの電源ポーションが＋５Ｖの電源に接続され、電源ポーション２のみが＋３Ｖの電源に接続される場合を想定する。電源ポーションの数が＋５Ｖの電源に接続されるほうが多い。
【００４８】
従って、これが優先され＋５Ｖの電源シンボルが＋３Ｖの電源シンボルより下方に表示される。従って、二つの電源に接続される時、電源ポーション１、３及び４の接続ピンと＋５Ｖの電源シンボルとの接続ラインと、電源ポーション２の接続ピンと＋３Ｖの電源シンボルとの接続ラインとが交差する。この場合、接続の交点に交マークＬＸが表示して、接続ラインの交差区別される。
【００４９】
さらに、図６において、このように生成された回路図が所定の図面枠内に配置可能であるか否かを判断する（ステップＳ１１２）。所定の図面枠内に配置不可能である場合には配置不可能の電源ポーションの数を設計者に表示して通知する（ステップＳ１１３）。
【００５０】
また、図面枠内に配置可能である場合には回路図を、図２２に示すように破線あるいは薄線等で表わしたドラッキング図形を表示し、図面枠内の任意の位置にマウス操作によりドラッキングをして、配置決定を行う。図２３は、ドラッキングをして配置決定した時の表示例である。ドラッキングをキャンセルする場合は、ステップＳ１００に戻る。
【００５１】
即ち、図２２に電源回路図のドラッキング図形を表示し、図示しないマウスの移動と連動して表示されるドラッキング図形が上下左右に移動する矢印で示すように、作成する電源回路図形を図面枠内の任意の位置に移動することが可能である。例えば、図２２は、電源ポーションを２列１段の指定をした場合のドラッキング図形であり、この形状を保持したまま図面枠内を移動することが出来る。
【００５２】
図２３は、図２２のドラッキング図形を図面枠内の所定の位置に移動し、マウスの確定ボタンをクリックして確定、表示された電源配線図である。
【００５３】
図７は、上記のように電源ポーションの設計により７列４段に配置された電源ポーション及び＋５Ｖ電源及びアースとの接続配線が施され、表示画面上に確定表示された電源回路図の例である。
【００５４】
図８は、以降の実施の形態においても共通する図であるが、図７の確定表示された電源回路図に使用されている形状のサンプル図と、その説明図である。図より、形状とその対応する説明は自明であるので詳細説明は省略する。
【００５５】
図９及び図１０は、他の実施例として、バイパスコンデンサのみを配置する場合の処理フローである。先に図５、図６により説明した電源ポーションのみを配置する場合の処理と同様に、先ず図１８の設定画面が表示される（ステップＳ２００）。従って、図１９に示すように部品の横間隔及び縦間隔、この例の場合はバイパスコンデンサの縦間隔及び横間隔をそれぞれ指示する（ステップＳ２０１、ステップＳ２０２）。さらに、バイパスコンデンサの部品の仕様名を指示する（ステップＳ２０３）。このバイパスコンデンサの部品仕様名は、図１８の設定画面において数字▲５▼の欄において入力される。
【００５６】
さらに、バイパスコンデンサの個数を指示する（ステップＳ２０４）。同時にバイパスコンデンサの配置列数を指示する（ステップＳ２０５）。ここで図５及び図６の処理フローとの相違を考慮すると、電源ポーションがＩＣ部品に対し必ず１つ必要であり、回路生成部分において使用されるＩＣ部品の数が決まっているので、これに対応して電源ポーションの数も自動的に決められる。従って、図５及び図６においては、図１８の設定表示画面において電源ポーションの数の入力は必要でない。電源ポーションを配置する段数及び列数が必要である。
【００５７】
これに対し、バイパスコンデンサの場合には必ずしも１つのＩＣ部品に対し１個のバイパスコンデンサが使用されず、複数のバイパスコンデンサが使用される場合もある。従って、図９の処理において、バイパスコンデンサの個数が指示される（ステップＳ２０４）。このとき段数は、バイパスコンデンサの列数を指示するのみで入力された個数との関係から自動設定される（ステップＳ２０５）。
【００５８】
即ち、バイパスコンデンサの個数が指示されるのでこれに対し、バイパスコンデンサの列数を指示することにより割り算によって段数が自動設定される。このようなバイパスコンデンサの部品仕様名の指示、バイパスコンデンサの個数の指示及びバイパスコンデンサの列数の指示を部品の種類の数分処理を繰り返す（ステップＳ２０６）。
【００５９】
上記入力が終了し、設定情報を決定する（ステップＳ２０８）と、部品ライブラリに部品が存在するかどうかを判断する（ステップＳ２０９）。この判定方法は、シンボル形状ライブラリ２１及び部品情報ライブラリ２２にアクセスし、指定部品を検索することにより行われる。部品がライブラリに存在しない場合にはシンボル形状ライブラリ又は部品情報ライブラリ内に未登録の部品を通知登録し、その後設定画面表示に戻る（ステップＳ２１０）。
【００６０】
ステップＳ２０９の終了の後に、図１０の処理に繋がる。図１０における処理ステップＳ２１０から２１５までの処理はそれぞれ図６において説明した処理ステップＳ１０９からＳ１１４までの処理ステップに対応する。従ってこれらの詳細は省略する。
【００６１】
図１１は、このようにして生成されたバイパスコンデンサのみからなる電源回路図であって、７列×４段の例を示す。尚、図１１は一方は無極、他方は有極の２種類のバイパスコンデンサが使用されている例である。
【００６２】
図１２は、電源ポーションとバイパスコンデンサを交互に配置した電源回路を生成する場合の処理フローの前半部である。後半部の処理は、図６の処理フローと同じである。したがって、図１２の数字▲１▼、▲２▼は、図６の処理フローの対応する位置に継続する。
【００６３】
図１２において、他の例と同様に図１８の設定画面が表示される（ステップＳ３０１）。この設定画面に対し部品間の縦間隔を指示し（ステップＳ３０２）。部品間の横間隔を指示し（ステップＳ３０３）、ついで部品の列数の指示（ステップＳ３０４）、及び部品の段数の指示が行われる（ステップＳ３０５）。
【００６４】
ついで、バイパスコンデンサの部品の仕様名を指示する（ステップＳ３０６）。このバイパスコンデンサの部品の仕様名の指示（ステップＳ３０６）は先に説明した図９のステップＳ２０３と同様である。さらに、バイパスコンデンサの個数を指示する（ステップＳ３０７）。これ等の処理をコンデンサの種類の数分処理を繰り返す（ステップＳ３０８）。
【００６５】
ここで、既に部品の列数及び部品の段数を指示している（ステップＳ３０４及びステップＳ３０５）ので、新たにバイパスコンデンサに対する列数の指示等は必要ではない。
【００６６】
このような設定画面での入力が終わると、設定情報の決定が行われる（ステップＳ３０９）。次いで部品がライブラリに存在するかどうかを判断する（ステップＳ３１０）。
【００６７】
部品ライブラリに存在しない場合は、先に図９に関し説明したステップＳ２１０と同様にシンボル形状ライブラリ２０、又は部品情報ライブラリ２１内に未登録の部品を通知する（ステップＳ３１１）。
【００６８】
そして、部品ライブラリに存在するか否かの判断（ステップＳ３１０）に続き、先に説明したように図６のステップＳ１０７以下の処理を継続して処理が終了する。
【００６９】
図１３は、このようにして生成される電源ポーション及びバイパスコンデンサを交互に配置した電源回路図の例である。即ち、電源ポーションとバイパスコンデンサがそれぞれ交互の列に配置されている例が示されている。
【００７０】
図１４乃至図１６は電源ポーションとバイパスコンデンサを上下に配置して生成する電源回路の作成フローである。
【００７１】
基本的には電源ポーションのみを処理するフロー図５及び図６とバイパスコンデンサのみを配置する処理フロー図７及び図８の処理フローを組み合わせて構成されている。即ち、図１１において図１８の設定画面が表示される（ステップＳ４０１）次いで、部品間の縦間隔及び部品間の横間隔をそれぞれ指示する（ステップＳ４０２、ステップＳ４０３）。
【００７２】
次いで電源ポーション部分の列数及び電源ポーションの段数を指示する（ステップＳ４０４、Ｓ４０５）。その後、図９のステップＳ２０３乃至ステップＳ２０６の処理と同様の処理であって、バイパスコンデンサの部品仕様名の指示、バイパスコンデンサの個数の指示及びバイパスコンデンサの列数の指示を行う（ステップＳ４０６乃至Ｓ４０９）。
【００７３】
ここで、設定情報の決定を確認する（ステップＳ４１０）。次いで、図１５においてステップＳ４１１及び４１２は、図９のステップＳ２０９及びステップＳ２１０に対応し、部品がライブラリに存在するか否かについて判断し（ステップＳ４１１）、ライブラリに存在しない場合はその旨を通知する（ステップＳ４１２）。
【００７４】
次いで、図６の処理ステップＳ１０７乃至１０９の処理に対応するステップＳ４１３乃至Ｓ４１５の処理が行われ、更に電源シンボルと電源ポーションの電源供給ピンの配線を行い（ステップＳ４１６）、アースシンボルと電源ポーションのアースピンの配線を行う（ステップＳ４１７）。この処理は、図６のステップＳ１１０及びＳ１１１に対応する。
【００７５】
さらに処理は、図１６に繋がり図６のステップＳ１１２乃至ステップＳ１１４に対応するステップＳ４１９乃至ステップＳ４２１の処理が行われ処理を終了する。
【００７６】
このようにして生成された電源ポーション及びバイパスコンデンサを上下に配置した電源回路図の例が図１７に示される。図１７において電源ポーション６列×２段が上半部に、バイパスコンデンサ６列×２段が下半部に表示され、それぞれ共通に電源及びアースに接続される。
【００７７】
【発明の効果】
以上図面に従い説明したように、本発明によりこれまで自動による電源回路図作成では数時間かかっていた部分が数秒で作成可能となる。回路図種類においても複数種のバリエーションを持たせることで広く回路設計に対応し、寄与する事が可能である。従って、設計の効率化につながる。
【図面の簡単な説明】
【図１】本発明の電源回路図の設計システムの全体構成を示す図である。
【図２】回路設計支援システム１の回路データ編集機能１１について説明する機能フローである。
【図３】図２に対応し、バイパスコンデンサ回路図、及び電源ポーションを使用した回路図の設計図の例を示す図である。
【図４】本発明の電源回路図設計システムにおける処理フローの概略を示す図である。
【図５】電源ポーションのみを配置する場合の処理フローの前半部である。
【図６】電源ポーションのみを配置する場合の処理フローの後半部である。
【図７】図５、図６の処理フローにより作成される電源回路の作成例である。
【図８】図７の電源回路に使用される表示形状とその説明をまとめたものである。
【図９】バイパスコンデンサのみを配置する場合の処理フローの前半部である。
【図１０】バイパスコンデンサのみを配置する場合の処理フローの後半部である。
【図１１】図９、図１０の処理フローにより作成される電源回路の作成例である。
【図１２】電源ポーションとバイパスコンデンサを交互に配置する場合の処理フローの前半部である。
【図１３】図１２の処理フローにより作成される電源回路の作成例である。
【図１４】電源ポーションとバイパスコンデンサを上下に配置する場合の処理フロー（その１）である。
【図１５】電源ポーションとバイパスコンデンサを上下に配置する場合の処理フロー（その２）である。
【図１６】電源ポーションとバイパスコンデンサを上下に配置する場合の処理フロー（その３）である。
【図１７】図１４乃至図１６の処理フローにより作成される電源回路の作成例である。
【図１８】設定画面の表示例である。
【図１９】部品の縦横の配置間隔を説明する図である。
【図２０】電源及びアースとの電源ポーションの接続を説明する図である。
【図２１】複数電源と電源ポーションの接続を説明する図である。
【図２２】図面内での作成された回路図の移動配置を説明する図である。
【図２３】図面内での作成された回路図の配置位置を確定する図である。
【図２４】ＩＣ部品の一例を説明する図である。
【図２５】図２４に示す部品を構成する複数のポーションの存在を説明する図である。
【符号の説明】
１ 回路設計支援システム
１０ 回路データ入力部
１１ 回路データ編集機能部
１２ 一般回路図生成部分
１３ 電源回路図生成部分
１４ 回路データ出力部
２０ シンボル形状ライブラリ
２１ 部品情報ライブラリ
２ 回路図出力画面
３ データ出力
Claims (7)
- データライブラリーと、ＣＰＵ及び、電源回路に与えられる条件にしたがって、該データライブラリーに基づき電源回路図を設計する、該ＣＰＵにより実行される設計支援プログラムを格納するメモリを有し、
該与えられる条件を、電源に接続するためのピンとアースに接続するためのピンを有する電源ポーション間の縦横それぞれの間隔、電源ポーションの列数と段数とし、該設計支援プログラムにより、配置可能の複数の電源ポーションを該与えられる条件にしたがって配置し、且つ配置された複数の電源ポーションのそれぞれを電源シンボルとアースシンボルとに配線する
ことを特徴とする電源回路図の設計システム。 - データライブラリーと、ＣＰＵ及び、電源回路に与えられる条件にしたがって、該データライブラリーに基づき電源回路図を設計する、該ＣＰＵにより実行される設計支援プログラムを格納するメモリを有し、
該与えられる条件を、バイパスコンデンサ間の縦横の間隔、バイパスコンデンサの種類毎に対するバイパスコンデンサの個数と列とし、該設計支援プログラムにより、該バイパスコンデンサの個数分を該列、及び該個数と列より割り出される段数分に配置し、且つそれぞれのバイパスコンデンサを電源シンボルとアースシンボルとに配線する
ことを特徴とする電源回路図の設計システム。 - データライブラリーと、ＣＰＵ及び、電源回路に与えられる条件にしたがって、該データライブラリーに基づき電源回路図を設計する、該ＣＰＵにより実行される設計支援プログラムを格納するメモリを有し、
該与えられる条件を、電源に接続するためのピンとアースに接続するためのピンを有する電源ポーション及びバイパスコンデンサを部品として、該部品間の縦横それぞれの間隔、該部品の列数と段数、及び該バイパスコンデンサの種類毎の個数とし、該設計支援プログラムにより、配置可能の複数の電源ポーション及びバイパスコンデンサを該与えられる条件にしたがって交互に配置し、且つ配置された複数の電源ポーション及びバイパスコンデンサのそれぞれを電源シンボルとアースシンボルとに配線する
ことを特徴とする電源回路図の設計システム。 - 請求項２において、
更に、前記与えられる条件をバイパスコンデンサ間の縦横の間隔、バイパスコンデンサの種類毎に対応するバイパスコンデンサの個数と列とし、前記設計支援プログラムにより、該バイパスコンデンサの個数分を該列、及び該個数と列より割り出される段数分に配置し、且つそれぞれのバイパスコンデンサを電源シンボルとアースシンボルとに配線することを特徴とする電源回路図の設計システム。 - 請求項１乃至４のいずれかにおいて、
前記与えられる条件の列数及び段数に並べられる電源ポーションまたはバイパスコンデンサの最も長い電源及びアースに接続されるピンにを基準にして該電源シンボル及びアースシンボルとの配線を行なうことを特徴とする電源回路図の設計システム。 - 請求項１乃至４のいずれかにおいて、
前記電源シンボルが複数の電圧分有する場合、同一種類の電圧電源シンボルに接続される該電源ポーションまたはバイパスコンデンサを優先して、対応する電源シンボルとの配線距離が最も短くなるように配線することを特徴とする電源回路図の設計システム。 - 請求項１乃至４のいずれかにおいて、
更に、設計された電源回路を表示する表示装置を有し、前記電源ポーション及びまたはバイパスコンデンサの配置列数及び段数を決定後、前記電源及びアースとの間の配線を保持したまま、該表示装置の画面上を移動可能とすることを特徴とする電源回路図の設計システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19830497A JP4004105B2 (ja) | 1997-07-24 | 1997-07-24 | 電源回路図の設計システム |
| US09/021,371 US6170079B1 (en) | 1997-07-24 | 1998-02-10 | Power supply circuit diagram design system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19830497A JP4004105B2 (ja) | 1997-07-24 | 1997-07-24 | 電源回路図の設計システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1139373A JPH1139373A (ja) | 1999-02-12 |
| JP4004105B2 true JP4004105B2 (ja) | 2007-11-07 |
Family
ID=16388915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19830497A Expired - Fee Related JP4004105B2 (ja) | 1997-07-24 | 1997-07-24 | 電源回路図の設計システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6170079B1 (ja) |
| JP (1) | JP4004105B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6110213A (en) * | 1997-11-06 | 2000-08-29 | Vlt Coporation | Fabrication rules based automated design and manufacturing system and method |
| JP4582511B2 (ja) * | 1998-07-17 | 2010-11-17 | 株式会社フジキン | 流体制御装置の設計装置および設計方法 |
| JP2002015018A (ja) * | 2000-06-30 | 2002-01-18 | Fujitsu Ltd | 半導体装置の設計方法及び記録媒体 |
| US6523159B2 (en) * | 2001-01-16 | 2003-02-18 | International Business Machines Corporation | Method for adding decoupling capacitance during integrated circuit design |
| JP4112244B2 (ja) * | 2002-03-04 | 2008-07-02 | 富士通株式会社 | 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法 |
| US6732335B2 (en) * | 2002-04-23 | 2004-05-04 | Oki Electric Industry Co., Ltd. | Semiconductor IC with an inside capacitor for a power supply circuit and a method of automatically designing the same |
| US6763509B2 (en) * | 2002-09-26 | 2004-07-13 | Sun Microsystems, Inc. | Method and apparatus for allocating decoupling capacitor cells |
| EP1930823A3 (en) * | 2006-12-04 | 2011-06-08 | Fujitsu Limited | Circuit-design supporting apparatus, circuit-design supporting method, computer product, and printed-circuit-board manufacturing method |
| US8032338B2 (en) * | 2008-06-13 | 2011-10-04 | Power Integrations, Inc. | Method and apparatus for design of a power supply |
| WO2013146276A1 (ja) * | 2012-03-28 | 2013-10-03 | 日本電気株式会社 | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 |
| JP6245295B2 (ja) * | 2016-03-15 | 2017-12-13 | 日本電気株式会社 | 集積回路、その設計方法、設計装置、設計プログラム |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793358B2 (ja) * | 1986-11-10 | 1995-10-09 | 日本電気株式会社 | ブロック配置処理方式 |
| JPH0738414B2 (ja) * | 1987-01-09 | 1995-04-26 | 株式会社東芝 | 半導体集積回路 |
| JPH0371267A (ja) | 1989-08-10 | 1991-03-27 | Fujitsu Ltd | 回路図データ作成方法 |
| JP2936542B2 (ja) * | 1990-01-30 | 1999-08-23 | 株式会社日立製作所 | 電源幹線のレイアウト方法 |
| JP2746762B2 (ja) * | 1990-02-01 | 1998-05-06 | 松下電子工業株式会社 | 半導体集積回路のレイアウト方法 |
| US5187864A (en) * | 1991-07-26 | 1993-02-23 | Vlsi Technology, Inc. | Adaptable topologies used in routing of ground and power networks on integrated circuits |
| JP3052519B2 (ja) * | 1992-01-14 | 2000-06-12 | 日本電気株式会社 | 集積回路の電源配線設計方法 |
| JP2776120B2 (ja) * | 1992-03-10 | 1998-07-16 | 日本電気株式会社 | 集積回路の電源配線布設方法 |
| US5349542A (en) * | 1992-04-02 | 1994-09-20 | Vlsi Technology, Inc. | Method for sizing widths of power busses in integrated circuits |
| US5422523A (en) * | 1992-11-09 | 1995-06-06 | Intel Corporation | Apparatus for translating logic signal levels from 3.3 volts to 5 volts |
| US5550750A (en) * | 1993-05-28 | 1996-08-27 | Mentor Graphics Corporation | Method and system for integrating component analysis with multiple component placement |
| JPH07262241A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント板実装設計システム及び方法 |
| JP4000198B2 (ja) * | 1994-10-20 | 2007-10-31 | 富士通株式会社 | 会話型回路設計装置 |
| US5610832A (en) * | 1994-11-22 | 1997-03-11 | Mentor Graphics Corporation | Integrated circuit design apparatus with multiple connection modes |
| US5784291A (en) * | 1994-12-22 | 1998-07-21 | Texas Instruments, Incorporated | CPU, memory controller, bus bridge integrated circuits, layout structures, system and methods |
| JPH08316331A (ja) * | 1995-03-15 | 1996-11-29 | Toshiba Corp | 半導体集積回路及びその設計方法 |
| US6006024A (en) * | 1996-11-01 | 1999-12-21 | Motorola, Inc. | Method of routing an integrated circuit |
| US5987086A (en) * | 1996-11-01 | 1999-11-16 | Motorola Inc. | Automatic layout standard cell routing |
| JPH10284605A (ja) * | 1997-04-08 | 1998-10-23 | Mitsubishi Electric Corp | 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路 |
-
1997
- 1997-07-24 JP JP19830497A patent/JP4004105B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-10 US US09/021,371 patent/US6170079B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6170079B1 (en) | 2001-01-02 |
| JPH1139373A (ja) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004105B2 (ja) | 電源回路図の設計システム | |
| US6889370B1 (en) | Method and apparatus for selecting and aligning cells using a placement tool | |
| US6516456B1 (en) | Method and apparatus for selectively viewing nets within a database editor tool | |
| TW201535078A (zh) | 程式編寫裝置 | |
| JP2007188188A (ja) | レイアウト方法、ｃａｄ装置、プログラム及び記憶媒体 | |
| US20120221298A1 (en) | Design Assist Device, Method, and Program | |
| KR930006726B1 (ko) | 집적회로 및 전원간선 레이아웃방법 | |
| US6357035B1 (en) | Method and apparatus for the automated generation of programmable interconnect matrices | |
| US20200302105A1 (en) | Analog design tool having a cell set, and related methods | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| CN113711142B (zh) | 调试辅助装置、调试辅助方法、记录介质 | |
| JPH058417B2 (ja) | ||
| US10990743B2 (en) | Creating gateway model routing sub-templates | |
| JP3112896B2 (ja) | 半導体集積回路のフロアプランニング方法及び装置 | |
| JP2785751B2 (ja) | 部品番号整列方法 | |
| JP2703224B2 (ja) | 半導体集積回路装置の機能ブロツク自動生成方法 | |
| JP3037232B2 (ja) | 回路図データ編集装置における回路図の表示方法 | |
| JP3187199B2 (ja) | 電気回路設計支援システム | |
| JPH07239872A (ja) | 類似工程図の作成方法 | |
| WO2012114523A1 (ja) | 設計装置、設計方法、及び設計プログラム | |
| JPH05114007A (ja) | プリント板回路図編集方式 | |
| TWI416358B (zh) | 印刷電路板佈線系統及印刷電路板內層分割方法 | |
| JP2002092067A (ja) | 実部品のピン配置を保持したピン番号データ作成装置及び方法並びに記録媒体 | |
| JP2003076730A (ja) | 半導体集積回路の設計支援システムおよび設計方法ならびにレイアウトエディタ | |
| JPH0225980A (ja) | 回路図エデイタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |