JP3052519B2 - 集積回路の電源配線設計方法 - Google Patents

集積回路の電源配線設計方法

Info

Publication number
JP3052519B2
JP3052519B2 JP4004341A JP434192A JP3052519B2 JP 3052519 B2 JP3052519 B2 JP 3052519B2 JP 4004341 A JP4004341 A JP 4004341A JP 434192 A JP434192 A JP 434192A JP 3052519 B2 JP3052519 B2 JP 3052519B2
Authority
JP
Japan
Prior art keywords
wiring
power supply
layer
supply wiring
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4004341A
Other languages
English (en)
Other versions
JPH05211236A (ja
Inventor
荘一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4004341A priority Critical patent/JP3052519B2/ja
Priority to US08/004,741 priority patent/US5537328A/en
Publication of JPH05211236A publication Critical patent/JPH05211236A/ja
Application granted granted Critical
Publication of JP3052519B2 publication Critical patent/JP3052519B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路の電源配線設計
方法に関し、特に機能ブロックの自動配置配線により所
望のＬＳＩ機能を得る電源配線の敷設方法に関する。
【０００２】
【従来の技術】従来、ゲートアレイやスタンダードセル
等の所望のＬＳＩ機能をシリコン基板上で実現するため
に種々機能ブロックを自動配置，配線する設計方法とし
て、電源配線の敷設は信号線の自動処理（機能ブロック
の配置と、配置された機能ブロック端子間の信号配線に
よる接続）ほどに自動化が進んでおらず、例えばゲート
アレイでは自動配線の対象から除外され、機能ブロック
を配置する前から予め作り付けて敷設しておく配線とし
て扱われている。また、スタンダードセルの一例では、
機能セルに、それらを１次元状に配列すると電源配線が
己ずと相互に接続する構造を持たせておき、その１次元
状機能セル列の一端、又は両端でそれらを一気に継ぎ合
わせて電源パッドに接続するという方法が用いられてい
る。
【０００３】
【発明が解決しようとする課題】ところが近年の素子の
微細化による集積度の向上とその動作速度の向上とによ
り、チップ平面上の消費電力値の分布は大きい側にその
分布のスソを拡げてゆく一方である。その結果、チップ
内部の消費電力分布に無関係に予め作付けの配線を敷設
する方法、または同一配線幅のものを単純に一次元状に
接続してゆく方法では、場合によってその配線が負担で
きる電流容量をオーバしてしまうことが生じるようにな
った。これは、特にエレクトロマイグレーションの観点
からＬＳＩの信頼性を低下せしめることになり、甚だ好
ましくない。そのためチップ内電力分布の、生じうる最
大級の水準にチップ面上のどの位置でも対応できるよう
電源配線幅を太くすると、消費電力の小さい領域を負担
する電源配線にとってはその配線幅は過剰のものとな
り、面積効率を著るしく損うことになる。
【０００４】このような電流による配線幅の調整を行う
方法として、本発明の発明者は「集積回路の電源配線敷
設方法」などでチップ内部の消費電力分布を計算し、そ
れに基づいて配線敷設ルートを決定する方法を提案して
いる。しかし、一般に電源配線を敷設するためには、そ
のスペースを確保する必要があり、このためには上述の
機能ブロックを自動配置し、自動配線する時、同時に電
源敷設ルート及びそのスペースを考慮する必要が生じ
る。
【０００５】これに対して従来の自動配置，配線ツール
は、このような要請に応えられる機能を持たない。その
上、信号線の接続を効率良く行うことだけでもまだ現状
多くの課題を残しており、更に機能ブロック配置を決
め、それによって消費電力分布を計算し、電源敷設ルー
トと電源配線幅を決定し、その布設スペース確保のため
に予め決めた機能ブロック配置を修正して再度電力分布
を計算し直し、電源配線幅を再調整する、といった処理
を効率良く行う手順を既存機能に盛り込むことは、ソフ
トウェア開発の観点から従来以上に負担がかかり、従来
の信号線の自動接続に関する諸問題の改善も十分にでき
ず、或いは従来見出された良好な自動配置，配線の手段
を犠牲にするような恐れもある。
【０００６】本発明の目的は、このような問題を解決
し、消費電力の分布に応じた第１層及び第２層の電源配
線にかかる負荷（電流値）のコントロールを第３層を含
むその以上の配線層配線で行うことにより、機能ブロッ
クの配置及びそれらの信号線による相互接続は従来技術
で処理できるようにした集積回路の電源配線設計方法を
提供することにある。
【０００７】
【課題を解決するための手段】本発明の集積回路の電源
配線設計方法の構成は、機能ブロックを配置しその配置
に基づいて第１層、或いはこの第１層と第２層電源配線
の敷設位置を確定する第１の工程と；第３層を含むそれ
以上の配線層の少くとも１つの配線層を用いて電源配線
の敷設を仮想的に行い、前記第１層、或いはこの第１層
と第２層電源配線とを接続して全電源配線層の電源回路
網を所望のチップ内領域で形成する第２の工程と；前記
電源回路網による回路電流を計算してその電源回路網の
中で前記第３層を含むそれ以上の配線層の少くとも１つ
の配線層の配線幅を調整、または配線の削除，追加、ま
たは前記第２層配線とそれ以上の配線層配線との接続用
開孔位置の調整をして前記電源配線に流れる電流の調整
を行う第３の工程とを含むことを特徴とする。
【０００８】
【実施例】図１は本発明による一実施例の設計手順のフ
ロー図、図２〜図６は図１の各ステップで処理された結
果のチップ内電源配線のレイアウト図である。図１にお
いて、ステップＳ１は、ルールに従って機能ブロックが
配置されることを前提に電源配線を予め固定敷設する工
程で、図２（ａ）に示すように、例えばゲートアレイの
作付けの固定配線がこれに相当する。図２（ａ）では、
ＬＳＩチップ１に内部領域を囲む電源配線２と、ポリセ
ル状機能ブロック内の電源配線３と、この電源配線と直
交する電源配線６，ボンディングパッド１１からの引込
み電源配線１２とが示されている。
【０００９】次に、ステップＳ２で機能ブロックが配置
されるが、その一部は固定配線にそって配置される一
方、他の機能ブロック（マクロブロック）は大きく、か
つその廻りに周囲電源を持ち、固定配線の一部を削除す
る形で配置される。このレイアウト結果の様子は図２
（ｂ）のようになる。すなわち、図２（ａ）にマクロブ
ロック外周部の電源配線４，５が追加される。
【００１０】なお、図２（ａ），（ｂ）では、Ｘ方向配
線が第１層で、Ｙ方向配線が第２層で敷設され、また引
込み配線１２とボンディングパッド（電源用）１１が必
ずしも第１層又は第２層配線で形成される必要はない。
【００１１】次に、ステップＳ４で第３層を少くとも含
むそれ以上の配線層による電源配線の敷設ルートを仮に
定める。図３は第３層配線１６及び第４層配線１５にて
仮敷設した状態を示す。
【００１２】本実施例では、第３層，第４層配線を図２
（ａ）に示した配線と同じ位置に仮敷設している。この
図では省略されているが、第３層と第４層配線１６，１
５が交差する部分には開孔が設けられている。また、図
２（ｂ）に示す第２層配線（Ｙ方向）と、図３の第３層
配線（Ｘ方向）との間にもその交差部には開孔が設けら
れている。このようにしてステップＳ５で全４層配線に
て電源回路網が形成される訳である。図２，図３および
以降の配線レイアウト図は、全て接地（ＧＮＤ）か電源
（ＶDD）のいづれか一方を示しているが、実際にはこの
方法に従ってＧＮＤとＶDDとの双方が敷設される。
【００１３】この状態に於る電源回路網は、例えば図４
のようになる。図が複雑になりすぎるので、図４は図
２，図３には対応しておらず、また配線層数も２層で示
している。この図に於て、Ｚ１〜Ｚ８は例えばＣＭＯＳ
回路の場合、Ｚ１〜Ｚ８を夫々機能ブロックに対応さ
せ、消費電力計算用テストベクトルにて所望周波数によ
る各機能ブロックの消費電力を求め、それに相当する電
流値を持つ定電流源に置き替えてもよい。また、図４で
配線が一部ゆがんでいるがこれは見易くするためのもの
である。この図４に一例を示した、その電源回路網で各
配線の電流値が計算される（ステップＳ６）。図４にお
いて、Ｚ１〜Ｚ８が回路インピーダンスを示し、Ｒ１１
〜Ｒ２０が第１層接地配線抵抗、Ｒ２１〜Ｒ３０が第１
層電源（ＶDD）配線抵抗、Ｒ３１〜Ｒ３３が第２層接地
配線抵抗、Ｒ３４〜Ｒ３６が第２層電源配線抵抗、Ｒ４
１〜Ｒ４６が第１層と第２層との間の開孔部抵抗を示し
ている。
【００１４】次に、かかる各配線の電流値をエレクトロ
マイグレーションの観点からチェックし、そのうち特に
第１層，第２層配線が同観点から線幅が不足している場
合、第１，第２層配線には手を加えず、第３層，第４層
配線の幅の調整、第３層と第２層との開孔位置及び、第
３層と第４層配線との開孔位置の調整、更に第３層又は
第４層配線の仮設した位置以外への配線追加によって電
流分布を変え、予め決められている第１層，第２層配線
幅で所定の電流値以下に納まるようにコントロールす
る。
【００１５】ここに於て、本実施例の最も重要なポイン
トは、第１層，第２層の電源配線幅を、少くとも太らせ
ることをしないので、第１層配線のみ又は第１層と第２
層配線を用いて形成されている機能ブロックのステップ
Ｓ２で決定した配置位置を、ここでの調整のために変更
する必要がなく、従って従来例で述べた如く、配線幅の
変更に伴って機能ブロックを再配置し、それで再度電流
分布を求めて電流制限値をチェックする必要がなく、従
って効率的に設計を進めることが可能になる。
【００１６】一方、エレクトロマイグレーションの観点
から逆に電流値に余裕のあるところでは、第３層，第４
層配線を部分的に削除することにより、より多くの信号
線敷設用スペースを設けることができる。以上はエレク
トロマイグレーションの観点で述べたが、これら処理
は、例えば配線抵抗による電源電圧降下を一定値以内に
抑さえるなければならない場合でも同様の手順により、
第３層，第４層配線でその調整を行うことができる。
【００１７】また、以上の説明では仮敷設した第３層，
第４層配線１６，１５のそのままの状態で電流値を計算
した後に調整に入る手順を述べたが、この効率を良くす
るため、前述の方法に従って機能ブロック単位で消費電
力を求め、次にこの電力分布図を求め、それによって予
め３，４層配線の追加，削除，配線幅の荒い調整を人手
で行っておき、そのあと詳細電流計算を行い、詳細調整
を行っても良い。
【００１８】この手順に従ったものは、図５（ａ），
（ｂ）のように具体化することができる。図５（ａ）が
図２（ｂ）の機能ブロック配置に対して求められた電力
の分布図、図５（ｂ）が同電力分布に従って追加，削除
等を行った第３層，第４層配線の図である。図５（ａ）
では、各ブロックの等電力線７が示され、Ｐ５が最大レ
ベルでＰ１が最小レベルの電力となっている。図５
（ｂ）ではシフトした電源配線９とその電源引込み口８
が示されている。
【００１９】そして、図６が最終的に得られた第１層〜
第４層の全層を含む、電源配線レイアウト図となる。
尚、図５（ｂ）と図６との間には、特に詳細な調整を行
う必要がなかったものとして描かれている。また、ステ
ップＳ４で仮設した３層，４層配線位置は、図６の電源
配線１０の第４層配線のみその位置が保持された配線で
あり、あとは全て電力分布図な基づく荒いレベルの追
加，削除によって実質移動されシフトした電源配線９と
して表示されている。
【００２０】さらにこの電源配線の調整によって、図２
（ａ）の示した電源パッド１１のうち上側にあった１ケ
は削除され変わり、図に示されるパッド１３が上側に２
ケ、下側に１ケ追加されている。
【００２１】図７は、本発明の第２の実施例のフロー図
である。本実施例は、第１の実施例と異なり、そのステ
ップＳ１の作付け配線がない。従ってステップＳ２から
順に機能ブロックの配置によって第１，第２層配線の電
源敷設位置を作ってゆく。
【００２２】この配線結果は図８に示すようになる。こ
の図に於ては、Ｘ方向は全て第１層配線、Ｙ方向は全て
第２層配線である。マクロブロックを取り囲む第１，第
２層電源配線３１と、小規模機能ブロックの電源配線３
２と、これら機能ブロックの電源配線３１，３２を相互
に接続する電源配線３３とが含まれる。なお、図７のス
テップＳ３以降の処理は図１と同様であるので省略す
る。
【００２３】以上の実施例において、機能ブロックの信
号端子相互の接続は、以上述べた電源配線の敷設調整が
終ってから、所望の配線層（通常は全配線層）を用いて
行われる。
【００２４】
【発明の効果】以上説明したように、本発明の配線設計
方法では、チップ内部所望の領域の電源配線敷設におけ
る配線に流れる電流値のコントロールを第３層を含むそ
れ以上の配線層で行うので、第１層又は第１層と第２層
配線を含む機能ブロックの配置位置を電流値のコントロ
ールを行う前に決定した位置から変更する必要がなく、
従って消費電力のチップ内分布の状態が電源配線敷設の
最適化によって変化することがなく、電源回路網，電流
計算を容易にし、効率的なチップ設計を可能にするとい
う効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するフロー図。
【図２】図１のＳ１〜Ｓ３で処理された電源配線のレイ
アウト図。
【図３】図１のＳ４で処理された電源配線のレイアウト
図。
【図４】図１のＳ５で形成される回路網の回路図。
【図５】図１のＳ６で計算される等電力線のレイアウト
図。
【図６】図１の最終レイアウトを示すレイアウト図。
【図７】本発明の第２の実施例を説明するフロー図。
【図８】図７における最初の２つの処理ステップが終了
した段階での電源配線のレイアウト図。
【符号の説明】
１ ＬＳＩチップ ２ 内部機能ブロック領域 ３ ブロック領域内の電源配線 ４，５ 外周部電源配線 ６ 電源配線３と直交する電源配線 ７ 等電力線 ８ 電源配線引込み口 ９ 仮設からシフトした電源配線 １０ 仮設位置を保つ電源配線 １１ パッド引込み電源配線 １２ 保持された電源パッド １３ パッド１２以外の電源パッド １４ 仮敷設第４層配線 １５ 仮敷設第３層配線 ３１ 第１層，第２層電源配線 ３２ 小ブロック用電源配線 ３３ 相互接続電源配線 Ｓ１〜Ｓ７ 処理ステップ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 機能ブロックを配置しその配置に基づい
    て第１層、或いはこの第１層と第２層電源配線の敷設位
    置を確定する第１の工程と；第３層を含むそれ以上の配
    線層の少くとも１つの配線層を用いて電源配線の敷設を
    仮想的に行い、前記第１層、或いはこの第１層と第２層
    電源配線とを接続して全電源配線層の電源回路網を所望
    のチップ内領域で形成する第２の工程と；前記電源回路
    網による回路電流を計算してその電源回路網の中で前記
    第３層を含むそれ以上の配線層の少くとも１つの配線層
    の配線幅を調整、または配線の削除，追加、または前記
    第２層配線とそれ以上の配線層配線との接続用開孔位置
    の調整をして前記電源配線に流れる電流の調整を行う第
    ３の工程とを含むことを特徴とする集積回路の電源配線
    設計方法。
  2. 【請求項２】 第１層又はこの第１層と第２層電源配線
    は、機能ブロックの配置が可能なように予め定めた固定
    配線である請求項１記載の集積回路の電源配線設計方
    法。
  3. 【請求項３】 第１層又はこの第１層と第２層電源配線
    は、機能ブロックの配置が可能なように予め定めた配線
    と、配置された他の機能ブロックの持つ電源配線とを相
    互に接続調整した配線である請求項１記載の集積回路の
    電源配線設計方法。
JP4004341A 1992-01-14 1992-01-14 集積回路の電源配線設計方法 Expired - Fee Related JP3052519B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4004341A JP3052519B2 (ja) 1992-01-14 1992-01-14 集積回路の電源配線設計方法
US08/004,741 US5537328A (en) 1992-01-14 1993-01-14 Method for laying out power supply wiring conductors in integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4004341A JP3052519B2 (ja) 1992-01-14 1992-01-14 集積回路の電源配線設計方法

Publications (2)

Publication Number Publication Date
JPH05211236A JPH05211236A (ja) 1993-08-20
JP3052519B2 true JP3052519B2 (ja) 2000-06-12

Family

ID=11581737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4004341A Expired - Fee Related JP3052519B2 (ja) 1992-01-14 1992-01-14 集積回路の電源配線設計方法

Country Status (2)

Country Link
US (1) US5537328A (ja)
JP (1) JP3052519B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0844788A (ja) * 1994-05-24 1996-02-16 Toshiba Corp 集積回路の消費電力算出方法及びその装置
US5737580A (en) * 1995-04-28 1998-04-07 International Business Machines Corporation Wiring design tool improvement for avoiding electromigration by determining optimal wire widths
US6683336B1 (en) 1996-12-27 2004-01-27 Kabushiki Kaisha Toshiba Semiconductor integrated circuit, supply method for supplying multiple supply voltages in semiconductor integrated circuit, and record medium for storing program of supply method for supplying multiple supply voltages in semiconductor integrated circuit
JPH10189749A (ja) * 1996-12-27 1998-07-21 Toshiba Corp 半導体集積回路装置、半導体集積回路装置の多電源供給方法、半導体集積回路装置の多電源供給プログラムを記録した機械読み取り可能な記録媒体
JPH10200050A (ja) * 1997-01-06 1998-07-31 Mitsubishi Electric Corp 半導体集積装置
US6075934A (en) * 1997-05-01 2000-06-13 Motorola, Inc. Method for optimizing contact pin placement in an integrated circuit
US6336207B2 (en) * 1997-05-27 2002-01-01 Matsushita Electric Industrial Co., Ltd. Method and apparatus for designing LSI layout, cell library for designing LSI layout and semiconductor integrated circuit
JP4004105B2 (ja) * 1997-07-24 2007-11-07 富士通株式会社 電源回路図の設計システム
US6038383A (en) * 1997-10-13 2000-03-14 Texas Instruments Incorporated Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability
US6308307B1 (en) * 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers
US6083271A (en) * 1998-05-05 2000-07-04 Lsi Logic Corporation Method and apparatus for specifying multiple power domains in electronic circuit designs
JP3971033B2 (ja) * 1998-07-28 2007-09-05 富士通株式会社 レイアウトデータ作成方法、レイアウトデータ作成装置、及び、記録媒体
US6111310A (en) * 1998-09-30 2000-08-29 Lsi Logic Corporation Radially-increasing core power bus grid architecture
JP2002041590A (ja) * 2000-07-26 2002-02-08 Fujitsu Ltd 半導体チップの電源配線設計方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US6868374B1 (en) 2000-10-03 2005-03-15 International Business Machines Corporation Method of power distribution analysis for I/O circuits in ASIC designs
US6912703B2 (en) * 2001-03-19 2005-06-28 Taiwan Semiconductor Manufacturing Company Structure of integrated circuit standard cell library for reducing power supply voltage fluctuation
US6502231B1 (en) * 2001-05-31 2002-12-31 Applied Micro Circuits Corporation Integrated circuit template cell system and method
KR100486274B1 (ko) * 2002-10-24 2005-04-29 삼성전자주식회사 집적회로 장치 설계용 네트리스트 작성 방법
KR20060021354A (ko) * 2003-06-11 2006-03-07 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전력 분배 네트워크를 구비한 집적 회로
TWI234835B (en) * 2003-09-08 2005-06-21 Realtek Semiconductor Corp Method for checking via density in IC layout
JP4014549B2 (ja) * 2003-09-18 2007-11-28 富士電機システムズ株式会社 ヒートシンク及びその製造方法
DE10348167A1 (de) * 2003-10-16 2005-03-10 Infineon Technologies Ag Verfahren zum Verdrahten von Schaltelementen in einer integrierten Schaltung
JP4287294B2 (ja) * 2004-01-21 2009-07-01 株式会社東芝 自動設計方法、自動設計装置、及び半導体集積回路
CN100389371C (zh) * 2004-09-16 2008-05-21 中芯国际集成电路制造(上海)有限公司 具有低待机电流的调压器用器件和方法
JP2007107905A (ja) 2005-10-11 2007-04-26 Mitsubishi Electric Corp 基板給電評価用論理回路および基板給電評価方法
JP4983068B2 (ja) * 2006-03-30 2012-07-25 富士通株式会社 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム
US8051401B2 (en) * 2008-10-15 2011-11-01 Arm Limited Post-routing power supply modification for an integrated circuit
US8742618B2 (en) 2011-03-25 2014-06-03 Mediatek Inc. Method for designing power distribution network of circuit system and related circuit system
US8595660B2 (en) * 2011-04-17 2013-11-26 Jesse Conrad Newcomb Method and system of automatically identifying level shifter circuits
US8504968B2 (en) * 2011-04-17 2013-08-06 Jesse Conrad Newcomb Method to determine high level power distribution and interface problems in complex integrated circuits
CN102592033B (zh) * 2011-11-30 2013-07-24 清华大学 一种片上供电网络仿真的通孔处理方法及系统
WO2013158826A1 (en) * 2012-04-19 2013-10-24 Jesse Conrad Newcomb Method to determine high level power distribution and interface problems in complex integrated circuits
US8739103B1 (en) * 2013-03-04 2014-05-27 Cypress Semiconductor Corporation Techniques for placement in highly constrained architectures
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511914A (en) * 1982-07-01 1985-04-16 Motorola, Inc. Power bus routing for providing noise isolation in gate arrays
US4583111A (en) * 1983-09-09 1986-04-15 Fairchild Semiconductor Corporation Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients
DE3584102D1 (de) * 1984-03-08 1991-10-24 Toshiba Kawasaki Kk Integrierte halbleiterschaltungsvorrichtung.
JPH0789568B2 (ja) * 1986-06-19 1995-09-27 日本電気株式会社 集積回路装置
JPH0738414B2 (ja) * 1987-01-09 1995-04-26 株式会社東芝 半導体集積回路
US4815003A (en) * 1987-06-19 1989-03-21 General Electric Company Structured design method for high density standard cell and macrocell layout of VLSI chips
US4831725A (en) * 1988-06-10 1989-05-23 International Business Machines Corporation Global wiring by removal of redundant paths
JP2668981B2 (ja) * 1988-09-19 1997-10-27 富士通株式会社 半導体集積回路
JPH0727968B2 (ja) * 1988-12-20 1995-03-29 株式会社東芝 半導体集積回路装置
FR2647229B1 (fr) * 1989-05-16 1991-07-05 Thomson Csf Dispositif d'amplification d'onde optique a faible bruit
US5164811A (en) * 1990-04-20 1992-11-17 Seiko Epson Corporation Semiconductor integrated circuit with varying channel widths
US5283753A (en) * 1991-07-25 1994-02-01 Motorola, Inc. Firm function block for a programmable block architected heterogeneous integrated circuit
US5155390A (en) * 1991-07-25 1992-10-13 Motorola, Inc. Programmable block architected heterogeneous integrated circuit
JP2742735B2 (ja) * 1991-07-30 1998-04-22 三菱電機株式会社 半導体集積回路装置およびそのレイアウト設計方法
US5343058A (en) * 1991-11-18 1994-08-30 Vlsi Technology, Inc. Gate array bases with flexible routing
US5349542A (en) * 1992-04-02 1994-09-20 Vlsi Technology, Inc. Method for sizing widths of power busses in integrated circuits

Also Published As

Publication number Publication date
JPH05211236A (ja) 1993-08-20
US5537328A (en) 1996-07-16

Similar Documents

Publication Publication Date Title
JP3052519B2 (ja) 集積回路の電源配線設計方法
JP2776120B2 (ja) 集積回路の電源配線布設方法
JP4786836B2 (ja) 配線接続部設計方法及び半導体装置
US7200831B2 (en) Semiconductor integrated circuit wiring design method and semiconductor integrated circuit
USRE39469E1 (en) Semiconductor integrated circuit with mixed gate array and standard cell
JP2001127161A (ja) 集積回路
US6651236B2 (en) Semiconductor integrated circuit device, and method of placement and routing for such device
JP3917683B2 (ja) 半導体集積回路装置
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
US6841886B2 (en) Layout structure for a flip chip semiconductor integrated circuit
JP3005530B1 (ja) 自動配置配線方法
JP3064925B2 (ja) レイアウト方法
CN1316596C (zh) 布线图形产生方法
JP3541782B2 (ja) 半導体集積回路の設計方法
JP4209577B2 (ja) ビア形成領域決定方法
JP3180968B2 (ja) Ｉｃ内配線方法
JP2002299453A (ja) 半導体集積回路装置及びその配置方法
JPH10340959A (ja) レイアウト方法
JPH07130858A (ja) 半導体集積回路及び半導体集積回路製造方法
JP2003208454A (ja) 半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム
JP2002246474A (ja) ダミーパターンレイアウト方法
JPH04205263A (ja) 自動配線レイアウト方法
JP2002164436A (ja) 半導体集積回路装置及びその配置配線方法
JPS62140430A (ja) 半導体集積回路の配線方法
JP2000067094A (ja) 回路レイアウト設計方法及び回路レイアウト設計装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000307

LAPS Cancellation because of no payment of annual fees