KR20060021354A - 전력 분배 네트워크를 구비한 집적 회로 - Google Patents

전력 분배 네트워크를 구비한 집적 회로 Download PDF

Info

Publication number
KR20060021354A
KR20060021354A KR1020057023633A KR20057023633A KR20060021354A KR 20060021354 A KR20060021354 A KR 20060021354A KR 1020057023633 A KR1020057023633 A KR 1020057023633A KR 20057023633 A KR20057023633 A KR 20057023633A KR 20060021354 A KR20060021354 A KR 20060021354A
Authority
KR
South Korea
Prior art keywords
power
integrated circuit
ground
bus
pad
Prior art date
Application number
KR1020057023633A
Other languages
English (en)
Inventor
아드리아누스 더블유 피 지 지 바센
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060021354A publication Critical patent/KR20060021354A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전력 분배 네트워크에 관한 것으로, 이는 집적 회로(51)의 대각선으로 반대되는 코너에 배열되는 전력 패드(53) 및 접지 패드(55)를 갖는다. 전력 버스(67,69)와 접지 버스(71,73)는 예를 들어 표준 셀(61a,61b) 또는 표준 서브 블록(63)과 같은 집적 회로의 구성 요소에 전력을 공급한다. 복수의 디커플링 셀(65)이 전력 분배 네트워크에 제공되어 전력 패드(53)와 접지 패드(55) 사이에 정적 전류 흐름을 유지시킨다. 전력 버스와 접지 버스는 그들의 결합된 길이가 집적 회로의 모든 회로 구성 요소와 동일하도록 구성되어 온 칩 전압 변동을 감소시킨다.

Description

전력 분배 네트워크를 구비한 집적 회로{POWER DISTRIBUTION NETWORK OF AN INTEGRATED CIRCUIT}
본 발명은 집적 회로에 관한 것으로, 특히, 집적 회로의 다양한 위치들간의 온 칩 전압 변동(on chip voltage variation)을 감소시키는 전력 분배 네트워크를 갖는 집적 회로에 관한 것이다.
집적 회로는 칩에 제공되는 다양한 구성 요소에 전력을 전달하는 전력 분배 네트워크를 포함한다. 전력 분배 네트워크는 전력 버스 및 접지 버스를 포함하는데, 파워 버스는 공급 전력을 회로 구성 요소에 공급하고, 접지 버스는 회로로부터의 전력을 싱크(sink)한다.
통상적으로, 집적 회로의 설계는 어떤 양의 전류를 즉시 전달하여 칩 전체에 특정 전압을 유지할 수 있는 이상적 전력 공급을 가정한다. 그러나, 실제로는 집적 회로의 상이한 위치에 상이한 전압 레벨이 존재하는 단점이 있다. 저항성 구성 요소를 통해 흐르는 전류로부터 유도되는 집적 회로의 전압 레벨 변동은 공통적으로 "IR 강하"라 한다. 집적 회로의 임의의 주어진 위치에서의 전압은 전력 분배 네트워크의 전력 버스 및 접지 버스 모두에서 IR 강하를 겪게 되고, 전압 강하의 양은 전력으로부터의 유효 저항과 집적 회로의 각 위치로의 접지 패드에 의존한다.
집적 회로 설계의 밀도를 극대화하려는 요구가 계속 증가함에 따라, 보다 좁은 금속 라인 폭이 요구되지만 저항을 높여서 집적 회로의 전압 강하의 양을 증가시켜야 한다.
도 1은 전형적 전압 분배 네트워크를 도시하고 있는데, 전력 공급원(1)은 전력 패드(3)와 접지 패드(5)에 접속된다. 이 전력 분배 네트워크는 전력(Vpower)을 집적 회로의 회로 구성 요소에 공급하는 전력 버스(7)와 접지 버스(9)를 포함한다. 전력 버스의 각 섹션의 저항은 저항성 구성 요소(11,12,13,14)로 나타나며, 각각 저항값(R11,R12,R13)을 갖는다. 이와 유사하게, 접지 버스(9)의 각 섹션의 저항은 저항성 구성 요소(21,22,23,24)로 나타나며, 각각 저항값(R21,R22,R23)을 갖는다. 전력 버스(7)와 접지 버스(9)는 논리 게이트(31,32,33,34)의 형태로 회로 구성 요소에 전력을 공급하는 채로 도시되어 있다.
각 논리 게이트(31,32,33,34)와 전력 및 접지 패드(3,5) 사이의 유효 저항이 상이한 것을 볼 수 있다. 예를 들어, 전력은 저항(R11)을 갖는 전력 버스(7)의 섹션 및 저항(R21)을 갖는 접지 버스(9)의 섹션에 의해 논리 게이트(31)에 공급된다. 대조적으로, 전력은 R11+R12+R13에 대응하는 저항을 갖는 전력 버스의 섹션 및 R21+R22+R23에 대응하는 저항을 갖는 접지 버스의 섹션에 의해 논리 게이트(33)에 공급된다.
저항의 이러한 차이로 인해 논리 게이트(31,32,33,34)의 전력 핀(power pin)에는 상이한 전압(V1p 내지 V4p)이 공급된다. 예를 들어, 논리 게이트(32)의 전압(V2p)은 그 전력 핀에서 이상적 공급 전압(VDD)을 갖지 못하는데, 왜냐면 이 전압은 전력 버스(7)를 따르는 저항(R11 및 R12)의 누적 효과에 의해 감소되기 때문이다.
유사하게, 접지 버스(9)의 IR 강하는 논리 게이트(31,32,33,34)에서 접지 전압(V1G 내지 V4G)을 효율적으로 각각 증가시킨다. 최종 결과는 각 논리 게이트(31,32,33,34)가 상이한 개별 전압 공급을 가질 것이라는 점이다. 예를 들어, 논리 게이트(32) 양단의 전압 공급은 논리 게이트(31) 양단의 전압 공급보다 작을 것이다. 유사하게, 논리 게이트(33,34) 양단의 전압은 전력 및 접지 패드(3,5)로부터 더 멀리 위치된다는 사실로 인해 더 감소되어, 더 큰 IR 강하를 갖는다.
전압 공급원의 변동은 집적 회로의 소정 기본 구조의 지연 특성을 변경시킬 수 있는데, 이는 상이한 지연을 갖는 한 논리 게이트를 다른 논리 게이트로 유도할 수 있다. 지연의 이 변동은 온 칩 타이밍 문제를 유도할 수 있다.
US 4,748,494는 집적 회로의 전압 변동을 감소시키는 주지의 방법을 개시한다. US 4,748,494에 개시된 해결책은 복수의 개별 전력 버스를 요구하고, 회로 구성 요소를 회로 구성 요소 그룹으로 분할하며, 각 그룹은 전용 바이어스 회로를 갖는 단점을 지닌다.
본 발명의 목적은, 전술한 문제점을 가지지 않으면서, 집적 회로의 다양한 위치들간의 온 칩 전압 변동을 감소시키는 전력 분배 네트워크를 갖는 집적 회로를 제공하는 것이다.
본 발명에 따르면, 전력 분배 네트워크를 갖는 집적 회로가 제공되는데, 이 전력 분배 네트워크는 각 전력 패드 및 접지 패드로부터 집적 회로의 복수의 회로 구성 요소로 전력을 공급하는 전력 버스 및 접지 버스를 포함하며, 전력 패드와 접지 패드 사이의 정적 전류 흐름을 공급하는 복수의 디커플링 셀을 포함하고, 집적 회로의 임의의 주어진 회로 구성 요소에 대해, 전력 패드와 회로 구성 요소 사이 및 접지 패드와 회로 구성 요소 사이의 결합된 거리가 일정하다.
본 발명의 보다 나은 이해를 위해, 그리고 수행되는 방식을 보다 분명하게 보여주기 위해 예시의 목적으로 첨부된 도면을 참조하여 설명할 것이다.
도 1은 전형적 집적 회로용 전력 분배 네트워크를 도시하고 있다.
도 2는 도 1의 전력 분배 네트워크의 일부를 도시하고 있다.
도 3은 본 발명의 바람직한 실시예에 따른 전력 분배 네트워크를 도시하고 있다.
도 2는 도 1에서 앞서 설명한 전형적 전력 분배 네트워크의 브랜치(branch) 를 도시하고 있다. 이 전력 분배 네트워크의 한 브랜치에 대한 전압 강하는 전력 분배 네트워크의 나머지 부분으로부터 디커플링되는 다른 브랜치의 관점에서 분석된다. 이 분석을 위해 다음 식이 유효하다.
Figure 112005072029650-PCT00001
여기서 VG1은 논리 게이트(31) 양단의 전압이고, Vpower는 전력 공급원(1)이며, ΔV는 전압 강하, R11/R12는 각각 전력 버스와 접지 버스의 저항이고, ΔX와 ΔY는 전력 및 접지 라인의 길이이다.
전술한 바로부터, 칩의 각 포인트에 있어서 전압 강하는 전력 패드(3)에서(즉, VDD에서) 접지 패드(5)까지의(즉, VSS까지의) 와이어 길이에 의존한다는 것을 알 수 있다.
그러므로, 도 1에 도시된 종래의 전력 분배 네트워크에 있어서, 전압 강하는 집적 회로의 상이한 위치에 대해 상이할 것이며, 각 논리 게이트(31,32,33,34)에서 이용 가능하도록 구성되는 상이한 전압을 유도한다.
도 3은 본 발명에 따른 전력 분배 네트워크를 갖는 집적 회로(51)를 도시하고 있다. 전력 분배 네트워크는 전력 패드(53)와 접지 패드(55)를 포함하는데, 이 는 전력원(도시 생략)으로부터 전력을 받는다. 전력 패드(53)와 접지 패드(55)는 집적 회로(51)의 대각선으로 반대되는 코너에 배열된다. 전력 분배 네트워크는 전력 버스(67,69)와 접지 버스(71,73)를 포함하는데, 이는 칩의 표준 셀(61a, 61b) 또는 표준 서브-블록(63)와 같은 회로 구성 요소에 전력을 공급한다. 회로 구성 요소에 의해 요구되는 전류를 공급하는 전력 분배 네트워크에 복수의 디커플링 셀(65)이 제공되어, 전력 패드(53)와 접지 패드(55) 사이에 정적 전류 흐름을 유지한다.
전력 버스는 전력 패드(55)에 접속되는 수직 섹션(67)을 포함한다. 수직 섹션(67)은 다양한 회로 구성 요소에 전력을 공급하는 하나 이상의 수평 섹션(69)을 포함한다. 동일한 방식으로, 접지 버스는 접지 패드(55)에 접속되는 수직 섹션(71)을 포함하며, 다양한 회로 구성 요소로부터의 전력을 싱크하는 하나 이상의 수직 섹션(73)을 갖는다. 전력 버스의 수평 섹션(69)은 접지 버스의 수평 섹션(73)과 인터리빙되어(interleaved) 열(75)을 형성한다. 회로 구성 요소는 열(75) 내에 배열되어 전력 버스가 회로 구성 요소의 한 측과 다른 측의 접지 버스에 접속된다.
전력 분배 네트워크는 전력 공급원과 각 회로 구성 요소간의 전압 강하가 일정하도록 배열되어, 모든 회로 구성 요소가 동일 전압에 의해 영향 받는다.
이는, 전력 버스와 접지 버스의 결합된 길이가 집적 회로의 모든 게이트에 대해 동일한 방식으로 달성된다. 즉, 전력 패드(53)로부터의 거리가 증가함에 따라, 접지 패드(55)로부터의 거리가 상보적인(complementary) 양만큼 감소한다. 따라서, 집적 회로의 임의의 포인트(X,Y)에 대해, 전력 버스(67,69)와 접지 버스 (71,73)의 총 거리가 일정하다.
전력 버스와 접지 버스가 수평 및 수직 섹션을 포함하므로, 본 발명은 문제점을 아래의 식으로 변형한다. 전체 집적 회로에 걸쳐 동일한 전압 강하(ΔV)를 달성하기 위해, 전력 패드(53)와 접지 패드(55)로부터 가능한 좌표(XY)로의 거리의 모든 개별 섹션은 직사각형 XY 내에서 총합이 일정하다.
따라서,
Figure 112005072029650-PCT00002
본 발명에 따르면, 전력 및 접지 포인트는 직사각형(XY)의 대각선으로 반대되는 코너에 위치된다. 다양한 셀로의 전력 분배는 전력 및 접지 열이 고정되는 인터리빙 포크 구조(an interleaving fork structure)로 배열된다. 이는 X 또는 Y 부분이 고정되게 한다. 또한, 이는 집적 회로의 플로 플랜(floor plan)을 바라볼 때, 전력 버스가 한 측에 접속되고 접지 버스는 다른 측에 접속된다는 것을 의미한다. 그 후, 이들 접속은 직사각형 XY의 반대 코너로 확장된다.
본 발명은 모든 회로 구성 요소 또는 게이트가 셀로부터 공급 패드로의 동일한 총 거리를 갖는 전력 분배 네트워크를 제공한다. 각 셀이 셀에서 공급 패드까지 동일한 총 거리를 가지므로, 각 셀이 일정한 전압 강하를 갖게 되며, 이는 온 칩 전압이 더 적게 변동하게 한다.
바람직하게는, 전력 분배 네트워크의 디커플링 셀(65)은 회로 구성 요소에 의해 유도되는 동적 전류의 대부분 아니면 모두를 제공하는 디커플링 캐패시터이다. 디커플링 셀(65)을 사용함으로써 전력 패드(53)와 접지 패드(55) 사이에 정적 전류가 제공되게 할 수 있다. 바람직하게는, 디커플링 셀은 집적 회로의 다른 표준과 동일한 높이이므로, 디커플링 셀이 회로 구성 요소들간에 자동적으로 위치될 수 있게 한다. 예를 들어 플립 플롭 게이트와 같은 소정 회로 구성 요소는 표준 내의 캐패시턴스를 이미 가지므로, 추가적 디커플링 셀(65)을 요구하지 않는다. 디커플링 셀의 영역 비용(area cost)은 높지 않은데, 왜냐면 배치 영역(placement area)은 통상적으로 라우팅 영역만큼 중요치 않기 때문이다.
전술한 전력 분배 구조와 함께 디커플링 캐패시터(65)를 사용함으로써 온 칩 전압 변동이 감소되는 집적 회로를 제공한다.
도 3은 전력 분배 네트워크를 집적 회로의 주어진 직사각형 섹션에 적용하는 것을 도시하고 있지만, 포크 구조도 계층 기반에서 사용될 수도 있다. 즉, 더 작은 포크 구조가 특정 위치에서 사용되어, 유사한 전력 분배 네트워크를 이용하여 특정 위치 내에서 전력이 분배될 수 있다. 이는 전체 집적 회로에 걸쳐 더 작은 온 칩 전압 변동을 갖는 전력 분배 시스템을 유도한다.
수평 및 수직 섹션을 포함하는 인터리빙되는 포크 구조를 이용하여 바람직한 실시예를 설명하였지만, 당업자에게 있어서 예를 들어 부등변 평행사변형 또는 마름모형 구조로서 전력 분배 시스템을 배열하여 집적 회로의 각 좌표가 전력 공급핀에서 접지 공급핀까지 동일한 거리를 갖는 것과 같이, 원하는 효과를 제공하는 다른 구조가 이용될 수 있음을 쉽게 이해할 수 있을 것이다. 또한, 요구되는 대칭구조가 유지되면, 전력 분배 네트워크는 다른 방식으로 변할 수 있다. 또한, 전력 분배 네트워크는 일정한 폭을 갖는 전력 버스 및 접지 버스를 도시하고 있으나, 대 칭이 유지되면 이들은 변할 수 있다. 예를 들어, 수직 섹션(67)은 접지 버스가 유사한 수직 섹션(71)을 가지면 전력 버스의 수평 섹션(69)보다 넓을 수 있는데, 이는 수평 섹션(73)보다 넓다.
첨부된 청구 범위의 범위 내에서의 다른 변형은 당업자에게 명백할 것이다.

Claims (10)

  1. 전력 분배 네트워크를 구비한 집적 회로(51)에 있어서,
    상기 전력 분배 네트워크는 각 전력 패드 및 접지 패드(53,55)로부터 상기 집적 회로상의 복수의 회로 구성 요소(61a,61b,63)로 전력을 공급하는 전력 버스(67,69) 및 접지 버스(71,73)와,
    상기 전력 패드(53)와 상기 접지 패드(55) 사이의 정적 전류 흐름을 공급하는 복수의 디커플링 셀(65)을 포함하되,
    상기 전력 분배 네트워크는 상기 집적 회로의 임의의 주어진 회로 구성 요소에 대해, 상기 전력 패드와 상기 회로 구성 요소 사이 및 상기 접지 패드와 상기 회로 구성 요소 사이의 결합된 거리가 일정하도록 구성되는
    집적 회로.
  2. 제 1 항에 있어서,
    상기 전력 분배 네트워크는, 상기 전력 패드(53)로부터의 임의의 주어진 회로 구성 요소의 거리가 증가함에 따라, 상기 접지 패드(55)로부터의 거리가 상보적인 방식으로 감소하도록 구성되는
    집적 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전력 패드(53) 및 상기 접지 패드(55)는 상기 집적 회로의 대각선으로 반대되는 코너에 배열되는
    집적 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전력 분배 네트워크는,
    상기 전력 패드(53)에 접속되는 수직 섹션(67)과, 상기 수직 섹션(67)에 접속되는 하나 이상의 수평 섹션(69)을 포함하는 전력 버스와,
    상기 접지 패드(55)에 접속되는 수직 섹션(71)과, 상기 수직 섹션(71)에 접속되는 하나 이상의 수평 섹션(73)을 포함하는 접지 버스를 포함하되,
    상기 전력 버스의 상기 수직 섹션은 상기 접지 버스의 상기 수직 섹션에 병렬로 배열되어, 상기 전력 버스의 하나 이상의 수평 섹션(69)이 상기 접지 버스의 상기 하나 이상의 수평 섹션(73)을 인터리빙하는(interleave)
    집적 회로.
  5. 제 4 항에 있어서,
    상기 전력 버스의 수평 섹션(69) 및 접지 버스의 수평 섹션(73)은 상기 회로 구성 요소의 하나 이상에 전력을 공급하는 열(75)을 형성하는
    집적 회로.
  6. 제 5 항에 있어서,
    하나 이상의 회로 구성 요소는 상기 전력 버스의 상기 수평 섹션(69)과 상기 접지 버스의 상기 수평 섹션(73) 사이에 위치되는
    집적 회로.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 디커플링 셀(65)은 디커플링 캐패시터를 포함하는
    집적 회로.
  8. 제 7 항에 있어서,
    상기 디커플링 셀은 상기 회로 구성 요소와 동일한 높이로 구성되는
    집적 회로.
  9. 제 8 항에 있어서,
    상기 디커플링 셀은 상기 집적 회로상의 회로 구성 요소들간에 배열되는
    집적 회로.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 전력 분배 네트워크는 하나 이상의 동일한 구성을 갖는 보다 소형의 전력 분배 네트워크를 포함하는
    집적 회로.
KR1020057023633A 2003-06-11 2004-06-01 전력 분배 네트워크를 구비한 집적 회로 KR20060021354A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101700 2003-06-11
EP03101700.7 2003-06-11

Publications (1)

Publication Number Publication Date
KR20060021354A true KR20060021354A (ko) 2006-03-07

Family

ID=33495646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057023633A KR20060021354A (ko) 2003-06-11 2004-06-01 전력 분배 네트워크를 구비한 집적 회로

Country Status (7)

Country Link
US (1) US7827511B2 (ko)
EP (1) EP1636841A1 (ko)
JP (1) JP2006527498A (ko)
KR (1) KR20060021354A (ko)
CN (1) CN1802745A (ko)
TW (1) TW200503227A (ko)
WO (1) WO2004109799A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8321170B2 (en) * 2010-02-19 2012-11-27 Freescale Semiconductor, Inc. Offset error automatic calibration integrated circuit
TWI491034B (zh) * 2010-04-21 2015-07-01 Au Optronics Corp 有機發光二極體顯示器
KR20150000951A (ko) 2013-06-25 2015-01-06 삼성전자주식회사 전원 공급 네트워크 설계 방법
TWI527392B (zh) 2014-01-14 2016-03-21 財團法人工業技術研究院 建置電源網路之裝置與方法
CN111063670B (zh) * 2018-10-17 2022-03-18 奇景光电股份有限公司 电路布线方法、电路布线系统以及集成电路
US20230288635A1 (en) * 2022-03-10 2023-09-14 Ii-Vi Delaware, Inc. Trimming of optical response for tunable photonic devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946044A (ja) * 1982-09-08 1984-03-15 Nec Corp 半導体装置
US4612618A (en) * 1983-06-10 1986-09-16 Rca Corporation Hierarchical, computerized design of integrated circuits
JPS61241964A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd 半導体装置
US4978633A (en) * 1989-08-22 1990-12-18 Harris Corporation Hierarchical variable die size gate array architecture
JPH04255246A (ja) * 1991-02-07 1992-09-10 Toshiba Corp 半導体集積回路及びその設計方法
JP3052519B2 (ja) * 1992-01-14 2000-06-12 日本電気株式会社 集積回路の電源配線設計方法
JPH06334157A (ja) * 1993-05-21 1994-12-02 Sony Corp 集積回路とその製造方法
JPH0778877A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 半導体装置
US5656834A (en) * 1994-09-19 1997-08-12 Philips Electronics North America Corporation IC standard cell designed with embedded capacitors
US6618847B1 (en) * 1998-11-13 2003-09-09 Stmicroelectronics, Inc. Power stabilizer using under-utilized standard cells
US6388332B1 (en) * 1999-08-10 2002-05-14 Philips Electronics North America Corporation Integrated circuit power and ground routing
US6370678B1 (en) * 2000-04-27 2002-04-09 Agilent Technologies, Inc. System and method for adjusting logic synthesis based on power supply circuit models
JP2001351979A (ja) * 2000-06-05 2001-12-21 Fujitsu Ltd 半導体装置設計支援装置
EP1231638B1 (de) * 2001-02-10 2004-10-13 TOSHIBA Electronics Europe GmbH Stromversorgungsleiter-Struktur in einer integrierten Halbleiterschaltung
US6346721B1 (en) * 2001-03-12 2002-02-12 Lsi Logic Corporation Integrated circuit having radially varying power bus grid architecture
JP2004070721A (ja) * 2002-08-07 2004-03-04 Renesas Technology Corp 自動配置配線装置
US6898769B2 (en) * 2002-10-10 2005-05-24 International Business Machines Corporation Decoupling capacitor sizing and placement
US7047515B1 (en) * 2003-04-04 2006-05-16 Extreme Networks Method for selecting and placing bypass capacitors on multi-layer printed circuit boards
US7272803B1 (en) * 2003-06-01 2007-09-18 Cadence Design Systems, Inc. Methods and apparatus for defining manhattan power grid structures having a reduced number of vias

Also Published As

Publication number Publication date
JP2006527498A (ja) 2006-11-30
US20060175636A1 (en) 2006-08-10
WO2004109799A1 (en) 2004-12-16
US7827511B2 (en) 2010-11-02
TW200503227A (en) 2005-01-16
CN1802745A (zh) 2006-07-12
EP1636841A1 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
US7462941B2 (en) Power grid layout techniques on integrated circuits
US6305000B1 (en) Placement of conductive stripes in electronic circuits to satisfy metal density requirements
US7987441B2 (en) Method and architecture for power gate switch placement
US5140184A (en) Clock feeding circuit and clock wiring system
US7760578B2 (en) Enhanced power distribution in an integrated circuit
US7319269B2 (en) Semiconductor device power interconnect striping
US7013436B1 (en) Analog circuit power distribution circuits and design methodologies for producing same
US4499484A (en) Integrated circuit manufactured by master slice method
KR20010088859A (ko) 집적 회로 및 집적 회로 전력 및 접지 라우팅 방법
CN106935583B (zh) 半导体集成电路器件
US7086024B2 (en) Methods and apparatus for defining power grid structures having diagonal stripes
US8053819B2 (en) Three-dimensional cascaded power distribution in a semiconductor device
US7911069B2 (en) Semiconductor device and layout method thereof
KR20060021354A (ko) 전력 분배 네트워크를 구비한 집적 회로
US7266788B2 (en) Via/BSM pattern optimization to reduce DC gradients and pin current density on single and multi-chip modules
US6662352B2 (en) Method of assigning chip I/O's to package channels
US6127874A (en) Skew adjustable IC and a method for designing the same
Liu et al. Design Optimization and Accurate Extraction of On-Die Decoupling Capacitors for High-Performance Applications
US6912703B2 (en) Structure of integrated circuit standard cell library for reducing power supply voltage fluctuation
JP4768580B2 (ja) 電源ノイズ抑制装置
US20080217755A1 (en) Systems and Methods for Providing Voltage Compensation in an Integrated Circuit Chip Using a Divided Power Plane
JP2624280B2 (ja) Ｉｉｌ素子
Banerjia et al. Issues in partitioning integrated circuits for MCM-D/flip-chip technology
JPH11260925A (ja) 半導体集積回路装置およびその自動配置配線方法
JP2004055873A (ja) 半導体集積回路装置およびその設計方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid