JP2004055873A - 半導体集積回路装置およびその設計方法 - Google Patents
半導体集積回路装置およびその設計方法 Download PDFInfo
- Publication number
- JP2004055873A JP2004055873A JP2002212095A JP2002212095A JP2004055873A JP 2004055873 A JP2004055873 A JP 2004055873A JP 2002212095 A JP2002212095 A JP 2002212095A JP 2002212095 A JP2002212095 A JP 2002212095A JP 2004055873 A JP2004055873 A JP 2004055873A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- cell
- logic
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】スタンダードセル方式等の未使用セルの数が少ない場合であっても、動的な電圧降下の影響を低減して電源電位の安定化を図ることのできる半導体集積回路装置を実現する。
【解決手段】ＬＳＩチップ上に配置する複数の論理セル１のうち消費電力の大きな論理セルを、通常の論理機能を構成する部分の上に配線層６ａ，６ｂからなる並行平板によって電源容量成分を構成する部分を設けた電源容量付き論理セルとすることで、そのセルが動作する際に必要となる電流量を補給するための電源容量を持たせ、そのセルが動作する際に電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図る。
【選択図】 図１
【解決手段】ＬＳＩチップ上に配置する複数の論理セル１のうち消費電力の大きな論理セルを、通常の論理機能を構成する部分の上に配線層６ａ，６ｂからなる並行平板によって電源容量成分を構成する部分を設けた電源容量付き論理セルとすることで、そのセルが動作する際に必要となる電流量を補給するための電源容量を持たせ、そのセルが動作する際に電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図る。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその設計方法に関し、特に論理セル（論理的機能を有するトランジスタ集合）がアルゴリズム的にマスクＣＡＤツールで配置される半導体集積回路装置およびその設計方法に関するものである。
【０００２】
【従来の技術】
近年、半導体の製造プロセスの微細化が進み、同一チップサイズに含まれるトランジスタ規模は飛躍的に上昇している。それに伴いチップ内部での動的な電圧降下の解析処理時間が増大し、大規模チップの解析が不可能になっている。また電源電圧の低下に伴い電圧降下の影響が顕著になってきた。この動的な電圧降下の影響を低減する従来の方法が特開平５−１３６８０号公報に開示されている。
【０００３】
この従来の動的な電圧降下の影響を低減する方法では、既に配置されたセルの内、回路に未使用なセルの入力端子容量を電源配線に接続することにより電源容量を増加させ、動的な電圧降下の影響を低減させている。
【０００４】
【発明が解決しようとする課題】
マスタースライス方式あるいはゲートアレイ方式の設計手法では未使用となるセルが多く存在するが、スタンダードセル方式の設計手法では回路修正用のセルを除き、未使用のセルは存在せず、電源容量の形成に使用できるセルが少なく、形成できる電源容量も少ない。このため動的な電圧降下の影響を低減させることができず、回路動作に異常をきたすことになる。また、未使用セルの数が少ないことから、動的な電圧降下の影響を及ぼす原因となっている大電流を必要とするセルの近傍に、電源容量を形成できないことも効果的に電圧降下の影響を低減できなくしている。
【０００５】
本発明の目的は、スタンダードセル方式等の未使用セルの数が少ない場合であっても、動的な電圧降下の影響を低減して電源電位の安定化を図ることのできる半導体集積回路装置およびその設計方法を提供することである。
【０００６】
【課題を解決するための手段】
本発明の半導体集積回路装置は、半導体基板上に論理機能を構成する論理セルを複数配置した半導体集積回路装置であって、複数のうち一部の論理セルは、論理機能を構成する部分の上部に電源容量成分を構成する部分を付加したことを特徴とする。
【０００７】
この構成によれば、半導体基板上に配置する論理セルのうち、例えばフリップフロップのような消費電力の大きな論理セルを、通常の論理機能を構成する部分の上部に電源容量成分を構成する部分を付加したセルとすることで、そのセルが動作する際に必要となる電流量を補給するための電源容量を持たせ、そのセルが動作する際に電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【０００８】
この場合、電源容量成分を構成する部分は、異なる複数の配線層で形成された並行平板からなることが好ましい。
【０００９】
本発明の第１の半導体集積回路装置の設計方法は、半導体基板上に論理機能を構成する論理セルを複数配置する半導体集積回路装置の設計方法であって、複数のうち一部の論理セルに対し同一の論理機能を構成する部分とその上部に電源容量成分を構成する部分とを有する電源容量付き論理セルをあらかじめ準備し、複数の論理セルを配置する際に一部の論理セルの替わりに電源容量付き論理セルを配置することを特徴とする。
【００１０】
この第１の設計方法によれば、半導体基板上に配置する論理セルのうち、例えばフリップフロップのような消費電力の大きな論理セルに対し、それと同一の論理機能を構成する部分とその上部に電源容量成分を構成する部分とを有する電源容量付き論理セルを、論理セルとともに例えばセルライブラリにあらかじめ準備（登録）しておき、論理セルを配置する際に一部の論理セルの替わりに電源容量付き論理セルを配置することにより、電源容量の増大を図り、電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【００１１】
さらに、急激な電源電位の変動を抑制できることによりＣＡＤツール上で行なわれている高速な回路シミュレーションで検証が可能となり、設計期間の短縮を行なうことが可能となる。また、回路規模の問題からトランジスタレベルの高精度検証が不可能であった場合は、その検証が不要となり製造後の回路動作異常を削減することが可能となる。
【００１２】
また、本発明の第２の半導体集積回路装置の設計方法は、半導体基板上に論理機能を構成する論理セルを複数配置する半導体集積回路装置の設計方法であって、論理セルの上に重ねて配置されることで電源容量成分を構成する電源容量付加用セルをあらかじめ準備し、複数の論理セルを配置した後、一部の論理セルの上に電源容量付加用セルを重ねて配置することを特徴とする。
【００１３】
この第２の設計方法によれば、半導体基板上に配置する論理セル上に配置されることにより電源容量成分を構成する電源容量付加用セルを、論理セルとともに例えばセルライブラリにあらかじめ準備（登録）しておき、従来通りの論理セルの配置処理完了後に、電力消費量の分布や配線混雑度の情報を収集し、電源容量が不足している部分や配線混雑度の低い領域の論理セル上に電源容量付加用セルを配置することにより、電源容量の増大を図り、電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【００１４】
さらに、第１の設計方法同様、急激な電源電位の変動を抑制できることによりＣＡＤツール上で行なわれている高速な回路シミュレーションで検証が可能となり、設計期間の短縮を行なうことが可能となる。また、回路規模の問題からトランジスタレベルの高精度検証が不可能であった場合は、その検証が不要となり製造後の回路動作異常を削減することが可能となる。
【００１５】
また、第１の設計方法の場合は、電源容量が付加される可能性（予定）のあるいくつかの論理セルに対しそれらと同一の論理機能を持った電源容量付き論理セルをそれぞれ準備しておく必要があるが、第２の設計方法の場合には、電源容量付加用セルは全ての論理セルに共通に使用できるため１つだけ準備しておけばよく、セルライブラリの作成工数および管理工数も少なくできる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１７】
図１は本発明の第１の実施の形態の半導体集積回路装置における論理セルの構成を示し、図１（ａ）は論理セルが並んだセル列の平面図、図１（ｂ）は論理セルの一例を示す平面図、図１（ｃ）は図１（ｂ）におけるＡ−Ａ線断面図である。
【００１８】
スタンダードセル方式の設計手法においては図１（ａ）に示すように論理機能の動作をするセル１を並べて配置し、セル１間には共通の電源配線部２から成る電源配線、および共通のグラウンド配線部３からなるグラウンド配線が形成される。このようなセル列を複数並べて配置し（すなわち図１（ａ）のようなセル列が複数列配置される）、各セルの端子間を回路図に合わせて配線で接続することによりＬＳＩとして動作する。
【００１９】
図１（ａ）（ｂ）では構造を理解しやすいように配線層の２層目以上を図示していない。ここで図１（ｂ）（ｃ）に示されるセルについて説明する。図１（ｃ）の基盤層５ではシリコンウエハに不純物を注入しいくつかのトランジスタを構成して論理セルとして機能するが、本発明の説明には不要であるため省略する。このトランジスタの端子が信号端子４として図示してあり、電源およびグラウンド配線部２，３が左端と右端からメタルの配線層６とコンタクト層７を通して上層に接続されている。電源およびグラウンド配線部２，３は最下層の配線層６で構成され、最上層の配線層６ａは電源配線部２に接続され、その下の配線層６ｂはグラウンド配線部３に接続されており、配線層６ａと６ｂとで電源とグラウンドの並行平板が形成される。コンタクト層７が形成される層でコンタクト層７に使用されていない配線層間は絶縁物質８で埋まっているため、容量成分を形成する。したがって、配線層６ａと配線層６ｂの重なっている平行平板間が電源容量成分となる。この電源容量成分を構成する配線層６ａ、６ｂは、セル内全面もしくは端子接続を妨げない範囲内で形成する。セル内全面に形成しても横方向に配線可能であるので、配線混雑度が許せば全面が好ましい。
【００２０】
図１（ａ）のセル１全てが図１（ｃ）の電源容量成分を有していると信号端子４からの配線が左右方向にしかできず、セル列間の配線が不可能になるため、消費電力の大きいセル、例えばフリップフロップなど、主にクロック信号経路中のセルや高駆動能力セルのみこのような電源容量成分を有する電源容量付き論理セルとしてライブラリに登録し、電源容量成分を有さない論理セルとともに配置処理を行なう。また、電源容量成分を有さない同一機能のセルを登録しておき、配線混雑度が高く、配線が不可能になる領域のセルは、この電源容量成分を有さない論理セルに置換することにより配線領域を確保でき、高密度なＬＳＩチップが設計できる。
【００２１】
なお、電源容量付き論理セルとする論理セルには、フリップフロップ以外に、バッファセルやインバータセル等、クロック信号やリピータ（中継）セルとして使用するセルがあり、負荷が大きく高駆動タイプで消費電力の大きいセルである。このように、高駆動能力を有するセルもしくはフリップフロップのように動作頻度が高く他への影響を与える可能性の高いセルを電源容量付き論理セルする。
【００２２】
以上のように第１の実施の形態によれば、ＬＳＩチップ上に配置する論理セルのうち、例えばフリップフロップのような消費電力の大きな論理セルを、通常の論理機能を構成する部分と電源容量成分を構成する部分の両方を有する電源容量付き論理セルとすることで、そのセルが動作する際に必要となる電流量を補給するための電源容量を持たせ、そのセルが動作する際に電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【００２３】
さらに、急激な電源電位の変動を抑制できることによりＣＡＤツール上で行なわれている高速な回路シミュレーションで検証が可能となり、設計期間の短縮を行なうことが可能となる。また、回路規模の問題からトランジスタレベルの高精度検証が不可能であった場合は、その検証が不要となり製造後の回路動作異常を削減することが可能となる。
【００２４】
次に、本発明の第２の実施の形態について説明する。この第２の実施の形態で作製される半導体集積回路装置の構造については第１の実施の形態と同様である。この第２の実施の形態では、その設計方法が第１の実施の形態と異なる。
【００２５】
図２（ａ）は通常の論理セルの表面からの平面図、図２（ｂ）は図２（ａ）におけるＢ−Ｂ線断面図である。図２（ｃ）は電源容量付加用セルの構成を示す断面図、図２（ｄ）は通常の論理セル上に電源容量付加用セルを配置した構成を示す断面図である。また、図３は本実施の形態における設計フロー図を示す。
【００２６】
通常の論理セルには、図２（ａ）（ｂ）に示すように、電源／グラウンド配線部２，３及び信号端子４より上層の配線層は、セルが配置された後の配線処理に使用されるため存在しない。ここに図２（ｃ）に示すような電源容量付加用セルを重ねて配置することにより、図２（ｃ）の電源容量付加用セルの最下層コンタクト層７が図２（ｂ）の論理セルの電源／グラウンド配線部２，３に自動的に接続され、図２（ｄ）に示すような構造となり、信号端子４からは電源／グランド配線部２，３とは別方向に配線が可能で、かつ従来の配置処理を変更することなく電源容量を付加することが可能となる。
【００２７】
この処理を図３のフロー図を用いて説明すると、最初にネットリストと、通常論理セルと電源容量付加用セルを含むセルライブラリとを入力として、従来と同様の自動配置処理を行なう（ステップＳ１）。次に配置された通常の論理セルの端子間の配線経路見積もり（概略配線）処理を行ない、配線混雑度情報を取得する（ステップＳ２）。次に見積もられた配線長を元に消費電力の見積もりを行なって、消費電力の高いセルを検出する（ステップＳ３）。次に消費電力の高いセル及び配線混雑度の低い領域に存在する通常の論理セルに電源容量付加用セルを重ねて配置する（ステップＳ４）。次に配線処理を行なう（ステップＳ５）。次に消費電力の計算を行ない、電流値に換算処理を行なうが、このときに電源容量付加用セルから供給される電流があるため動的（交流的）な電流波形ではなく静的（直流的）な電流波形として計算を行なう（ステップＳ６）。次に、前のステップＳ６で算出された電流値と電源配線抵抗情報を元に電圧降下値を算出する（ステップＳ７）。また、より高精度な解析を行なう場合には電流換算時に静的な電流解析を行なうのではなく、電圧降下解析時に電源配線抵抗と電源容量の回路として計算すればよい。以上の設計方法を採ることにより配線混雑度の増大を招かずに電源容量を付加して、急激な電源電圧変動を抑制し、高速な電圧降下解析処理でも実際のＬＳＩとの誤差を軽減させ製造後に発生する動作不良を軽減することができる。
【００２８】
以上のように第２の実施の形態によれば、ＬＳＩチップ上に配置する論理セル上に配置されることにより電源容量成分を構成する電源容量付加用セルをセルライブラリに有し、論理セルの配置処理後に電源容量付加用セルを配置する。これにより、従来通りの論理セルの配置処理完了後に、電力消費量の分布や配線混雑度の情報を収集し、電源容量が不足している部分や配線混雑度の低い領域の論理セル上に電源容量付加用セルを配置し、電源容量の増大を図り、電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【００２９】
さらに、急激な電源電位の変動を抑制できることによりＣＡＤツール上で行なわれている高速な回路シミュレーションで検証が可能となり、設計期間の短縮を行なうことが可能となる。また、回路規模の問題からトランジスタレベルの高精度検証が不可能であった場合は、その検証が不要となり製造後の回路動作異常を削減することが可能となる。
【００３０】
また、第１の実施の形態の場合のような通常の論理セル上に電源容量成分を付加したセルライブラリの作成が不要で、ライブラリ作成工数および管理工数も少なくできる。
【００３１】
【発明の効果】
以上において説明したように本発明では、論理セル上に配線層を用いて電源容量成分を構成した電源容量付き論理セルを使用したり、論理セル上に配線層を用いた電源容量付加用セルを配置したりすることにより、面積を増加することなく、電源電位の安定化を可能としている。従って、急激な消費電流の増加に対しても電位の安定した電源を供給することができるので、信頼性の高い半導体集積回路装置を実現することができる。さらに、未使用セルが少なく入力ピン容量を用いた電源容量が十分付加できない場合にも、大きな消費電流の発生箇所の近傍に電源キャパシタ部を設定することが可能であり、回路の一部において発生した電圧降下が回路の他の部分に伝播することを防止することもできる。
【００３２】
このように本発明によれば、半導体集積回路装置の面積を増加することなく、安定した電源の供給が可能であるので、微細化の進んだ半導体基盤を用いて、高集積度で動作速度が速く、さらに信頼性の高い半導体集積回路装置を実現することができる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施の形態の半導体集積回路装置における論理セルが並んだセル列の平面図、図１（ｂ）は論理セルの一例を示す平面図、図１（ｃ）は図１（ｂ）におけるＡ−Ａ線断面図である。
【図２】図２（ａ）は本発明の第２の実施の形態における通常の論理セルの表面からの平面図、図２（ｂ）は図２（ａ）におけるＢ−Ｂ線断面図、図２（ｃ）は電源容量付加用セルの構成を示す断面図、図２（ｄ）は通常の論理セル上に電源容量付加用セルを配置した構成を示す断面図である。
【図３】本発明の第２の実施の形態における設計フロー図である。
【符号の説明】
１ セル
２ 電源配線部
３ グラウンド配線部
４ 信号端子
５ 基盤層
６ 配線層
７ コンタクト層
８ 絶縁物質
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその設計方法に関し、特に論理セル（論理的機能を有するトランジスタ集合）がアルゴリズム的にマスクＣＡＤツールで配置される半導体集積回路装置およびその設計方法に関するものである。
【０００２】
【従来の技術】
近年、半導体の製造プロセスの微細化が進み、同一チップサイズに含まれるトランジスタ規模は飛躍的に上昇している。それに伴いチップ内部での動的な電圧降下の解析処理時間が増大し、大規模チップの解析が不可能になっている。また電源電圧の低下に伴い電圧降下の影響が顕著になってきた。この動的な電圧降下の影響を低減する従来の方法が特開平５−１３６８０号公報に開示されている。
【０００３】
この従来の動的な電圧降下の影響を低減する方法では、既に配置されたセルの内、回路に未使用なセルの入力端子容量を電源配線に接続することにより電源容量を増加させ、動的な電圧降下の影響を低減させている。
【０００４】
【発明が解決しようとする課題】
マスタースライス方式あるいはゲートアレイ方式の設計手法では未使用となるセルが多く存在するが、スタンダードセル方式の設計手法では回路修正用のセルを除き、未使用のセルは存在せず、電源容量の形成に使用できるセルが少なく、形成できる電源容量も少ない。このため動的な電圧降下の影響を低減させることができず、回路動作に異常をきたすことになる。また、未使用セルの数が少ないことから、動的な電圧降下の影響を及ぼす原因となっている大電流を必要とするセルの近傍に、電源容量を形成できないことも効果的に電圧降下の影響を低減できなくしている。
【０００５】
本発明の目的は、スタンダードセル方式等の未使用セルの数が少ない場合であっても、動的な電圧降下の影響を低減して電源電位の安定化を図ることのできる半導体集積回路装置およびその設計方法を提供することである。
【０００６】
【課題を解決するための手段】
本発明の半導体集積回路装置は、半導体基板上に論理機能を構成する論理セルを複数配置した半導体集積回路装置であって、複数のうち一部の論理セルは、論理機能を構成する部分の上部に電源容量成分を構成する部分を付加したことを特徴とする。
【０００７】
この構成によれば、半導体基板上に配置する論理セルのうち、例えばフリップフロップのような消費電力の大きな論理セルを、通常の論理機能を構成する部分の上部に電源容量成分を構成する部分を付加したセルとすることで、そのセルが動作する際に必要となる電流量を補給するための電源容量を持たせ、そのセルが動作する際に電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【０００８】
この場合、電源容量成分を構成する部分は、異なる複数の配線層で形成された並行平板からなることが好ましい。
【０００９】
本発明の第１の半導体集積回路装置の設計方法は、半導体基板上に論理機能を構成する論理セルを複数配置する半導体集積回路装置の設計方法であって、複数のうち一部の論理セルに対し同一の論理機能を構成する部分とその上部に電源容量成分を構成する部分とを有する電源容量付き論理セルをあらかじめ準備し、複数の論理セルを配置する際に一部の論理セルの替わりに電源容量付き論理セルを配置することを特徴とする。
【００１０】
この第１の設計方法によれば、半導体基板上に配置する論理セルのうち、例えばフリップフロップのような消費電力の大きな論理セルに対し、それと同一の論理機能を構成する部分とその上部に電源容量成分を構成する部分とを有する電源容量付き論理セルを、論理セルとともに例えばセルライブラリにあらかじめ準備（登録）しておき、論理セルを配置する際に一部の論理セルの替わりに電源容量付き論理セルを配置することにより、電源容量の増大を図り、電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【００１１】
さらに、急激な電源電位の変動を抑制できることによりＣＡＤツール上で行なわれている高速な回路シミュレーションで検証が可能となり、設計期間の短縮を行なうことが可能となる。また、回路規模の問題からトランジスタレベルの高精度検証が不可能であった場合は、その検証が不要となり製造後の回路動作異常を削減することが可能となる。
【００１２】
また、本発明の第２の半導体集積回路装置の設計方法は、半導体基板上に論理機能を構成する論理セルを複数配置する半導体集積回路装置の設計方法であって、論理セルの上に重ねて配置されることで電源容量成分を構成する電源容量付加用セルをあらかじめ準備し、複数の論理セルを配置した後、一部の論理セルの上に電源容量付加用セルを重ねて配置することを特徴とする。
【００１３】
この第２の設計方法によれば、半導体基板上に配置する論理セル上に配置されることにより電源容量成分を構成する電源容量付加用セルを、論理セルとともに例えばセルライブラリにあらかじめ準備（登録）しておき、従来通りの論理セルの配置処理完了後に、電力消費量の分布や配線混雑度の情報を収集し、電源容量が不足している部分や配線混雑度の低い領域の論理セル上に電源容量付加用セルを配置することにより、電源容量の増大を図り、電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【００１４】
さらに、第１の設計方法同様、急激な電源電位の変動を抑制できることによりＣＡＤツール上で行なわれている高速な回路シミュレーションで検証が可能となり、設計期間の短縮を行なうことが可能となる。また、回路規模の問題からトランジスタレベルの高精度検証が不可能であった場合は、その検証が不要となり製造後の回路動作異常を削減することが可能となる。
【００１５】
また、第１の設計方法の場合は、電源容量が付加される可能性（予定）のあるいくつかの論理セルに対しそれらと同一の論理機能を持った電源容量付き論理セルをそれぞれ準備しておく必要があるが、第２の設計方法の場合には、電源容量付加用セルは全ての論理セルに共通に使用できるため１つだけ準備しておけばよく、セルライブラリの作成工数および管理工数も少なくできる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１７】
図１は本発明の第１の実施の形態の半導体集積回路装置における論理セルの構成を示し、図１（ａ）は論理セルが並んだセル列の平面図、図１（ｂ）は論理セルの一例を示す平面図、図１（ｃ）は図１（ｂ）におけるＡ−Ａ線断面図である。
【００１８】
スタンダードセル方式の設計手法においては図１（ａ）に示すように論理機能の動作をするセル１を並べて配置し、セル１間には共通の電源配線部２から成る電源配線、および共通のグラウンド配線部３からなるグラウンド配線が形成される。このようなセル列を複数並べて配置し（すなわち図１（ａ）のようなセル列が複数列配置される）、各セルの端子間を回路図に合わせて配線で接続することによりＬＳＩとして動作する。
【００１９】
図１（ａ）（ｂ）では構造を理解しやすいように配線層の２層目以上を図示していない。ここで図１（ｂ）（ｃ）に示されるセルについて説明する。図１（ｃ）の基盤層５ではシリコンウエハに不純物を注入しいくつかのトランジスタを構成して論理セルとして機能するが、本発明の説明には不要であるため省略する。このトランジスタの端子が信号端子４として図示してあり、電源およびグラウンド配線部２，３が左端と右端からメタルの配線層６とコンタクト層７を通して上層に接続されている。電源およびグラウンド配線部２，３は最下層の配線層６で構成され、最上層の配線層６ａは電源配線部２に接続され、その下の配線層６ｂはグラウンド配線部３に接続されており、配線層６ａと６ｂとで電源とグラウンドの並行平板が形成される。コンタクト層７が形成される層でコンタクト層７に使用されていない配線層間は絶縁物質８で埋まっているため、容量成分を形成する。したがって、配線層６ａと配線層６ｂの重なっている平行平板間が電源容量成分となる。この電源容量成分を構成する配線層６ａ、６ｂは、セル内全面もしくは端子接続を妨げない範囲内で形成する。セル内全面に形成しても横方向に配線可能であるので、配線混雑度が許せば全面が好ましい。
【００２０】
図１（ａ）のセル１全てが図１（ｃ）の電源容量成分を有していると信号端子４からの配線が左右方向にしかできず、セル列間の配線が不可能になるため、消費電力の大きいセル、例えばフリップフロップなど、主にクロック信号経路中のセルや高駆動能力セルのみこのような電源容量成分を有する電源容量付き論理セルとしてライブラリに登録し、電源容量成分を有さない論理セルとともに配置処理を行なう。また、電源容量成分を有さない同一機能のセルを登録しておき、配線混雑度が高く、配線が不可能になる領域のセルは、この電源容量成分を有さない論理セルに置換することにより配線領域を確保でき、高密度なＬＳＩチップが設計できる。
【００２１】
なお、電源容量付き論理セルとする論理セルには、フリップフロップ以外に、バッファセルやインバータセル等、クロック信号やリピータ（中継）セルとして使用するセルがあり、負荷が大きく高駆動タイプで消費電力の大きいセルである。このように、高駆動能力を有するセルもしくはフリップフロップのように動作頻度が高く他への影響を与える可能性の高いセルを電源容量付き論理セルする。
【００２２】
以上のように第１の実施の形態によれば、ＬＳＩチップ上に配置する論理セルのうち、例えばフリップフロップのような消費電力の大きな論理セルを、通常の論理機能を構成する部分と電源容量成分を構成する部分の両方を有する電源容量付き論理セルとすることで、そのセルが動作する際に必要となる電流量を補給するための電源容量を持たせ、そのセルが動作する際に電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【００２３】
さらに、急激な電源電位の変動を抑制できることによりＣＡＤツール上で行なわれている高速な回路シミュレーションで検証が可能となり、設計期間の短縮を行なうことが可能となる。また、回路規模の問題からトランジスタレベルの高精度検証が不可能であった場合は、その検証が不要となり製造後の回路動作異常を削減することが可能となる。
【００２４】
次に、本発明の第２の実施の形態について説明する。この第２の実施の形態で作製される半導体集積回路装置の構造については第１の実施の形態と同様である。この第２の実施の形態では、その設計方法が第１の実施の形態と異なる。
【００２５】
図２（ａ）は通常の論理セルの表面からの平面図、図２（ｂ）は図２（ａ）におけるＢ−Ｂ線断面図である。図２（ｃ）は電源容量付加用セルの構成を示す断面図、図２（ｄ）は通常の論理セル上に電源容量付加用セルを配置した構成を示す断面図である。また、図３は本実施の形態における設計フロー図を示す。
【００２６】
通常の論理セルには、図２（ａ）（ｂ）に示すように、電源／グラウンド配線部２，３及び信号端子４より上層の配線層は、セルが配置された後の配線処理に使用されるため存在しない。ここに図２（ｃ）に示すような電源容量付加用セルを重ねて配置することにより、図２（ｃ）の電源容量付加用セルの最下層コンタクト層７が図２（ｂ）の論理セルの電源／グラウンド配線部２，３に自動的に接続され、図２（ｄ）に示すような構造となり、信号端子４からは電源／グランド配線部２，３とは別方向に配線が可能で、かつ従来の配置処理を変更することなく電源容量を付加することが可能となる。
【００２７】
この処理を図３のフロー図を用いて説明すると、最初にネットリストと、通常論理セルと電源容量付加用セルを含むセルライブラリとを入力として、従来と同様の自動配置処理を行なう（ステップＳ１）。次に配置された通常の論理セルの端子間の配線経路見積もり（概略配線）処理を行ない、配線混雑度情報を取得する（ステップＳ２）。次に見積もられた配線長を元に消費電力の見積もりを行なって、消費電力の高いセルを検出する（ステップＳ３）。次に消費電力の高いセル及び配線混雑度の低い領域に存在する通常の論理セルに電源容量付加用セルを重ねて配置する（ステップＳ４）。次に配線処理を行なう（ステップＳ５）。次に消費電力の計算を行ない、電流値に換算処理を行なうが、このときに電源容量付加用セルから供給される電流があるため動的（交流的）な電流波形ではなく静的（直流的）な電流波形として計算を行なう（ステップＳ６）。次に、前のステップＳ６で算出された電流値と電源配線抵抗情報を元に電圧降下値を算出する（ステップＳ７）。また、より高精度な解析を行なう場合には電流換算時に静的な電流解析を行なうのではなく、電圧降下解析時に電源配線抵抗と電源容量の回路として計算すればよい。以上の設計方法を採ることにより配線混雑度の増大を招かずに電源容量を付加して、急激な電源電圧変動を抑制し、高速な電圧降下解析処理でも実際のＬＳＩとの誤差を軽減させ製造後に発生する動作不良を軽減することができる。
【００２８】
以上のように第２の実施の形態によれば、ＬＳＩチップ上に配置する論理セル上に配置されることにより電源容量成分を構成する電源容量付加用セルをセルライブラリに有し、論理セルの配置処理後に電源容量付加用セルを配置する。これにより、従来通りの論理セルの配置処理完了後に、電力消費量の分布や配線混雑度の情報を収集し、電源容量が不足している部分や配線混雑度の低い領域の論理セル上に電源容量付加用セルを配置し、電源容量の増大を図り、電源供給源からの電源供給経路中で発生する電圧降下による急激な電源電位の変動を抑制することが可能となり、電源電位の安定化を図り、信頼性の高い半導体集積回路装置を実現することができる。
【００２９】
さらに、急激な電源電位の変動を抑制できることによりＣＡＤツール上で行なわれている高速な回路シミュレーションで検証が可能となり、設計期間の短縮を行なうことが可能となる。また、回路規模の問題からトランジスタレベルの高精度検証が不可能であった場合は、その検証が不要となり製造後の回路動作異常を削減することが可能となる。
【００３０】
また、第１の実施の形態の場合のような通常の論理セル上に電源容量成分を付加したセルライブラリの作成が不要で、ライブラリ作成工数および管理工数も少なくできる。
【００３１】
【発明の効果】
以上において説明したように本発明では、論理セル上に配線層を用いて電源容量成分を構成した電源容量付き論理セルを使用したり、論理セル上に配線層を用いた電源容量付加用セルを配置したりすることにより、面積を増加することなく、電源電位の安定化を可能としている。従って、急激な消費電流の増加に対しても電位の安定した電源を供給することができるので、信頼性の高い半導体集積回路装置を実現することができる。さらに、未使用セルが少なく入力ピン容量を用いた電源容量が十分付加できない場合にも、大きな消費電流の発生箇所の近傍に電源キャパシタ部を設定することが可能であり、回路の一部において発生した電圧降下が回路の他の部分に伝播することを防止することもできる。
【００３２】
このように本発明によれば、半導体集積回路装置の面積を増加することなく、安定した電源の供給が可能であるので、微細化の進んだ半導体基盤を用いて、高集積度で動作速度が速く、さらに信頼性の高い半導体集積回路装置を実現することができる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１の実施の形態の半導体集積回路装置における論理セルが並んだセル列の平面図、図１（ｂ）は論理セルの一例を示す平面図、図１（ｃ）は図１（ｂ）におけるＡ−Ａ線断面図である。
【図２】図２（ａ）は本発明の第２の実施の形態における通常の論理セルの表面からの平面図、図２（ｂ）は図２（ａ）におけるＢ−Ｂ線断面図、図２（ｃ）は電源容量付加用セルの構成を示す断面図、図２（ｄ）は通常の論理セル上に電源容量付加用セルを配置した構成を示す断面図である。
【図３】本発明の第２の実施の形態における設計フロー図である。
【符号の説明】
１ セル
２ 電源配線部
３ グラウンド配線部
４ 信号端子
５ 基盤層
６ 配線層
７ コンタクト層
８ 絶縁物質
Claims (6)
- 半導体基板上に論理機能を構成する論理セルを複数配置した半導体集積回路装置であって、
複数のうち一部の前記論理セルは、論理機能を構成する部分の上部に電源容量成分を構成する部分を付加したことを特徴とする半導体集積回路装置。 - 電源容量成分を構成する部分を付加した論理セルは、前記電源容量成分を構成する部分を付加しない他の論理セルより消費電力が大きいことを特徴とする請求項１記載の半導体集積回路装置。
- 電源容量成分を構成する部分を付加した論理セルは、フリップフロップセルであることを特徴とする請求項１記載の半導体集積回路装置。
- 電源容量成分を構成する部分は、異なる複数の配線層で形成された並行平板からなることを特徴とする請求項１，２または３記載の半導体集積回路装置。
- 半導体基板上に論理機能を構成する論理セルを複数配置する半導体集積回路装置の設計方法であって、
複数のうち一部の前記論理セルに対し同一の論理機能を構成する部分とその上部に電源容量成分を構成する部分とを有する電源容量付き論理セルをあらかじめ準備し、
前記複数の論理セルを配置する際に前記一部の論理セルの替わりに前記電源容量付き論理セルを配置することを特徴とする半導体集積回路装置の設計方法。 - 半導体基板上に論理機能を構成する論理セルを複数配置する半導体集積回路装置の設計方法であって、
前記論理セルの上に重ねて配置されることで電源容量成分を構成する電源容量付加用セルをあらかじめ準備し、
前記複数の論理セルを配置した後、一部の前記論理セルの上に前記電源容量付加用セルを重ねて配置することを特徴とする半導体集積回路装置の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212095A JP2004055873A (ja) | 2002-07-22 | 2002-07-22 | 半導体集積回路装置およびその設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002212095A JP2004055873A (ja) | 2002-07-22 | 2002-07-22 | 半導体集積回路装置およびその設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004055873A true JP2004055873A (ja) | 2004-02-19 |
Family
ID=31935126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002212095A Pending JP2004055873A (ja) | 2002-07-22 | 2002-07-22 | 半導体集積回路装置およびその設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004055873A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261365A (ja) * | 2005-03-17 | 2006-09-28 | Nec Corp | 半導体集積回路のレイアウト設計方法及び設計装置 |
| JP2006352136A (ja) * | 2005-06-18 | 2006-12-28 | Samsung Electronics Co Ltd | 電源装置を備える半導体集積回路、半導体集積回路を備える半導体システム及び半導体集積回路の形成方法 |
| US7519934B2 (en) | 2005-03-11 | 2009-04-14 | Kabushiki Kaisha Toshiba | System, method and program for designing a semiconductor integrated circuit using intersection ratios with standard cells |
-
2002
- 2002-07-22 JP JP2002212095A patent/JP2004055873A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7519934B2 (en) | 2005-03-11 | 2009-04-14 | Kabushiki Kaisha Toshiba | System, method and program for designing a semiconductor integrated circuit using intersection ratios with standard cells |
| JP2006261365A (ja) * | 2005-03-17 | 2006-09-28 | Nec Corp | 半導体集積回路のレイアウト設計方法及び設計装置 |
| JP4734981B2 (ja) * | 2005-03-17 | 2011-07-27 | 日本電気株式会社 | 半導体集積回路のレイアウト設計方法及び設計装置 |
| JP2006352136A (ja) * | 2005-06-18 | 2006-12-28 | Samsung Electronics Co Ltd | 電源装置を備える半導体集積回路、半導体集積回路を備える半導体システム及び半導体集積回路の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101532858B1 (ko) | 표준 셀 설계들에서의 전력 라우팅 | |
| JP4357409B2 (ja) | 半導体集積回路装置及びその設計方法 | |
| US4701778A (en) | Semiconductor integrated circuit having overlapping circuit cells and method for designing circuit pattern therefor | |
| US7760578B2 (en) | Enhanced power distribution in an integrated circuit | |
| US20070096154A1 (en) | Standard cell | |
| US8089299B1 (en) | Integrated circuit with through-die via interface for die stacking and cross-track routing | |
| US20080023792A1 (en) | Filler capacitor with a multiple cell height | |
| US6321371B1 (en) | Insertion of spare logic gates into the unused spaces between individual gates in standard cell artwork | |
| JP5216287B2 (ja) | 半導体装置 | |
| US20240037309A1 (en) | Multiplexer | |
| US11538757B2 (en) | Integrated circuit with circuit cells having lower intercell routing metal layers | |
| US7392497B2 (en) | Regular routing for deep sub-micron chip design | |
| US11392743B2 (en) | Multiplexer | |
| US6184711B1 (en) | Low impact signal buffering in integrated circuits | |
| US6477696B2 (en) | Routing definition to optimize layout design of standard cells | |
| JP4229998B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004055873A (ja) | 半導体集積回路装置およびその設計方法 | |
| US11217528B2 (en) | Semiconductor structure having buried power rail disposed between two fins and method of making the same | |
| JP3996735B2 (ja) | 半導体装置 | |
| US20070033565A1 (en) | Basic cell of semiconductor integrated circuit and layout method thereof | |
| JP2007103579A (ja) | 半導体集積回路装置、並びに半導体集積回路装置における電源及びグランド配線レイアウト方法 | |
| US20240021621A1 (en) | Integrated circuit structure with cells having asymmetric power rail | |
| US9406562B2 (en) | Integrated circuit and design structure having reduced through silicon via-induced stress | |
| JP2007027314A (ja) | 半導体集積回路装置 | |
| JP2010073728A (ja) | 半導体集積回路レイアウト設計方法及び半導体集積回路レイアウト設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Effective date: 20080218 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |