JP4229998B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4229998B2 JP4229998B2 JP00783098A JP783098A JP4229998B2 JP 4229998 B2 JP4229998 B2 JP 4229998B2 JP 00783098 A JP00783098 A JP 00783098A JP 783098 A JP783098 A JP 783098A JP 4229998 B2 JP4229998 B2 JP 4229998B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- delay adjustment
- delay
- cell
- preparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000010586 diagram Methods 0.000 claims description 80
- 238000000034 method Methods 0.000 claims description 19
- 238000004088 simulation Methods 0.000 claims description 14
- 238000005259 measurement Methods 0.000 claims description 10
- 238000012937 correction Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 3
- 238000013461 design Methods 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 16
- 238000012360 testing method Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 108090000237 interleukin-24 Proteins 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置および半導体装置の製造方法に関し、特に論理集積回路（以下ロジックという。）とダイナミック・ランダム・アクセス・メモリの集積回路（以下ＤＲＡＭという。）とが一つのチップに搭載されている半導体装置に関する。なお、この明細書において、ロジックの概念には、中央処理装置（以下ＣＰＵという。）が含まれるものとする。
【０００２】
【背景技術】
図１９は、複数のチップにＤＲＡＭとロジックが形成される場合について半導体装置の構成の一例を示す概念図である。ＤＲＡＭが搭載されているチップ１とロジックが搭載されているチップ２とは信号線３で接続されている。ＤＲＡＭの性能を向上させていくのに適した製造方法と、ロジックの性能を向上させていくのに適した製造方法とが異なるため、図１９に示すように別々のチップ１，２にＤＲＡＭおよびロジックを形成して信号線３で接続するという構成にするのが、一般的である。
【０００３】
しかし、ＤＲＡＭのチップ１で処理したデータとロジックのチップ２で処理したデータを信号線３を通して交換していたのでは、半導体装置の処理速度に限界が生じる。そこで、図２０に示すように、１つのチップ４にＤＲＡＭ５とロジック６とを混在させて構成し、半導体装置の速度の向上を図ることが行われている。以下、図２０のような半導体装置をエンベッデッドＲＡＭと呼び、ｅＲＡＭと記述する。ｅＲＡＭの中のＤＲＡＭ５と一つのチップ１の中のＤＲＡＭとは、その製品生産の傾向、生産性の向上のための対策および仕様の傾向等が違ってくる。これらの違いをまとめて表１に記載する。
【０００４】
【表１】
【０００５】
ｅＲＡＭでは、仕様の一部が顧客毎に差別化されるため、製品の製造過程において設計変更がしばしば行われる。ｅＲＡＭは顧客の注文に応じて少量生産されることが多い。また、ＤＲＡＭを一つのチップに形成する場合に比べて、ｅＲＡＭにおいては多品種化が進む。ＤＲＡＭを一つのチップ１に形成する場合には、多数生産されるため、生産性の向上は小型化によって達成される。それに対し、ｅＲＡＭが顧客の注文に応じて作成されるものであるため、ｅＲＡＭの生産性を向上させるには、工期の短縮が一つの重要な課題となる。工期の短縮は、機械化されていない設計を機械化すること、あるいは機械化されている設計の時間の短縮を図ることにより実現される。
【０００６】
図２１は、ｅＲＡＭについて、仕様の決定から量産までの製造工程を示すフローチャートである。図２１について、ステップＳＴ１は仕様を決定する工程、ステップＳＴ２は決定した仕様に合うようにアーキテクチャ設計を行う工程、ステップＳＴ３は設計されたアーキテクチャに基づいて論理設計や回路設計を行う工程、ステップＳＴ４はステップＳＴ３で生成される回路接続情報に基づいてレイアウト設計を行う工程、ステップＳＴ５はステップＳＴ４で生成されるレイアウト図に基づいてマスクの製作とそれに続く試作とを行う工程、ステップＳＴ６はステップＳＴ５で得られる試作品を用いてテスト・評価を行う工程、ステップＳＴ７はステップＳＴ６のテスト・評価で仕様を満足するものができた段階で行われる製品生産の工程である。ステップＳＴ６で仕様を満足するテスト・評価結果が得られなければ、例えば、ステップＳＴ３の論理設計・回路設計から製造工程をやり直す。
【０００７】
図２２は図２１のステップＳＴ４の一例を示すフローチャートである。また、図２３は図２１の製造工程を経て製造されるｅＲＡＭの構成の一例を示すブロック図である。まず、ステップＳＴ１０において、ｅＲＡＭを構成するプロックについて、自動配置配線が可能なブロックと自動配置配線が不可能なブロックとに分ける。自動配置配線が可能なブロックは、ステップＳＴ１２で、機能ブロック・標準セルの自動配置を行う。ステップＳＴ１３において、ブロック内の自動配線を行う。ステップＳＴ１４において、ブロック内の自動配線が完了したブロック間を相互に接続するために自動配置および自動配線を行う。以上のようにしてできあがったレイアウト図からコンピュータが配線の抵抗および容量を抽出する（ステップＳＴ１５）。ステップＳＴ１６で、抽出した抵抗および容量の情報も加えて回路シミュレーションが行われる。
【０００８】
自動配置配線ができないブロックについては、設計者がレイアウトの設計をレイアウトエディタと対話しつつ行う（ステップＳＴ１１）。ステップＳＴ１１のように人の手で配線されている部分とステップＳＴ１２〜ＳＴ１４を経て自動配置配線されている部分との接続を設計者がレイアウトエディタを用いて行う。ステップＳＴ１８で、デザインルールのチェックが行われる。デザインルールチェックの結果が仕様を満足するものであれば、レイアウト図を確定する。満足するものでない場合には、各事情に応じて適当なステップまで戻り、設計のやり直しを行う。
【０００９】
図２３において斜線を付した部分が自動配置配線が行われない部分であり、自動配置配線が行われる部分は、ＣＰＵ１２０およびＤＲＡＭの各バンク＃Ａ〜＃ＤとＣＰＵ１２０とを接続する配線などｅＲＡＭの一部である。ＣＰＵ１２０は複数のブロックからなっており、そのため、ＣＰＵ１２０では、ブロック内配線およびブロック間配線が自動で行われる。自動配置配線が行われない部分は、ＤＲＡＭアレイ１０２ａ〜１０２ｄと、ロウデコーダ１０３ａ〜１０３ｄと、コラムデコーダ１０４ａ〜１０４ｄと、プリアンプ・ライトドライバ１０５ａ〜１０５ｄと、ＤＲＡＭ制御回路１１０と、テスト回路１４０などである。
【００１０】
この中で、ＤＲＡＭ制御回路１１０やテスト回路１４０等が自動配置配線できなかった理由についてＤＲＡＭ制御回路１１０に注目して説明する。図２４に示すようにＤＲＡＭ制御回路１１０は、外部から与えられるクロックＥＸＣＬＫから様々な内部クロックｃｌｋａ〜ｃｌｋｃを生成する内部クロック発生回路１３０を含んでいる。その一例として、図２５に内部クロックｃｌｋａ〜ｃｌｋｃと外部クロックＥＸＣＬＫとの関係を示す。ＤＲＡＭは、クロックＥＸＣＬＫの１クロックの間に一連の動作を終了しなければならない。複雑で時系列的に進む一連の動作のタイミングは、内部クロックｃｌｋａ〜ｃｌｋｃで与えられる。この内部クロックｃｌｋａ〜ｃｌｋｃがクロックＥＸＣＬＫの１クロック間を遅延させて生成されるため、内部クロックｃｌｋａ〜ｃｌｋｃ相互の間隔は、例えば、数ｎｓｅｃ．程度かあるいはそれよりも短くなる。このような短い間隔の内部クロックの遅延を制御するために、ＤＲＡＭ制御回路１１０は自動配置配線することが困難となっている。他の内部クロックを生成するテスト回路についても同様のことがいえる。
特に、遅延時間を所定の時間内にすることは背景技術の自動配置配線でも可能であるが、遅延時間を第１の時間から第２の時間の間に収めるのは自動配置配線を用いた場合には困難であった。図２５についていえば、内部クロックｃｌｋａが時間ｔ１経過後で時間ｔ２経過前に発生されなくてはならないというのが、内部クロックが第１の時間から第２の時間の間に収まることの一例である。
なお、ＤＲＡＭ制御回路１１０のレイアウト設計に自動配置配線を用いると、レイアウト面積の増加が予想される。ｅＲＡＭにおいても、このレイアウト面積の増加はできる限り抑制されることが望ましい。
【００１１】
次に、自動配置配線に関する文献を紹介する。自動配置配線に関する文献として、特開平６‐６９３３９号公報、特開昭６０‐１８７０３７号公報、特開平５‐４８０５５号公報、特開平４‐２４６８５７号公報、特開平６‐２１６２４７号公報、および特開平２‐１２２５２７号公報がある。これらの文献は、いずれもロジックの自動配置配線に係わるものであって、ＤＲＡＭに関する自動配置配線を扱ったものではない。これらの文献には、ロジックとＤＲＡＭを一つのチップに搭載するｅＲＡＭに関する記述はない。
【００１２】
【発明が解決しようとする課題】
背景技術の半導体装置およびその製造方法は以上のように構成されており、ＤＲＡＭの中を自動配置配線できず、そのため設計に時間がかって製造工期が長くなるという問題がある。
また、半導体装置のＤＲＡＭの部分に自動配置配線を用いると小型化が難しくなるという問題がある。
【００１３】
この発明は上記の問題点を解消するためになされたものであり、ＤＲＡＭの自動配置配線化を進め、製造工期を短縮することを目的とする。また、この自動配置配線化に当たり、レイアウト面積の増大を抑制することを目的とする。
【００１４】
【課題を解決するための手段】
第１の発明に係る半導体装置の製造方法は、製品が完成するまでの間に接続関係が変更可能な配線で接続される遅延調整用素子を有し、かつ自動配置配線で使用可能な遅延調整用セルを準備する工程と、ダイナミック・ランダム・アクセス・メモリの内部クロックに係わる所定のブロックに関する論理回路図中に、前記遅延調整用セルを記述する工程と、自動配置配線によって前記論理回路図からレイアウト図を作成する工程と、前記レイアウト図に基づいて集積回路を形成する工程とを備え、前記集積回路を形成する工程は、前記内部クロックの測定を行う工程と、前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程とを含み、前記遅延調整用セルを準備する工程は、最上層に当たる配線層に前記遅延調整用素子の接続を切り替えるためのスイッチ配線を有する遅延調整用セルを準備する工程を含み、前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程は、前記スイッチ配線で前記遅延調整用素子の接続を切り替える工程を含み、前記スイッチ配線を有する遅延値調整用セルを準備する工程は、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する遅延調整用セルを準備する工程を含み、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する前記遅延調整用セルを準備する工程において準備される前記遅延調整用セルは、前記配線用トラックの間隔の整数倍に等しいセル高を有するものである。
【００１５】
第２の発明に係る半導体装置の製造方法は、製品が完成するまでの間に接続関係が変更可能な配線で接続される遅延調整用素子を有し、かつ自動配置配線で使用可能な遅延調整用セルを準備する工程と、ダイナミック・ランダム・アクセス・メモリの内部クロックに係わる所定のブロックに関する論理回路図中に、前記遅延調整用セルを記述する工程と、自動配置配線によって前記論理回路図からレイアウト図を作成する工程と、前記レイアウト図に基づいて集積回路を形成する工程とを備え、前記レイアウト図を作成する工程は、前記自動配置配線によって形成される修正前レイアウト図から抵抗および容量を抽出する工程と、前記修正前レイアウト図並びに前記抵抗および容量の情報を用いて回路シミュレーションを行う工程と、前記回路シミュレーションの結果に応じて前記遅延調整用素子の接続を変更して修正後レイアウト図を作成する工程とを含み、前記集積回路を形成する工程は、前記内部クロックの測定を行う工程と、前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程とを含み、前記遅延調整用セルを準備する工程は、最上層に当たる配線層に前記遅延調整用素子の接続を切り替えるためのスイッチ配線を有する遅延調整用セルを準備する工程を含み、前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程は、前記スイッチ配線で前記遅延調整用素子の接続を切り替える工程を含み、前記スイッチ配線を有する遅延値調整用セルを準備する工程は、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する遅延調整用セルを準備する工程を含み、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する前記遅延調整用セルを準備する工程において準備される前記遅延調整用セルは、前記配線用トラックの間隔の整数倍に等しいセル高を有するものである。
【００１６】
第３の発明に係る半導体装置の製造方法は、製品が完成するまでの間に接続関係が変更可能な配線で接続される遅延調整用素子を有し、かつ自動配置配線で使用可能な遅延調整用セルを準備する工程と、ダイナミック・ランダム・アクセス・メモリの内部クロックに係わる所定のブロックに関する論理回路図中に、前記遅延調整用セルを記述する工程と、自動配置配線によって前記論理回路図からレイアウト図を作成する工程と、前記レイアウト図に基づいて集積回路を形成する工程とを備え、前記レイアウト図を作成する工程は、前記自動配置配線によって形成される修正前レイアウト図から抵抗および容量を抽出する工程と、前記修正前レイアウト図並びに前記抵抗および容量の情報を用いて回路シミュレーションを行う工程と、前記回路シミュレーションの結果に応じて前記遅延調整用素子の接続を変更して修正後レイアウト図を作成する工程とを含み、前記遅延調整用セルを準備する工程は、最上層に当たる配線層に前記遅延調整用素子の接続を切り替えるためのスイッチ配線を有する遅延調整用セルを準備する工程を含み、前記修正後レイアウト図を作成する工程は、前記回路シミュレーションの結果に応じて、前記遅延調整用素子の接続を前記スイッチ配線を用いて変更する工程を含み、前記スイッチ配線を有する遅延値調整用セルを準備する工程は、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する遅延調整用セルを準備する工程を含み、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する前記遅延調整用セルを準備する工程において準備される前記遅延調整用セルは、前記配線用トラックの間隔の整数倍に等しいセル高を有するものである。
【００１７】
第４の発明に係る半導体装置は、ロジックとダイナミック・ランダム・アクセス・メモリとが配置される一つの基板と、前記基板上に配置されて前記ロジックと前記ダイナミック・ランダム・アクセス・メモリを構成するための複数の素子と、前記複数の素子を接続するための複数の配線と、前記複数の配線が配置される複数の配線層とを備え、前記複数の素子は、一方電極と他方電極とを持ち、かつ前記一方電極の電位が固定されている複数の遅延調整用素子を含み、前記複数の配線は、前記ダイナミック・ランダム・アクセス・メモリで使用される内部クロックを伝達するための信号配線と、前記複数の配線層の中の最上層において等間隔に引かれる第１の仮想直線の上に配置される複数の第１の配線を含み、前記複数の遅延調整用素子は、それぞれ前記複数の第１の配線の中の一つを介して前記信号配線に前記他方電極を接続し、前記複数の配線は、前記最上層の下に存する配線層に等間隔で引かれる第２の仮想直線上へ配置される複数の第２の配線を含み、前記第２の仮想直線は等間隔で引かれており、前記複数の第１の配線は、前記第２の仮想直線の間隔に対し整数倍の長さを有するものである。
【００１８】
第５の発明に係る半導体装置は、第４の発明の半導体装置において、前記信号配線に接続されているパッドを前記最上層に備えるものである。
【００２４】
【発明の実施の形態】
以下、この発明の一実施の形態による半導体装置の製造方法および半導体装置について説明する。図１はこの発明の一実施の形態による半導体装置の製造方法の要部を示すフローチャートである。図１のフローチャートには、背景技術の製造方法と異なるステップおよびそれに関連するステップを記載しており、その他の背景技術と同じステップについては、図示を省略している。
【００２５】
まず、論理設計・回路設計のステップＳＴ３において、遅延調整用セルを記述するステップＳＴ２０を追加している。ここで遅延調整用セルとは、配線に接続されている遅延調整用素子の接続を変更して遅延時間を調整することができるセルである。遅延調整用セルは、設計段階においてはコンピュータで、またウェーハプロセスにおいてはＦＩＢ等の物理的手段で変更可能なスイッチ配線を少なくとも一つ有しており、そのスイッチ配線をコンピュータのデータ上において、あるいは製品上において切り替えることによって遅延時間を調整することを可能にしている。遅延調整用素子としては例えば、キャパシタのように配線に接続して配線の容量を変更して信号の遅延時間を調整するものが含まれる。
【００２６】
図２は遅延調整用セルが記述されている論理回路図である。例えば、ＮＯＲゲート１０の２つの入力信号の遅延時間の制限が厳しくて自動配置配線を用いることができないときには、遅延調整用セル１４，１５をその前段に挿入する。この場合には、ＮＯＴゲート１２の出力が遅延調整用セル１４を介してＮＯＲゲート１０の一方の入力に与えられ、ＮＡＮＤゲート１３の出力が遅延調整用セル１５とＮＯＴゲート１１を介してＮＯＲゲート１０の他方の入力に与えられる。
【００２７】
このように遅延調整用セルが記述されている回路接続情報を用いて、ステップＳＴ４のレイアウト設計が行われる。図１に示す製造方法がレイアウト設計ステップＳＴ４で背景技術と異なる点は、回路シミュレーションＳＴ１６の後に遅延調整用セルを用いてコンピュータ上で遅延調整が可能となっている点である。そのためのステップＳＴ２１では、設計者またはコンピュータが遅延時間を確認して遅延時間の多少に応じて遅延調整用セルのスイッチ配線を切り替えて、仕様に対し遅延時間が少ないときには遅延時間を多くするように、逆に遅延時間が多いときには遅延時間を少なくするように調整を行う。例えば、図２のＮＯＴゲート１１の出力のタイミングが早いときには、遅延調整用セル１５における遅延時間を長くするように遅延調整用素子の接続を変更する。
続いて、遅延調整後再度レイアウト図から抵抗及び容量を抽出し（ＳＴ２２）、さらに回路シミュレーションを行う（ＳＴ２３）。ここで、所望の遅延のタイミングが満たされているかを判断し（ＳＴ２４）、満足されている場合は次の行程に進む。しかし、満足されていない場合は、第一段階は、再度遅延調整を行う。第二段階は自動配置配線を別条件で再度やり直す等の手段を繰り返し、所望の遅延のタイミングが満たされるまで繰り返す。
【００２８】
遅延時間の調整は、テスト・評価のステップＳＴ６において行ってもよい。この場合には、スイッチ配線は、例えば複数の配線層のうちの最上層に設けるなど、ウェーハプロセスが終了した後に例えば集束イオンビーム（以下ＦＩＢという。）等を用いて配線の切断／接続が可能な位置に配置されていなければならない。あるいは、遅延時間を調整するための他の方法には、マスクを替えてウェーハプロセスをやり直す場合が含まれる。
【００２９】
このように遅延調整用セルを用いると自動配置配線が可能になる部分は、例えば、ｅＲＡＭにおいては、ＤＲＡＭ制御回路およびテスト回路である。ｅＲＡＭにおいては、設計変更が多く、その度にこれらの回路の配置配線をやり直さねばならず、この部分の配置配線を自動化することによって工期が大幅に短縮される。また、ステップＳＴ２１で遅延調整用セルによって信号の遅延を自動配置配線後に調整できるため、レイアウト設計のやり直し回数を削減でき、工期の短縮が図れる。
【００３０】
図３は遅延調整用セルの構成の一例を示す回路図である。図３に示す遅延調整用セル２０は、ＮＯＴゲート２１ａで受けた信号ＩＮと同じ信号を所定の遅延時間の後にＮＯＴゲート２１ｂから出力する。ＮＯＴゲート２１ａの出力とＮＯＴゲート２１ｂの入力との間にある信号配線には、複数のキャパシタ２２ａ〜２２ｄが接続されている。複数のキャパシタ２２ａ〜２２ｄの一方電極とＮＯＴゲート２１ａ，２１ｂ巻の信号配線との間の接続／非接続は、スイッチ配線群２３ａ，２３ｂで切り替えることができる。また、キャパシタ２２ａ，２２ｂの他方電極には電源電圧Ｖｄｄが印加され、キャパシタ２２ｃ，２２ｄの他方電極には電源電圧Ｖｓｓが印加されている。なお、ＮＯＴゲート２１ａ，２１ｂは、他の論理ゲートやトランスミッションゲートで代替することも可能である。
【００３１】
図４は図３に示す遅延調整用セル２０のレイアウトの一例を示すレイアウト図である。図４において、図３と同一符号のものは図３の同一符号部分に相当する部分である。符号３０〜３３が付されている点線は、複数の配線層の中の最上層に引かれているトラックであり、符号３４〜３６が付されている点線は、最上層の１つ下に在る配線層に引かれているトラックである。トラック３０〜３３の上には、Ｉ字型の配線３７〜４０がそれぞれ配置されている。この配線３７〜４０はトラック３４からトラック３６に至る長さを有しており、換言すればトラック３４〜３６のトラック間隔の整数倍の長さを有していることになる。この配線３７〜４０の一方端はキャパシタ２２ａ〜２２ｄに接続されている。配線３７〜４０の他方端は、トラック３４上に配置されている配線４１によってＮＯＴゲート２１ａ，２１ｂの間の配線に接続されている。配線４１と配線３７〜４０はビアコンタクトで接続されている。配線３７〜４０の中間部分をＦＩＢによって切断しまたは接続することによってキャパシタ２２ａ〜２２ｄをＮＯＴゲート２１ａと２１ｂの間の信号線に接続しまたは非接続とすることができる。あるいは、スイッチ配線群２３ａ、２３ｂの切り替えは、最上層のマスクを改訂することで対応することもできる。スイッチ配線群２３ａ，２３ｂが最上層に配置されることは、遅延調整用セルの構成としてセルライブラリの情報に組み込まれている。
【００３２】
図５は、例えば図２４のＤＲＡＭ制御回路１１０あるいはテスト回路１４０の上に在る最上層の配線の状態の一例を示す平面図である。図５において、符号４５，４６で示されている配線群は、例えば図２３におけるバス１０７ａ等に相当する。これら配線群４５，４６等も自動配置配線によって、トラック３０〜３３等と同じように最上層に引かれているトラック上に配線されている。例えば、スイッチ配線３７，３８がトラック上に配置されていない場合には、配線群４５，４６の間隔が広くなるなど余分の面積が必要になり、集積度が落ちる。スイッチ配線３７〜４０をトラック上に配置することによってＤＲＡＭ制御回路やテスト回路の他の部分で最上層に自動配置配線される部分との関係でスイッチ配線３７〜４０に要する面積を小さくできる。また、ｅＲＡＭにおけるＤＲＡＭ制御回路やテスト回路以外の部分の自動配置配線との関係で、スイッチ配線３７〜４０をトラック上に配置することによってＤＲＡＭ制御回路やテスト回路のスイッチ配線３７〜４０に要する面積を小さくでき、半導体装置の集積度が低下するのを抑制することができる。また、スイッチ配線３７〜４０をＩ字型にすると例えばＬ字型にする場合に比べてレイアウト面積を小さくできる。
【００３３】
図６はセルの高さと最上層の配線との関係を示す概念図である。セル５０〜５２が敷き詰められている。これらのセル５０〜５２は符号５３で示した矢印の高さをそれぞれ有している。符号５４〜５７で示しているのはトラックである。セル５０〜５２は、それぞれ最上層に配線可能な領域５８〜６０を有している。セル５０〜５２の高さがトラック５４〜５７の間隔の整数倍となっていない場合には、最上層に配線可能な領域５８〜６０とトラック５４〜５７がずれるために配線できないトラック５５〜５７が発生し、集積度が低下する。従って、遅延調整用セルのセル高を最上層のトラックの間隔の整数倍とすることによって、スイッチ配線あるいは遅延調整用セルを密に配置でき、集積度の低下を防止することができる。
【００３４】
図７は遅延調整用セルに配置されるスイッチ配線のレイアウトの一例を示す概念図である。図８はスイッチ配線の概念を示す回路図である。遅延調整用セル６０のスイッチ配線６１は、ノード６３，６４，６５とそれらノード６３〜６５の間を接続するスイッチ配線部６６，６７を備えて構成されている。スイッチ配線６１は最上層の配線用トラック６８の上に配置され１層下の配線用トラック６９の上に各ノード６３〜６５が配置され、つまり、トラック６９の間隔の整数倍の長さを有する。配線が物理的な幅を持って存在し、隣の配線用トラック上の配線との間には所定のスペースが存在するので、最上層より１層下の配線用トラックと１つ以上交わるように構成しないと自動配置配線の効率を下げることになる。遅延調整用セル６０は、スイッチ配線６１に関する上述の規則が記述されており、遅延調整用セル６０の記述によって、これら規則も記述したこととなる。
【００３５】
図９および図１１は自動配置配線が終了したときの最上層とその１層下の配線状態の一例を示すレイアウト図である。図１０および図１２はそれぞれ図９および図１１のスイッチ配線の状態を示す概念図である。ノード６３には最上層よりも１層下の配線７０がビアコンタクト７１を介して接続されている。ノード６３，６５には最上層の配線７２，７３がそれぞれ接続されている。図９の状態では、ノード６３とノード６５が接続されているが、スイッチ配線部６６をＦＩＢで切断し、スイッチ配線部６７をＦＩＢで接続するとスイッチ配線６１の接続が切り換わり、図１１に示す状態となる。
【００３６】
なお、図７ではノード６３〜６５が一つのトラック６８上に形成される例を示したが、図１３に示すように複数のトラック６８ａ〜６８ｃに形成されていてもよく、図７の場合と同様の効果を奏する。図１３の場合、スイッチ配線部６６，６７はそれぞれトラック６８ａと６８ｂの間およびトラック６８ｂと６８ｃの間に配置される。
【００３７】
図１４は図３に示す遅延調整用セル２０のレイアウトの他の例を示すレイアウト図である。図１４に示すレイアウトが図４のレイアウトと異なる点は、図１４のスイッチ配線群２３ａ、２３ｂがそれぞれ一つのトラック３０，３３上に形成されている点である。図１４のように構成すると図４の場合に比べて最上層の配線用トラックの本数を削減することができる。
【００３８】
次に、遅延調整用セルの他の構成について図１５を用いて説明する。図１５に示す遅延調整用セルの構成が図３に示す遅延調整用セルの構成と異なる点は、ＮＯＴゲート２１ａ，２１ｂの間にある信号線にキャパシタ２２ａ，２２ｃが接続されないときにはキャパシタ２２ａの両端に電源電圧Ｖｄｄが、キャパシタ２２ｃの両端に電源電圧Ｖｓｓが印加される点である。そのために、スイッチ配線群２３ａ，２３ｂは電源電圧Ｖｄｄ，Ｖｓｓを供給するための電源線２４に接続されている。そして、キャパシタ２２ｂ，２２ｄの他方電極をＮＯＴゲート２１ａと２１ｂの間にある信号線に接続しない場合には、キャパシタ２２ｂ，２２ｄの他方電極に電源電圧Ｖｄｄ，Ｖｓｓを印加する。このようにキャパシタ２２ｂ，２２ｄの両電極の電圧を固定することによって、キャパシタ２２ｂ，２２ｄの他方電極がフローティングとなって電気的な不具合が生じるのを防止できる。
【００３９】
図１６は図１５に示す遅延調整用セルのレイアウトの一例を説明するためのレイアウト図である。図１６では最上層の配線およびその１層下の配線が示されている。図１６のレイアウトが図４のレイアウトと異なる点は、キャパシタ２２ａ，２２ｃを除き、キャパシタ２２ｂの他方電極とスイッチ配線３７との接続点にスイッチ配線８３を設けている点であり、キャパシタ２２ｄの他方電極とスイッチ配線４０との接続点にスイッチ配線８４を設けている点である。このスイッチ配線８３，８４はそれぞれ電源電圧Ｖｄｄ，Ｖｓｓを供給するための電源配線２４，２５に接続されている。スイッチ配線３７と８３およびスイッチ配線４０と８４は、それぞれの組で一方が閉じているときには他方が開くような相補的な動作をするように制御される。
図１７は図１５に示す遅延調整用セルのレイアウトの他の例を説明するためのレイアウト図である。図１７に示すレイアウトが図１６のレイアウトと異なる点は、図１７のスイッチ配線群２３ａ、２３ｂがそれぞれ一つのトラック８５，８６上に形成されている点である。図１７のように構成すると図１６の場合に比べて最上層の配線用トラックの本数を削減することができる。
【００４０】
次に、遅延時間の測定のためのパッドが最上層に設けられているレイアウトを図１８を用いて説明する。図１８において、９０は探針を接触させて電気的特性を測定するためのパッドであり、その他図４と同一符号のものは図４の同一符号部分に相当する部分である。最上層にパッド９０が形成されていることによって、ウェーハプロセス終了後に遅延時間の測定が可能となり、遅延時間の実測結果に応じてスイッチ配線２３ａ，２３ｂの切り替えを行うことができるようになる。このようなパッド９０は、例えば図１４、図１６および図１７等の、遅延調整用セルに関する他のレイアウトに設けることも可能である。このパッド９０に探針を当てて信号配線を伝わる内部クロックの遅延時間を測定することで、遅延時間の調整の確度を高めて集積回路の内部クロックの遅延の適正化を容易にすることができる。
【００４１】
【発明の効果】
以上のように請求項１〜請求項３に記載の集積回路の製造方法によれば、遅延調整用素子の接続を変更して内部クロックの遅延時間を調整でき、ＤＲＡＭの内部クロックに係わる所定のブロックの自動配置配線が可能となり、レイアウト設計に要する時間を短縮して、集積回路の製造工期を短縮できるという効果がある。
【００４２】
また請求項２または請求項３に記載の集積回路の製造方法によれば、回路シミュレーションの結果に基づいて遅延調整用セルの接続を変更して遅延時間を調整することができ、修正後レイアウト図の作成によりレイアウト設計のやり直し回数を減少させることによってレイアウト設計に要する時間を短縮して、集積回路の製造工期を短縮することができるという効果がある。
【００４３】
また請求項１または請求項２に記載の集積回路の製造方法によれば、集積回路の形成後に実際の測定結果に基づく遅延調整用セルの接続の変更によって遅延時間を調整することができ、それによりレイアウト設計のやり直し回数を削減でき、集積回路の製造工期を短縮することかできるという効果がある。
【００４４】
また請求項１または請求項２に記載の集積回路の製造方法によれば、集積回路の形成の際に、集積回路に作り込まれている遅延調整用セルの接続の変更を、実際にスイッチ配線を切り替えることによって行うことができ、マスクの変更等の手間が省け、集積回路の製造工期を短縮することかできるという効果がある。
【００４５】
また請求項３に記載の集積回路の製造方法によれば、レイアウト図を作成する工程において、レイアウトの変更によって遅延調整用セルの接続の変更をスイッチ配線の切り替えによって行うことができ、レイアウト設計のやり直し回数を削減して、集積回路の製造工期を短縮することかできるという効果がある。
【００４６】
また請求項１〜請求項３に記載の集積回路の製造方法によれば、スイッチ配線が配線用トラック上に形成されているため、自動配置配線の際にレイアウト面積が増加するのを抑制することができるという効果がある。
【００４７】
また請求項１〜請求項３に記載の集積回路の製造方法によれば、セル高が配線用トラックの間隔に一致するため、配線用トラックを無駄にすることなく配線でき、自動配置配線におけるレイアウト面積の増加を抑制することができるという効果がある。
【００４８】
請求項４に記載の集積回路によれば、ＤＲＡＭの内部クロックを伝達する信号線における遅延時間を最上層の配線の接続関係を変更することによって調整することができ、また最上層におけるロジックやＤＲＡＭ信号線とスイッチ配線との配置関係を適切にしてレイアウト面積の増加を抑制でき、遅延調整用素子を設けることによる面積の増加を抑えつつ集積回路の内部クロックの遅延を適正化できるという効果がある。
【００４９】
また請求項４に記載の集積回路によれば、第１の配線と最上層の下にある第２の配線との接続を容易にしてレイアウト面積の増加を抑制することができるという効果がある。
【００５０】
請求項５に記載の集積回路によれば、パッドに探針を当てて信号配線を伝わる内部クロックの遅延時間を測定することができ、遅延時間の調整の確度を高めて集積回路の内部クロックの遅延の適正化が容易になるという効果がある。
【図面の簡単な説明】
【図１】 この発明の一実施の形態による半導体装置の製造方法の要部を示すフローチャートである。
【図２】 遅延調整用セルの記述について説明するための論理回路図である。
【図３】 遅延調整用セルの一構成例を説明するための回路図である。
【図４】 図３の遅延調整用セルに関するレイアウトの一例を示すレイアウト図である。
【図５】 ＤＲＡＭ制御回路またはテスト回路上における最上層の配線の状態の一例を示す平面図である。
【図６】 遅延調整用セルに関するセルの高さと最上層の配線との関係を示す概念図である。
【図７】 遅延調整用セルに配置されるスイッチ配線のレイアウトの一例を示すレイアウト図である。
【図８】 スイッチ配線の概念を説明するための回路図である。
【図９】 自動配置配線が終了したときの最上層とその１層下の配線状態の一例を示すレイアウト図である。
【図１０】 図９のスイッチ配線の状態を示す概念図である。
【図１１】 自動配置配線が終了したときの最上層とその１層下の配線状態の一例を示すレイアウト図である。
【図１２】 図１１のスイッチ配線の状態を示す概念図である。
【図１３】 遅延調整用セルに配置されるスイッチ配線のレイアウトの他の例を示すレイアウト図である。
【図１４】 図３の遅延調整用セルに関するレイアウトの他の例を示すレイアウト図である。
【図１５】 遅延調整用セルの他の構成例を説明するための回路図である。
【図１６】 図１５の遅延調整用セルに関するレイアウトの一例を示すレイアウト図である。
【図１７】 図１５の遅延調整用セルに関するレイアウトの一例を示すレイアウト図である。
【図１８】 遅延時間の測定のためのパッドが最上層に設けられている遅延調整用セルのレイアウトの一例を示すレイアウト図である。
【図１９】 ＤＲＡＭとロジックが別々のチップに形成される場合における半導体装置の構成の一例を示す概念図である。
【図２０】 エンベッデッドＲＡＭの構成を説明するための概念図である。
【図２１】 一般的な集積回路の製造方法を示すフローチャートである。
【図２２】 背景技術のレイアウト設計の一例についてのフローチャートである。
【図２３】 ｅＲＡＭの構成の一例を示すブロック図である。
【図２４】 ＤＲＡＭ制御回路の構成について説明するためのブロック図である。
【図２５】 内部クロックの一例を示すタイミングチャートである。
【符号の説明】
１４，１５，２０，５０〜５２ 遅延調整用セル、３７〜４０，６１，８３，８４ スイッチ配線。
【発明の属する技術分野】
この発明は半導体装置および半導体装置の製造方法に関し、特に論理集積回路（以下ロジックという。）とダイナミック・ランダム・アクセス・メモリの集積回路（以下ＤＲＡＭという。）とが一つのチップに搭載されている半導体装置に関する。なお、この明細書において、ロジックの概念には、中央処理装置（以下ＣＰＵという。）が含まれるものとする。
【０００２】
【背景技術】
図１９は、複数のチップにＤＲＡＭとロジックが形成される場合について半導体装置の構成の一例を示す概念図である。ＤＲＡＭが搭載されているチップ１とロジックが搭載されているチップ２とは信号線３で接続されている。ＤＲＡＭの性能を向上させていくのに適した製造方法と、ロジックの性能を向上させていくのに適した製造方法とが異なるため、図１９に示すように別々のチップ１，２にＤＲＡＭおよびロジックを形成して信号線３で接続するという構成にするのが、一般的である。
【０００３】
しかし、ＤＲＡＭのチップ１で処理したデータとロジックのチップ２で処理したデータを信号線３を通して交換していたのでは、半導体装置の処理速度に限界が生じる。そこで、図２０に示すように、１つのチップ４にＤＲＡＭ５とロジック６とを混在させて構成し、半導体装置の速度の向上を図ることが行われている。以下、図２０のような半導体装置をエンベッデッドＲＡＭと呼び、ｅＲＡＭと記述する。ｅＲＡＭの中のＤＲＡＭ５と一つのチップ１の中のＤＲＡＭとは、その製品生産の傾向、生産性の向上のための対策および仕様の傾向等が違ってくる。これらの違いをまとめて表１に記載する。
【０００４】
【表１】
ｅＲＡＭでは、仕様の一部が顧客毎に差別化されるため、製品の製造過程において設計変更がしばしば行われる。ｅＲＡＭは顧客の注文に応じて少量生産されることが多い。また、ＤＲＡＭを一つのチップに形成する場合に比べて、ｅＲＡＭにおいては多品種化が進む。ＤＲＡＭを一つのチップ１に形成する場合には、多数生産されるため、生産性の向上は小型化によって達成される。それに対し、ｅＲＡＭが顧客の注文に応じて作成されるものであるため、ｅＲＡＭの生産性を向上させるには、工期の短縮が一つの重要な課題となる。工期の短縮は、機械化されていない設計を機械化すること、あるいは機械化されている設計の時間の短縮を図ることにより実現される。
【０００６】
図２１は、ｅＲＡＭについて、仕様の決定から量産までの製造工程を示すフローチャートである。図２１について、ステップＳＴ１は仕様を決定する工程、ステップＳＴ２は決定した仕様に合うようにアーキテクチャ設計を行う工程、ステップＳＴ３は設計されたアーキテクチャに基づいて論理設計や回路設計を行う工程、ステップＳＴ４はステップＳＴ３で生成される回路接続情報に基づいてレイアウト設計を行う工程、ステップＳＴ５はステップＳＴ４で生成されるレイアウト図に基づいてマスクの製作とそれに続く試作とを行う工程、ステップＳＴ６はステップＳＴ５で得られる試作品を用いてテスト・評価を行う工程、ステップＳＴ７はステップＳＴ６のテスト・評価で仕様を満足するものができた段階で行われる製品生産の工程である。ステップＳＴ６で仕様を満足するテスト・評価結果が得られなければ、例えば、ステップＳＴ３の論理設計・回路設計から製造工程をやり直す。
【０００７】
図２２は図２１のステップＳＴ４の一例を示すフローチャートである。また、図２３は図２１の製造工程を経て製造されるｅＲＡＭの構成の一例を示すブロック図である。まず、ステップＳＴ１０において、ｅＲＡＭを構成するプロックについて、自動配置配線が可能なブロックと自動配置配線が不可能なブロックとに分ける。自動配置配線が可能なブロックは、ステップＳＴ１２で、機能ブロック・標準セルの自動配置を行う。ステップＳＴ１３において、ブロック内の自動配線を行う。ステップＳＴ１４において、ブロック内の自動配線が完了したブロック間を相互に接続するために自動配置および自動配線を行う。以上のようにしてできあがったレイアウト図からコンピュータが配線の抵抗および容量を抽出する（ステップＳＴ１５）。ステップＳＴ１６で、抽出した抵抗および容量の情報も加えて回路シミュレーションが行われる。
【０００８】
自動配置配線ができないブロックについては、設計者がレイアウトの設計をレイアウトエディタと対話しつつ行う（ステップＳＴ１１）。ステップＳＴ１１のように人の手で配線されている部分とステップＳＴ１２〜ＳＴ１４を経て自動配置配線されている部分との接続を設計者がレイアウトエディタを用いて行う。ステップＳＴ１８で、デザインルールのチェックが行われる。デザインルールチェックの結果が仕様を満足するものであれば、レイアウト図を確定する。満足するものでない場合には、各事情に応じて適当なステップまで戻り、設計のやり直しを行う。
【０００９】
図２３において斜線を付した部分が自動配置配線が行われない部分であり、自動配置配線が行われる部分は、ＣＰＵ１２０およびＤＲＡＭの各バンク＃Ａ〜＃ＤとＣＰＵ１２０とを接続する配線などｅＲＡＭの一部である。ＣＰＵ１２０は複数のブロックからなっており、そのため、ＣＰＵ１２０では、ブロック内配線およびブロック間配線が自動で行われる。自動配置配線が行われない部分は、ＤＲＡＭアレイ１０２ａ〜１０２ｄと、ロウデコーダ１０３ａ〜１０３ｄと、コラムデコーダ１０４ａ〜１０４ｄと、プリアンプ・ライトドライバ１０５ａ〜１０５ｄと、ＤＲＡＭ制御回路１１０と、テスト回路１４０などである。
【００１０】
この中で、ＤＲＡＭ制御回路１１０やテスト回路１４０等が自動配置配線できなかった理由についてＤＲＡＭ制御回路１１０に注目して説明する。図２４に示すようにＤＲＡＭ制御回路１１０は、外部から与えられるクロックＥＸＣＬＫから様々な内部クロックｃｌｋａ〜ｃｌｋｃを生成する内部クロック発生回路１３０を含んでいる。その一例として、図２５に内部クロックｃｌｋａ〜ｃｌｋｃと外部クロックＥＸＣＬＫとの関係を示す。ＤＲＡＭは、クロックＥＸＣＬＫの１クロックの間に一連の動作を終了しなければならない。複雑で時系列的に進む一連の動作のタイミングは、内部クロックｃｌｋａ〜ｃｌｋｃで与えられる。この内部クロックｃｌｋａ〜ｃｌｋｃがクロックＥＸＣＬＫの１クロック間を遅延させて生成されるため、内部クロックｃｌｋａ〜ｃｌｋｃ相互の間隔は、例えば、数ｎｓｅｃ．程度かあるいはそれよりも短くなる。このような短い間隔の内部クロックの遅延を制御するために、ＤＲＡＭ制御回路１１０は自動配置配線することが困難となっている。他の内部クロックを生成するテスト回路についても同様のことがいえる。
特に、遅延時間を所定の時間内にすることは背景技術の自動配置配線でも可能であるが、遅延時間を第１の時間から第２の時間の間に収めるのは自動配置配線を用いた場合には困難であった。図２５についていえば、内部クロックｃｌｋａが時間ｔ１経過後で時間ｔ２経過前に発生されなくてはならないというのが、内部クロックが第１の時間から第２の時間の間に収まることの一例である。
なお、ＤＲＡＭ制御回路１１０のレイアウト設計に自動配置配線を用いると、レイアウト面積の増加が予想される。ｅＲＡＭにおいても、このレイアウト面積の増加はできる限り抑制されることが望ましい。
【００１１】
次に、自動配置配線に関する文献を紹介する。自動配置配線に関する文献として、特開平６‐６９３３９号公報、特開昭６０‐１８７０３７号公報、特開平５‐４８０５５号公報、特開平４‐２４６８５７号公報、特開平６‐２１６２４７号公報、および特開平２‐１２２５２７号公報がある。これらの文献は、いずれもロジックの自動配置配線に係わるものであって、ＤＲＡＭに関する自動配置配線を扱ったものではない。これらの文献には、ロジックとＤＲＡＭを一つのチップに搭載するｅＲＡＭに関する記述はない。
【００１２】
【発明が解決しようとする課題】
背景技術の半導体装置およびその製造方法は以上のように構成されており、ＤＲＡＭの中を自動配置配線できず、そのため設計に時間がかって製造工期が長くなるという問題がある。
また、半導体装置のＤＲＡＭの部分に自動配置配線を用いると小型化が難しくなるという問題がある。
【００１３】
この発明は上記の問題点を解消するためになされたものであり、ＤＲＡＭの自動配置配線化を進め、製造工期を短縮することを目的とする。また、この自動配置配線化に当たり、レイアウト面積の増大を抑制することを目的とする。
【００１４】
【課題を解決するための手段】
第１の発明に係る半導体装置の製造方法は、製品が完成するまでの間に接続関係が変更可能な配線で接続される遅延調整用素子を有し、かつ自動配置配線で使用可能な遅延調整用セルを準備する工程と、ダイナミック・ランダム・アクセス・メモリの内部クロックに係わる所定のブロックに関する論理回路図中に、前記遅延調整用セルを記述する工程と、自動配置配線によって前記論理回路図からレイアウト図を作成する工程と、前記レイアウト図に基づいて集積回路を形成する工程とを備え、前記集積回路を形成する工程は、前記内部クロックの測定を行う工程と、前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程とを含み、前記遅延調整用セルを準備する工程は、最上層に当たる配線層に前記遅延調整用素子の接続を切り替えるためのスイッチ配線を有する遅延調整用セルを準備する工程を含み、前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程は、前記スイッチ配線で前記遅延調整用素子の接続を切り替える工程を含み、前記スイッチ配線を有する遅延値調整用セルを準備する工程は、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する遅延調整用セルを準備する工程を含み、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する前記遅延調整用セルを準備する工程において準備される前記遅延調整用セルは、前記配線用トラックの間隔の整数倍に等しいセル高を有するものである。
【００１５】
第２の発明に係る半導体装置の製造方法は、製品が完成するまでの間に接続関係が変更可能な配線で接続される遅延調整用素子を有し、かつ自動配置配線で使用可能な遅延調整用セルを準備する工程と、ダイナミック・ランダム・アクセス・メモリの内部クロックに係わる所定のブロックに関する論理回路図中に、前記遅延調整用セルを記述する工程と、自動配置配線によって前記論理回路図からレイアウト図を作成する工程と、前記レイアウト図に基づいて集積回路を形成する工程とを備え、前記レイアウト図を作成する工程は、前記自動配置配線によって形成される修正前レイアウト図から抵抗および容量を抽出する工程と、前記修正前レイアウト図並びに前記抵抗および容量の情報を用いて回路シミュレーションを行う工程と、前記回路シミュレーションの結果に応じて前記遅延調整用素子の接続を変更して修正後レイアウト図を作成する工程とを含み、前記集積回路を形成する工程は、前記内部クロックの測定を行う工程と、前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程とを含み、前記遅延調整用セルを準備する工程は、最上層に当たる配線層に前記遅延調整用素子の接続を切り替えるためのスイッチ配線を有する遅延調整用セルを準備する工程を含み、前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程は、前記スイッチ配線で前記遅延調整用素子の接続を切り替える工程を含み、前記スイッチ配線を有する遅延値調整用セルを準備する工程は、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する遅延調整用セルを準備する工程を含み、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する前記遅延調整用セルを準備する工程において準備される前記遅延調整用セルは、前記配線用トラックの間隔の整数倍に等しいセル高を有するものである。
【００１６】
第３の発明に係る半導体装置の製造方法は、製品が完成するまでの間に接続関係が変更可能な配線で接続される遅延調整用素子を有し、かつ自動配置配線で使用可能な遅延調整用セルを準備する工程と、ダイナミック・ランダム・アクセス・メモリの内部クロックに係わる所定のブロックに関する論理回路図中に、前記遅延調整用セルを記述する工程と、自動配置配線によって前記論理回路図からレイアウト図を作成する工程と、前記レイアウト図に基づいて集積回路を形成する工程とを備え、前記レイアウト図を作成する工程は、前記自動配置配線によって形成される修正前レイアウト図から抵抗および容量を抽出する工程と、前記修正前レイアウト図並びに前記抵抗および容量の情報を用いて回路シミュレーションを行う工程と、前記回路シミュレーションの結果に応じて前記遅延調整用素子の接続を変更して修正後レイアウト図を作成する工程とを含み、前記遅延調整用セルを準備する工程は、最上層に当たる配線層に前記遅延調整用素子の接続を切り替えるためのスイッチ配線を有する遅延調整用セルを準備する工程を含み、前記修正後レイアウト図を作成する工程は、前記回路シミュレーションの結果に応じて、前記遅延調整用素子の接続を前記スイッチ配線を用いて変更する工程を含み、前記スイッチ配線を有する遅延値調整用セルを準備する工程は、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する遅延調整用セルを準備する工程を含み、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する前記遅延調整用セルを準備する工程において準備される前記遅延調整用セルは、前記配線用トラックの間隔の整数倍に等しいセル高を有するものである。
【００１７】
第４の発明に係る半導体装置は、ロジックとダイナミック・ランダム・アクセス・メモリとが配置される一つの基板と、前記基板上に配置されて前記ロジックと前記ダイナミック・ランダム・アクセス・メモリを構成するための複数の素子と、前記複数の素子を接続するための複数の配線と、前記複数の配線が配置される複数の配線層とを備え、前記複数の素子は、一方電極と他方電極とを持ち、かつ前記一方電極の電位が固定されている複数の遅延調整用素子を含み、前記複数の配線は、前記ダイナミック・ランダム・アクセス・メモリで使用される内部クロックを伝達するための信号配線と、前記複数の配線層の中の最上層において等間隔に引かれる第１の仮想直線の上に配置される複数の第１の配線を含み、前記複数の遅延調整用素子は、それぞれ前記複数の第１の配線の中の一つを介して前記信号配線に前記他方電極を接続し、前記複数の配線は、前記最上層の下に存する配線層に等間隔で引かれる第２の仮想直線上へ配置される複数の第２の配線を含み、前記第２の仮想直線は等間隔で引かれており、前記複数の第１の配線は、前記第２の仮想直線の間隔に対し整数倍の長さを有するものである。
【００１８】
第５の発明に係る半導体装置は、第４の発明の半導体装置において、前記信号配線に接続されているパッドを前記最上層に備えるものである。
【００２４】
【発明の実施の形態】
以下、この発明の一実施の形態による半導体装置の製造方法および半導体装置について説明する。図１はこの発明の一実施の形態による半導体装置の製造方法の要部を示すフローチャートである。図１のフローチャートには、背景技術の製造方法と異なるステップおよびそれに関連するステップを記載しており、その他の背景技術と同じステップについては、図示を省略している。
【００２５】
まず、論理設計・回路設計のステップＳＴ３において、遅延調整用セルを記述するステップＳＴ２０を追加している。ここで遅延調整用セルとは、配線に接続されている遅延調整用素子の接続を変更して遅延時間を調整することができるセルである。遅延調整用セルは、設計段階においてはコンピュータで、またウェーハプロセスにおいてはＦＩＢ等の物理的手段で変更可能なスイッチ配線を少なくとも一つ有しており、そのスイッチ配線をコンピュータのデータ上において、あるいは製品上において切り替えることによって遅延時間を調整することを可能にしている。遅延調整用素子としては例えば、キャパシタのように配線に接続して配線の容量を変更して信号の遅延時間を調整するものが含まれる。
【００２６】
図２は遅延調整用セルが記述されている論理回路図である。例えば、ＮＯＲゲート１０の２つの入力信号の遅延時間の制限が厳しくて自動配置配線を用いることができないときには、遅延調整用セル１４，１５をその前段に挿入する。この場合には、ＮＯＴゲート１２の出力が遅延調整用セル１４を介してＮＯＲゲート１０の一方の入力に与えられ、ＮＡＮＤゲート１３の出力が遅延調整用セル１５とＮＯＴゲート１１を介してＮＯＲゲート１０の他方の入力に与えられる。
【００２７】
このように遅延調整用セルが記述されている回路接続情報を用いて、ステップＳＴ４のレイアウト設計が行われる。図１に示す製造方法がレイアウト設計ステップＳＴ４で背景技術と異なる点は、回路シミュレーションＳＴ１６の後に遅延調整用セルを用いてコンピュータ上で遅延調整が可能となっている点である。そのためのステップＳＴ２１では、設計者またはコンピュータが遅延時間を確認して遅延時間の多少に応じて遅延調整用セルのスイッチ配線を切り替えて、仕様に対し遅延時間が少ないときには遅延時間を多くするように、逆に遅延時間が多いときには遅延時間を少なくするように調整を行う。例えば、図２のＮＯＴゲート１１の出力のタイミングが早いときには、遅延調整用セル１５における遅延時間を長くするように遅延調整用素子の接続を変更する。
続いて、遅延調整後再度レイアウト図から抵抗及び容量を抽出し（ＳＴ２２）、さらに回路シミュレーションを行う（ＳＴ２３）。ここで、所望の遅延のタイミングが満たされているかを判断し（ＳＴ２４）、満足されている場合は次の行程に進む。しかし、満足されていない場合は、第一段階は、再度遅延調整を行う。第二段階は自動配置配線を別条件で再度やり直す等の手段を繰り返し、所望の遅延のタイミングが満たされるまで繰り返す。
【００２８】
遅延時間の調整は、テスト・評価のステップＳＴ６において行ってもよい。この場合には、スイッチ配線は、例えば複数の配線層のうちの最上層に設けるなど、ウェーハプロセスが終了した後に例えば集束イオンビーム（以下ＦＩＢという。）等を用いて配線の切断／接続が可能な位置に配置されていなければならない。あるいは、遅延時間を調整するための他の方法には、マスクを替えてウェーハプロセスをやり直す場合が含まれる。
【００２９】
このように遅延調整用セルを用いると自動配置配線が可能になる部分は、例えば、ｅＲＡＭにおいては、ＤＲＡＭ制御回路およびテスト回路である。ｅＲＡＭにおいては、設計変更が多く、その度にこれらの回路の配置配線をやり直さねばならず、この部分の配置配線を自動化することによって工期が大幅に短縮される。また、ステップＳＴ２１で遅延調整用セルによって信号の遅延を自動配置配線後に調整できるため、レイアウト設計のやり直し回数を削減でき、工期の短縮が図れる。
【００３０】
図３は遅延調整用セルの構成の一例を示す回路図である。図３に示す遅延調整用セル２０は、ＮＯＴゲート２１ａで受けた信号ＩＮと同じ信号を所定の遅延時間の後にＮＯＴゲート２１ｂから出力する。ＮＯＴゲート２１ａの出力とＮＯＴゲート２１ｂの入力との間にある信号配線には、複数のキャパシタ２２ａ〜２２ｄが接続されている。複数のキャパシタ２２ａ〜２２ｄの一方電極とＮＯＴゲート２１ａ，２１ｂ巻の信号配線との間の接続／非接続は、スイッチ配線群２３ａ，２３ｂで切り替えることができる。また、キャパシタ２２ａ，２２ｂの他方電極には電源電圧Ｖｄｄが印加され、キャパシタ２２ｃ，２２ｄの他方電極には電源電圧Ｖｓｓが印加されている。なお、ＮＯＴゲート２１ａ，２１ｂは、他の論理ゲートやトランスミッションゲートで代替することも可能である。
【００３１】
図４は図３に示す遅延調整用セル２０のレイアウトの一例を示すレイアウト図である。図４において、図３と同一符号のものは図３の同一符号部分に相当する部分である。符号３０〜３３が付されている点線は、複数の配線層の中の最上層に引かれているトラックであり、符号３４〜３６が付されている点線は、最上層の１つ下に在る配線層に引かれているトラックである。トラック３０〜３３の上には、Ｉ字型の配線３７〜４０がそれぞれ配置されている。この配線３７〜４０はトラック３４からトラック３６に至る長さを有しており、換言すればトラック３４〜３６のトラック間隔の整数倍の長さを有していることになる。この配線３７〜４０の一方端はキャパシタ２２ａ〜２２ｄに接続されている。配線３７〜４０の他方端は、トラック３４上に配置されている配線４１によってＮＯＴゲート２１ａ，２１ｂの間の配線に接続されている。配線４１と配線３７〜４０はビアコンタクトで接続されている。配線３７〜４０の中間部分をＦＩＢによって切断しまたは接続することによってキャパシタ２２ａ〜２２ｄをＮＯＴゲート２１ａと２１ｂの間の信号線に接続しまたは非接続とすることができる。あるいは、スイッチ配線群２３ａ、２３ｂの切り替えは、最上層のマスクを改訂することで対応することもできる。スイッチ配線群２３ａ，２３ｂが最上層に配置されることは、遅延調整用セルの構成としてセルライブラリの情報に組み込まれている。
【００３２】
図５は、例えば図２４のＤＲＡＭ制御回路１１０あるいはテスト回路１４０の上に在る最上層の配線の状態の一例を示す平面図である。図５において、符号４５，４６で示されている配線群は、例えば図２３におけるバス１０７ａ等に相当する。これら配線群４５，４６等も自動配置配線によって、トラック３０〜３３等と同じように最上層に引かれているトラック上に配線されている。例えば、スイッチ配線３７，３８がトラック上に配置されていない場合には、配線群４５，４６の間隔が広くなるなど余分の面積が必要になり、集積度が落ちる。スイッチ配線３７〜４０をトラック上に配置することによってＤＲＡＭ制御回路やテスト回路の他の部分で最上層に自動配置配線される部分との関係でスイッチ配線３７〜４０に要する面積を小さくできる。また、ｅＲＡＭにおけるＤＲＡＭ制御回路やテスト回路以外の部分の自動配置配線との関係で、スイッチ配線３７〜４０をトラック上に配置することによってＤＲＡＭ制御回路やテスト回路のスイッチ配線３７〜４０に要する面積を小さくでき、半導体装置の集積度が低下するのを抑制することができる。また、スイッチ配線３７〜４０をＩ字型にすると例えばＬ字型にする場合に比べてレイアウト面積を小さくできる。
【００３３】
図６はセルの高さと最上層の配線との関係を示す概念図である。セル５０〜５２が敷き詰められている。これらのセル５０〜５２は符号５３で示した矢印の高さをそれぞれ有している。符号５４〜５７で示しているのはトラックである。セル５０〜５２は、それぞれ最上層に配線可能な領域５８〜６０を有している。セル５０〜５２の高さがトラック５４〜５７の間隔の整数倍となっていない場合には、最上層に配線可能な領域５８〜６０とトラック５４〜５７がずれるために配線できないトラック５５〜５７が発生し、集積度が低下する。従って、遅延調整用セルのセル高を最上層のトラックの間隔の整数倍とすることによって、スイッチ配線あるいは遅延調整用セルを密に配置でき、集積度の低下を防止することができる。
【００３４】
図７は遅延調整用セルに配置されるスイッチ配線のレイアウトの一例を示す概念図である。図８はスイッチ配線の概念を示す回路図である。遅延調整用セル６０のスイッチ配線６１は、ノード６３，６４，６５とそれらノード６３〜６５の間を接続するスイッチ配線部６６，６７を備えて構成されている。スイッチ配線６１は最上層の配線用トラック６８の上に配置され１層下の配線用トラック６９の上に各ノード６３〜６５が配置され、つまり、トラック６９の間隔の整数倍の長さを有する。配線が物理的な幅を持って存在し、隣の配線用トラック上の配線との間には所定のスペースが存在するので、最上層より１層下の配線用トラックと１つ以上交わるように構成しないと自動配置配線の効率を下げることになる。遅延調整用セル６０は、スイッチ配線６１に関する上述の規則が記述されており、遅延調整用セル６０の記述によって、これら規則も記述したこととなる。
【００３５】
図９および図１１は自動配置配線が終了したときの最上層とその１層下の配線状態の一例を示すレイアウト図である。図１０および図１２はそれぞれ図９および図１１のスイッチ配線の状態を示す概念図である。ノード６３には最上層よりも１層下の配線７０がビアコンタクト７１を介して接続されている。ノード６３，６５には最上層の配線７２，７３がそれぞれ接続されている。図９の状態では、ノード６３とノード６５が接続されているが、スイッチ配線部６６をＦＩＢで切断し、スイッチ配線部６７をＦＩＢで接続するとスイッチ配線６１の接続が切り換わり、図１１に示す状態となる。
【００３６】
なお、図７ではノード６３〜６５が一つのトラック６８上に形成される例を示したが、図１３に示すように複数のトラック６８ａ〜６８ｃに形成されていてもよく、図７の場合と同様の効果を奏する。図１３の場合、スイッチ配線部６６，６７はそれぞれトラック６８ａと６８ｂの間およびトラック６８ｂと６８ｃの間に配置される。
【００３７】
図１４は図３に示す遅延調整用セル２０のレイアウトの他の例を示すレイアウト図である。図１４に示すレイアウトが図４のレイアウトと異なる点は、図１４のスイッチ配線群２３ａ、２３ｂがそれぞれ一つのトラック３０，３３上に形成されている点である。図１４のように構成すると図４の場合に比べて最上層の配線用トラックの本数を削減することができる。
【００３８】
次に、遅延調整用セルの他の構成について図１５を用いて説明する。図１５に示す遅延調整用セルの構成が図３に示す遅延調整用セルの構成と異なる点は、ＮＯＴゲート２１ａ，２１ｂの間にある信号線にキャパシタ２２ａ，２２ｃが接続されないときにはキャパシタ２２ａの両端に電源電圧Ｖｄｄが、キャパシタ２２ｃの両端に電源電圧Ｖｓｓが印加される点である。そのために、スイッチ配線群２３ａ，２３ｂは電源電圧Ｖｄｄ，Ｖｓｓを供給するための電源線２４に接続されている。そして、キャパシタ２２ｂ，２２ｄの他方電極をＮＯＴゲート２１ａと２１ｂの間にある信号線に接続しない場合には、キャパシタ２２ｂ，２２ｄの他方電極に電源電圧Ｖｄｄ，Ｖｓｓを印加する。このようにキャパシタ２２ｂ，２２ｄの両電極の電圧を固定することによって、キャパシタ２２ｂ，２２ｄの他方電極がフローティングとなって電気的な不具合が生じるのを防止できる。
【００３９】
図１６は図１５に示す遅延調整用セルのレイアウトの一例を説明するためのレイアウト図である。図１６では最上層の配線およびその１層下の配線が示されている。図１６のレイアウトが図４のレイアウトと異なる点は、キャパシタ２２ａ，２２ｃを除き、キャパシタ２２ｂの他方電極とスイッチ配線３７との接続点にスイッチ配線８３を設けている点であり、キャパシタ２２ｄの他方電極とスイッチ配線４０との接続点にスイッチ配線８４を設けている点である。このスイッチ配線８３，８４はそれぞれ電源電圧Ｖｄｄ，Ｖｓｓを供給するための電源配線２４，２５に接続されている。スイッチ配線３７と８３およびスイッチ配線４０と８４は、それぞれの組で一方が閉じているときには他方が開くような相補的な動作をするように制御される。
図１７は図１５に示す遅延調整用セルのレイアウトの他の例を説明するためのレイアウト図である。図１７に示すレイアウトが図１６のレイアウトと異なる点は、図１７のスイッチ配線群２３ａ、２３ｂがそれぞれ一つのトラック８５，８６上に形成されている点である。図１７のように構成すると図１６の場合に比べて最上層の配線用トラックの本数を削減することができる。
【００４０】
次に、遅延時間の測定のためのパッドが最上層に設けられているレイアウトを図１８を用いて説明する。図１８において、９０は探針を接触させて電気的特性を測定するためのパッドであり、その他図４と同一符号のものは図４の同一符号部分に相当する部分である。最上層にパッド９０が形成されていることによって、ウェーハプロセス終了後に遅延時間の測定が可能となり、遅延時間の実測結果に応じてスイッチ配線２３ａ，２３ｂの切り替えを行うことができるようになる。このようなパッド９０は、例えば図１４、図１６および図１７等の、遅延調整用セルに関する他のレイアウトに設けることも可能である。このパッド９０に探針を当てて信号配線を伝わる内部クロックの遅延時間を測定することで、遅延時間の調整の確度を高めて集積回路の内部クロックの遅延の適正化を容易にすることができる。
【００４１】
【発明の効果】
以上のように請求項１〜請求項３に記載の集積回路の製造方法によれば、遅延調整用素子の接続を変更して内部クロックの遅延時間を調整でき、ＤＲＡＭの内部クロックに係わる所定のブロックの自動配置配線が可能となり、レイアウト設計に要する時間を短縮して、集積回路の製造工期を短縮できるという効果がある。
【００４２】
また請求項２または請求項３に記載の集積回路の製造方法によれば、回路シミュレーションの結果に基づいて遅延調整用セルの接続を変更して遅延時間を調整することができ、修正後レイアウト図の作成によりレイアウト設計のやり直し回数を減少させることによってレイアウト設計に要する時間を短縮して、集積回路の製造工期を短縮することができるという効果がある。
【００４３】
また請求項１または請求項２に記載の集積回路の製造方法によれば、集積回路の形成後に実際の測定結果に基づく遅延調整用セルの接続の変更によって遅延時間を調整することができ、それによりレイアウト設計のやり直し回数を削減でき、集積回路の製造工期を短縮することかできるという効果がある。
【００４４】
また請求項１または請求項２に記載の集積回路の製造方法によれば、集積回路の形成の際に、集積回路に作り込まれている遅延調整用セルの接続の変更を、実際にスイッチ配線を切り替えることによって行うことができ、マスクの変更等の手間が省け、集積回路の製造工期を短縮することかできるという効果がある。
【００４５】
また請求項３に記載の集積回路の製造方法によれば、レイアウト図を作成する工程において、レイアウトの変更によって遅延調整用セルの接続の変更をスイッチ配線の切り替えによって行うことができ、レイアウト設計のやり直し回数を削減して、集積回路の製造工期を短縮することかできるという効果がある。
【００４６】
また請求項１〜請求項３に記載の集積回路の製造方法によれば、スイッチ配線が配線用トラック上に形成されているため、自動配置配線の際にレイアウト面積が増加するのを抑制することができるという効果がある。
【００４７】
また請求項１〜請求項３に記載の集積回路の製造方法によれば、セル高が配線用トラックの間隔に一致するため、配線用トラックを無駄にすることなく配線でき、自動配置配線におけるレイアウト面積の増加を抑制することができるという効果がある。
【００４８】
請求項４に記載の集積回路によれば、ＤＲＡＭの内部クロックを伝達する信号線における遅延時間を最上層の配線の接続関係を変更することによって調整することができ、また最上層におけるロジックやＤＲＡＭ信号線とスイッチ配線との配置関係を適切にしてレイアウト面積の増加を抑制でき、遅延調整用素子を設けることによる面積の増加を抑えつつ集積回路の内部クロックの遅延を適正化できるという効果がある。
【００４９】
また請求項４に記載の集積回路によれば、第１の配線と最上層の下にある第２の配線との接続を容易にしてレイアウト面積の増加を抑制することができるという効果がある。
【００５０】
請求項５に記載の集積回路によれば、パッドに探針を当てて信号配線を伝わる内部クロックの遅延時間を測定することができ、遅延時間の調整の確度を高めて集積回路の内部クロックの遅延の適正化が容易になるという効果がある。
【図面の簡単な説明】
【図１】 この発明の一実施の形態による半導体装置の製造方法の要部を示すフローチャートである。
【図２】 遅延調整用セルの記述について説明するための論理回路図である。
【図３】 遅延調整用セルの一構成例を説明するための回路図である。
【図４】 図３の遅延調整用セルに関するレイアウトの一例を示すレイアウト図である。
【図５】 ＤＲＡＭ制御回路またはテスト回路上における最上層の配線の状態の一例を示す平面図である。
【図６】 遅延調整用セルに関するセルの高さと最上層の配線との関係を示す概念図である。
【図７】 遅延調整用セルに配置されるスイッチ配線のレイアウトの一例を示すレイアウト図である。
【図８】 スイッチ配線の概念を説明するための回路図である。
【図９】 自動配置配線が終了したときの最上層とその１層下の配線状態の一例を示すレイアウト図である。
【図１０】 図９のスイッチ配線の状態を示す概念図である。
【図１１】 自動配置配線が終了したときの最上層とその１層下の配線状態の一例を示すレイアウト図である。
【図１２】 図１１のスイッチ配線の状態を示す概念図である。
【図１３】 遅延調整用セルに配置されるスイッチ配線のレイアウトの他の例を示すレイアウト図である。
【図１４】 図３の遅延調整用セルに関するレイアウトの他の例を示すレイアウト図である。
【図１５】 遅延調整用セルの他の構成例を説明するための回路図である。
【図１６】 図１５の遅延調整用セルに関するレイアウトの一例を示すレイアウト図である。
【図１７】 図１５の遅延調整用セルに関するレイアウトの一例を示すレイアウト図である。
【図１８】 遅延時間の測定のためのパッドが最上層に設けられている遅延調整用セルのレイアウトの一例を示すレイアウト図である。
【図１９】 ＤＲＡＭとロジックが別々のチップに形成される場合における半導体装置の構成の一例を示す概念図である。
【図２０】 エンベッデッドＲＡＭの構成を説明するための概念図である。
【図２１】 一般的な集積回路の製造方法を示すフローチャートである。
【図２２】 背景技術のレイアウト設計の一例についてのフローチャートである。
【図２３】 ｅＲＡＭの構成の一例を示すブロック図である。
【図２４】 ＤＲＡＭ制御回路の構成について説明するためのブロック図である。
【図２５】 内部クロックの一例を示すタイミングチャートである。
【符号の説明】
１４，１５，２０，５０〜５２ 遅延調整用セル、３７〜４０，６１，８３，８４ スイッチ配線。
Claims (5)
- 製品が完成するまでの間に接続関係が変更可能な配線で接続される遅延調整用素子を有し、かつ自動配置配線で使用可能な遅延調整用セルを準備する工程と、
ダイナミック・ランダム・アクセス・メモリの内部クロックに係わる所定のブロックに関する論理回路図中に、前記遅延調整用セルを記述する工程と、
自動配置配線によって前記論理回路図からレイアウト図を作成する工程と、
前記レイアウト図に基づいて集積回路を形成する工程と
を備え、
前記集積回路を形成する工程は、
前記内部クロックの測定を行う工程と、
前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程と
を含み、
前記遅延調整用セルを準備する工程は、最上層に当たる配線層に前記遅延調整用素子の接続を切り替えるためのスイッチ配線を有する遅延調整用セルを準備する工程を含み、
前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程は、前記スイッチ配線で前記遅延調整用素子の接続を切り替える工程を含み、
前記スイッチ配線を有する遅延値調整用セルを準備する工程は、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する遅延調整用セルを準備する工程を含み、
最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する前記遅延調整用セルを準備する工程において準備される前記遅延調整用セルは、前記配線用トラックの間隔の整数倍に等しいセル高を有することを特徴とする半導体装置の製造方法。 - 製品が完成するまでの間に接続関係が変更可能な配線で接続される遅延調整用素子を有し、かつ自動配置配線で使用可能な遅延調整用セルを準備する工程と、
ダイナミック・ランダム・アクセス・メモリの内部クロックに係わる所定のブロックに関する論理回路図中に、前記遅延調整用セルを記述する工程と、
自動配置配線によって前記論理回路図からレイアウト図を作成する工程と、
前記レイアウト図に基づいて集積回路を形成する工程と
を備え、
前記レイアウト図を作成する工程は、
前記自動配置配線によって形成される修正前レイアウト図から抵抗および容量を抽出する工程と、
前記修正前レイアウト図並びに前記抵抗および容量の情報を用いて回路シミュレーションを行う工程と、
前記回路シミュレーションの結果に応じて前記遅延調整用素子の接続を変更して修正後レイアウト図を作成する工程と
を含み、
前記集積回路を形成する工程は、
前記内部クロックの測定を行う工程と、
前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程と
を含み、
前記遅延調整用セルを準備する工程は、最上層に当たる配線層に前記遅延調整用素子の接続を切り替えるためのスイッチ配線を有する遅延調整用セルを準備する工程を含み、
前記内部クロックの測定結果に基づいて前記遅延調整用素子の接続を変更する工程は、前記スイッチ配線で前記遅延調整用素子の接続を切り替える工程を含み、
前記スイッチ配線を有する遅延値調整用セルを準備する工程は、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する遅延調整用セルを準備する工程を含み、
最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する前記遅延調整用セルを準備する工程において準備される前記遅延調整用セルは、前記配線用トラックの間隔の整数倍に等しいセル高を有することを特徴とする半導体装置の製造方法。 - 製品が完成するまでの間に接続関係が変更可能な配線で接続される遅延調整用素子を有し、かつ自動配置配線で使用可能な遅延調整用セルを準備する工程と、
ダイナミック・ランダム・アクセス・メモリの内部クロックに係わる所定のブロックに関する論理回路図中に、前記遅延調整用セルを記述する工程と、
自動配置配線によって前記論理回路図からレイアウト図を作成する工程と、
前記レイアウト図に基づいて集積回路を形成する工程と
を備え、
前記レイアウト図を作成する工程は、
前記自動配置配線によって形成される修正前レイアウト図から抵抗および容量を抽出する工程と、
前記修正前レイアウト図並びに前記抵抗および容量の情報を用いて回路シミュレーションを行う工程と、
前記回路シミュレーションの結果に応じて前記遅延調整用素子の接続を変更して修正後レイアウト図を作成する工程と
を含み、
前記遅延調整用セルを準備する工程は、最上層に当たる配線層に前記遅延調整用素子の接続を切り替えるためのスイッチ配線を有する遅延調整用セルを準備する工程を含み、
前記修正後レイアウト図を作成する工程は、前記回路シミュレーションの結果に応じて、前記遅延調整用素子の接続を前記スイッチ配線を用いて変更する工程を含み、
前記スイッチ配線を有する遅延値調整用セルを準備する工程は、最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する遅延調整用セルを準備する工程を含み、
最上層に当たる配線層の配線用トラック上に配置されているスイッチ配線を有する前記遅延調整用セルを準備する工程において準備される前記遅延調整用セルは、前記配線用トラックの間隔の整数倍に等しいセル高を有することを特徴とする半導体装置の製造方法。 - ロジックとダイナミック・ランダム・アクセス・メモリとが配置される一つの基板と、
前記基板上に配置されて前記ロジックと前記ダイナミック・ランダム・アクセス・メモリを構成するための複数の素子と、
前記複数の素子を接続するための複数の配線と、
前記複数の配線が配置される複数の配線層とを備え、
前記複数の素子は、
一方電極と他方電極とを持ち、かつ前記一方電極の電位が固定されている複数の遅延調整用素子を含み、
前記複数の配線は、
前記ダイナミック・ランダム・アクセス・メモリで使用される内部クロックを伝達するための信号配線と、
前記複数の配線層の中の最上層において等間隔に引かれる第１の仮想直線の上に配置される複数の第１の配線を含み、
前記複数の遅延調整用素子は、それぞれ前記複数の第１の配線の中の一つを介して前記信号配線に前記他方電極を接続し、
前記複数の配線は、
前記最上層の下に存する配線層に等間隔で引かれる第２の仮想直線上へ配置される複数の第２の配線を含み、
前記第２の仮想直線は等間隔で引かれており、
前記複数の第１の配線は、前記第２の仮想直線の間隔に対し整数倍の長さを有することを特徴とする半導体装置。 - 前記信号配線に接続されているパッドを前記最上層に備える、請求項４に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00783098A JP4229998B2 (ja) | 1998-01-19 | 1998-01-19 | 半導体装置および半導体装置の製造方法 |
| TW087107903A TW387129B (en) | 1998-01-19 | 1998-05-21 | Semiconductor devices |
| US09/113,029 US6269280B1 (en) | 1998-01-19 | 1998-07-13 | Semiconductor device and method of fabricating the same |
| KR1019980029879A KR100303675B1 (ko) | 1998-01-19 | 1998-07-24 | 반도체 장치 및 반도체 장치의 제조 방법 |
| DE19842245A DE19842245A1 (de) | 1998-01-19 | 1998-09-15 | Halbleiterbauelement und Herstellungsverfahren dafür |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00783098A JP4229998B2 (ja) | 1998-01-19 | 1998-01-19 | 半導体装置および半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008167221A Division JP2008244504A (ja) | 2008-06-26 | 2008-06-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204652A JPH11204652A (ja) | 1999-07-30 |
| JP4229998B2 true JP4229998B2 (ja) | 2009-02-25 |
Family
ID=11676524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00783098A Expired - Fee Related JP4229998B2 (ja) | 1998-01-19 | 1998-01-19 | 半導体装置および半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6269280B1 (ja) |
| JP (1) | JP4229998B2 (ja) |
| KR (1) | KR100303675B1 (ja) |
| DE (1) | DE19842245A1 (ja) |
| TW (1) | TW387129B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6360133B1 (en) * | 1999-06-17 | 2002-03-19 | Advanced Micro Devices, Inc. | Method and apparatus for automatic routing for reentrant process |
| US7466180B2 (en) * | 2000-12-12 | 2008-12-16 | Intel Corporation | Clock network |
| KR100396530B1 (ko) * | 2001-09-29 | 2003-09-02 | 기가트론 주식회사 | 혼성신호 집적회로 설계를 위한 실리콘 기판 결합잡음모델링 및 분석 방법 |
| US7292046B2 (en) * | 2003-09-03 | 2007-11-06 | Infineon Technologies Ag | Simulated module load |
| US7102914B2 (en) * | 2004-02-27 | 2006-09-05 | International Business Machines Corporation | Gate controlled floating well vertical MOSFET |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US7784015B2 (en) * | 2005-07-05 | 2010-08-24 | Texas Instruments Incorporated | Method for generating a mask layout and constructing an integrated circuit |
| JP4320340B2 (ja) * | 2006-12-15 | 2009-08-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路の設計方法、および、半導体集積回路 |
| TWI781017B (zh) * | 2021-12-17 | 2022-10-11 | 力晶積成電子製造股份有限公司 | 測試系統以及其測試電路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0658937B2 (ja) | 1984-03-07 | 1994-08-03 | 株式会社東芝 | 半導体集積回路 |
| JPH04246857A (ja) | 1991-02-01 | 1992-09-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JP3154524B2 (ja) | 1991-08-14 | 2001-04-09 | 株式会社日立製作所 | 半導体装置の設計方法 |
| JPH0669339A (ja) | 1992-08-18 | 1994-03-11 | Hitachi Ltd | 半導体装置 |
| JPH08212185A (ja) | 1995-01-31 | 1996-08-20 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JP3498462B2 (ja) * | 1995-12-22 | 2004-02-16 | ヤマハ株式会社 | 集積回路のクロック配線設計法 |
| JPH09246391A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 配線設計方法および配線設計装置 |
| US5841296A (en) * | 1997-01-21 | 1998-11-24 | Xilinx, Inc. | Programmable delay element |
| JPH10283777A (ja) | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | Ｓｄｒａｍコアと論理回路を単一チップ上に混載した半導体集積回路装置およびｓｄｒａｍコアのテスト方法 |
| US5930182A (en) * | 1997-08-22 | 1999-07-27 | Micron Technology, Inc. | Adjustable delay circuit for setting the speed grade of a semiconductor device |
| US5889726A (en) * | 1997-11-17 | 1999-03-30 | Micron Electronics, Inc. | Apparatus for providing additional latency for synchronously accessed memory |
| JPH11153650A (ja) * | 1997-11-20 | 1999-06-08 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US6044024A (en) * | 1998-01-14 | 2000-03-28 | International Business Machines Corporation | Interactive method for self-adjusted access on embedded DRAM memory macros |
-
1998
- 1998-01-19 JP JP00783098A patent/JP4229998B2/ja not_active Expired - Fee Related
- 1998-05-21 TW TW087107903A patent/TW387129B/zh not_active IP Right Cessation
- 1998-07-13 US US09/113,029 patent/US6269280B1/en not_active Expired - Lifetime
- 1998-07-24 KR KR1019980029879A patent/KR100303675B1/ko not_active IP Right Cessation
- 1998-09-15 DE DE19842245A patent/DE19842245A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR100303675B1 (ko) | 2001-09-24 |
| KR19990066724A (ko) | 1999-08-16 |
| JPH11204652A (ja) | 1999-07-30 |
| US6269280B1 (en) | 2001-07-31 |
| TW387129B (en) | 2000-04-11 |
| DE19842245A1 (de) | 1999-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8589847B2 (en) | Circuits and methods for programmable transistor array | |
| US7749816B2 (en) | Systems and arrangements to interconnect components of a semiconductor device | |
| KR20010098681A (ko) | 반도체집적회로 및 설계방법 및 제조방법 | |
| KR20030069987A (ko) | 반도체 집적회로 장치 | |
| JP4229998B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009260158A (ja) | 半導体集積回路装置における配線方法及び半導体集積回路装置 | |
| TW202219808A (zh) | 具有背側電力軌的單元架構 | |
| CN115954341A (zh) | 具有接触跨接线的集成电路 | |
| CN115223996A (zh) | 背面信号路由的系统和方法 | |
| US6877667B1 (en) | Integrated circuit and associated design method with antenna error control using spare gates | |
| US6512708B1 (en) | Placement and routing for wafer scale memory | |
| JP4786989B2 (ja) | 半導体集積回路装置 | |
| JP2008244504A (ja) | 半導体装置 | |
| JP2004104039A (ja) | 集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 | |
| US5341383A (en) | Circuit arrangement suitable for testing cells arranged in rows and columns, semiconductor integrated circuit device having the same, and method for arranging circuit blocks on chip | |
| JP4170600B2 (ja) | 半導体集積回路及びその設計方法 | |
| KR20020042507A (ko) | 반도체장치, 그 제조방법 및 기억매체 | |
| JP3783155B2 (ja) | 半導体記憶装置及び分散ドライバの配置方法 | |
| JP4800586B2 (ja) | 半導体集積回路の設計方法 | |
| JP2010073728A (ja) | 半導体集積回路レイアウト設計方法及び半導体集積回路レイアウト設計装置 | |
| JP5201148B2 (ja) | 半導体集積回路装置 | |
| US20230144938A1 (en) | Memory cell array including partitioned dual line structure and design method thereof | |
| JP2004055873A (ja) | 半導体集積回路装置およびその設計方法 | |
| JPS60175438A (ja) | 半導体集積回路装置 | |
| KR102295527B1 (ko) | 컨택 점퍼를 포함하는 집적 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080626 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |