JP2006261365A - 半導体集積回路のレイアウト設計方法及び設計装置 - Google Patents
半導体集積回路のレイアウト設計方法及び設計装置 Download PDFInfo
- Publication number
- JP2006261365A JP2006261365A JP2005076404A JP2005076404A JP2006261365A JP 2006261365 A JP2006261365 A JP 2006261365A JP 2005076404 A JP2005076404 A JP 2005076404A JP 2005076404 A JP2005076404 A JP 2005076404A JP 2006261365 A JP2006261365 A JP 2006261365A
- Authority
- JP
- Japan
- Prior art keywords
- function
- function block
- capacitor
- library
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 各機能のファンクションブロックについて、付加されたオンチップキャパシタの容量が相互に異なる複数種類のキャパシタ付きファンクションブロックのライブラリをそれぞれ用意する。先ず、各機能のファンクションブロックについて、それぞれ前記ライブラリのうち最大サイズの容量を有するキャパシタ付きファンクションブロックのライブラリを選択した状態で、配置の検討を行う。配置結果が所定の制約を満足できないと判定される場合に限り、順次、付加されたオンチップキャパシタの容量を小さくして、キャパシタ付きファンクションブロックの配置を検討する。
【選択図】 図2
Description
本実施形態では、予め、ファンクションブロックにオンチップキャパシタを隣設して配置し、ファンクションブロックとオンチップキャパシタとを一体化させた“キャパシタ付きファンクションブロック”のライブラリを生成しておく。
第2の実施形態の場合、ファンクションブロック配置装置1の構成は、上記の第1の実施形態と同様である。
第3の実施形態の場合の動作は、上記の第1の実施形態と同様に、図2のフローチャートに従って行われるが、そのファンクションブロック置き換え処理(ステップS305、S312)のみが上記の第1の実施形態(図3、図4)と異なり、図8に示すフローチャートに従って行われる。
102 ファンクションブロックライブラリデータベース
104 優先順位ライブラリデータベース(優先順位データベース)
112 配置手段
113 配置検証手段(判定手段、収容性判定手段、原因判定手段)
116 遅延検証手段(判定手段、遅延判定手段、原因判定手段)
117 ファンクションブロック置き換え手段(容量縮小手段)
118 置き換え比率管理手段(目標値設定手段)
Claims (19)
- 半導体集積回路におけるファンクションブロック及びオンチップキャパシタのレイアウトを設計する方法において、
それぞれ所定の容量のオンチップキャパシタがファンクションブロックに隣設した状態に付加されてなるキャパシタ付きファンクションブロックの配置を検討する第1の過程と、
前記第1の過程での配置結果が所定の制約を満足するものであるか否かを判定する第2の過程と、
を少なくとも備え、
前記所定の制約を満足できないと判定される場合に限り、順次、付加されたオンチップキャパシタの容量を小さくして、前記キャパシタ付きファンクションブロックの配置を検討する第3の過程と、該第3の過程での配置結果が前記所定の制約を満足するものであるか否かを判定する第4の過程と、を繰り返し実行することを特徴とする半導体集積回路のレイアウト設計方法。 - 前記所定の制約には、収容性及び遅延のうちの少なくとも何れか一方の制約が含まれていることを特徴とする請求項1に記載の半導体集積回路のレイアウト設計方法。
- 前記所定の制約を満足できないと判定される場合に、満足できない原因が、前記ファンクションブロックに付加されたオンチップキャパシタのサイズが大きいことであるか否かを判定する第5の過程を行い、
前記ファンクションブロックに付加されたオンチップキャパシタのサイズが大きいことが原因で前記所定の制約を満足できないと判定された場合に、前記第3の過程以降の過程を実行することを特徴とする請求項1又は2に記載の半導体集積回路のレイアウト設計方法。 - 予め、各機能のファンクションブロックについて、付加されたオンチップキャパシタの容量が相互に異なる複数種類のキャパシタ付きファンクションブロックのライブラリをそれぞれ用意しておく第6の過程を備え、
前記第1の過程では、各機能のファンクションブロックについて、それぞれ前記ライブラリのうち最大サイズの容量を有するキャパシタ付きファンクションブロックのライブラリを選択した状態で、配置の検討を行い、
前記第3の過程では、各機能のファンクションブロックのうち所要のファンクションブロックのライブラリを、小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えた状態で、配置の検討を行うことを特徴とする請求項1乃至3の何れか一項に記載の半導体集積回路のレイアウト設計方法。 - 前記第3の過程は、
小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えるべきファンクションブロックの数ないしはその割合の目標値を設定する第7の過程と、
前記目標値に相当するファンクションブロックが小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えられるまで、該置き換えを繰り返す第8の過程と、
を備えて構成されていることを特徴とする請求項4に記載の半導体集積回路のレイアウト設計方法。 - 前記第3の過程が実行されるたびに、前記第7の過程では、前記目標値を所定値ずつ増加させることを特徴とする請求項5に記載の半導体集積回路のレイアウト設計方法。
- 予め、各機能のファンクションブロックについて、優先順位を設定する第9の過程を更に備え、
前記第8の過程では、各機能のファンクションブロックのうち、前記優先順位の低いファンクションブロックから順に、1段階ずつ小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換え、該置き換えを、前記優先順位が最も高いファンクションブロックのライブラリまで繰り返しても未だ前記目標値に相当するファンクションブロックが置き換えられない場合には、前記優先順位の低いファンクションブロックから順に、もう1段階ずつ小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えることを、前記目標値に相当するファンクションブロックが置き換えられるまで繰り返すことを特徴とする請求項5又は6に記載の半導体集積回路のレイアウト設計方法。 - 予め、各機能のファンクションブロックについて、優先順位を設定する第9の過程を更に備え、
前記第8の過程では、各機能のファンクションブロックのうち、前記優先順位の低いファンクションブロックを、1段階ずつ小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換え、当該優先順位の低いファンクションブロックを最小サイズの容量を有するキャパシタ付きファンクションブロックのライブラリに置き換えても未だ前記目標値に相当するファンクションブロックが置き換えられない場合には、順次、前記優先順位が1つ高いファンクションブロックについて同様の置き換え処理を実行することを特徴とする請求項5又は6に記載の半導体集積回路のレイアウト設計方法。 - 前記第8の過程では、前記目標値に相当するファンクションブロックが小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えられるまで該置き換えを繰り返すことを、各機能のファンクションブロックについてランダムに実行することを特徴とする請求項5又は6に記載の半導体集積回路のレイアウト設計方法。
- 請求項1乃至9のいずれか一項に記載の半導体集積回路のレイアウト設計方法をコンピュータに実行させるためのプログラム。
- 基板又は絶縁層上に形成されたファンクションブロック及びオンチップキャパシタを備える半導体集積回路を製造する方法において、
請求項1乃至9のいずれか一項に記載の半導体集積回路のレイアウト設計方法により決定されたレイアウトでファンクションブロック及びオンチップキャパシタを基板又は絶縁層上に形成する過程を備えることを特徴とする半導体集積回路の製造方法。 - 半導体集積回路におけるファンクションブロック及びオンチップキャパシタのレイアウトを設計する装置において、
オンチップキャパシタがファンクションブロックに隣設した状態に付加されてなるキャパシタ付きファンクションブロックの配置を検討する配置手段と、
前記配置手段による配置結果が所定の制約を満足するものであるか否かを判定する判定手段と、
前記所定の制約を満足できないと判定される場合に、付加されたオンチップキャパシタの容量を小さくする容量縮小手段と、
を備え、
前記配置手段は、先ず、それぞれ所定の容量のオンチップキャパシタがファンクションブロックに隣設した状態に付加されるキャパシタ付きファンクションブロックの配置を検討し、前記所定の制約を満足できないと判定される場合に限り、順次、前記容量縮小手段により容量が小さくされたキャパシタ付きファンクションブロックの配置を検討することを特徴とする半導体集積回路のレイアウト設計装置。 - 前記判定手段には、
前記配置手段による配置結果が収容性を満足するか否かを判定する収容性判定手段と、
前記配置手段による配置結果が遅延を満足するか否かを判定する遅延判定手段と、
のうちの少なくとも何れか一方が含まれていることを特徴とする請求項12に記載の半導体集積回路のレイアウト設計装置。 - 前記判定手段により前記所定の制約を満足できないと判定される場合に、満足できない原因が、前記ファンクションブロックに付加されたオンチップキャパシタのサイズが大きいことであるか否かを判定する原因判定手段を備え、
前記容量縮小手段は、前記原因判定手段により、前記ファンクションブロックに付加されたオンチップキャパシタのサイズが大きいことが原因で前記所定の制約を満足できないと判定された場合に、付加されたオンチップキャパシタの容量を小さくすることを特徴とする請求項12又は13に記載の半導体集積回路のレイアウト設計装置。 - 各機能のファンクションブロックについて、付加されたオンチップキャパシタの容量が相互に異なる複数種類のキャパシタ付きファンクションブロックのライブラリをそれぞれ記憶保持したファンクションブロックライブラリデータベースを備え、
前記配置手段は、先ず、各機能のファンクションブロックについて、それぞれ前記ライブラリのうち最大サイズの容量を有するキャパシタ付きファンクションブロックのライブラリを選択した状態で、配置の検討を行い、
前記容量縮小手段は、前記所定の制約を満足できないと判定される場合に、各機能のファンクションブロックのうち所要のファンクションブロックのライブラリを、小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えることを特徴とする請求項12乃至14の何れか一項に記載の半導体集積回路のレイアウト設計装置。 - 小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えるべきファンクションブロックの数ないしはその割合の目標値を設定する目標値設定手段を更に備え、
前記容量縮小手段は、前記目標値に相当するファンクションブロックが小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えられるまで、該置き換えを繰り返すことを特徴とする請求項15に記載の半導体集積回路のレイアウト設計装置。 - 各機能のファンクションブロックについての優先順位を記憶保持した優先順位データベースを更に備え、
前記容量縮小手段は、各機能のファンクションブロックのうち、前記優先順位の低いファンクションブロックから順に、1段階ずつ小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換え、該置き換えを、前記優先順位が最も高いファンクションブロックのライブラリまで繰り返しても未だ前記目標値に相当するファンクションブロックが置き換えられない場合には、前記優先順位の低いファンクションブロックから順に、もう1段階ずつ小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えることを、前記目標値に相当するファンクションブロックが置き換えられるまで繰り返すことを特徴とする請求項16に記載の半導体集積回路のレイアウト設計装置。 - 各機能のファンクションブロックについての優先順位を記憶保持した優先順位データベースを更に備え、
前記容量縮小手段は、各機能のファンクションブロックのうち、前記優先順位の低いファンクションブロックを、1段階ずつ小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換え、当該優先順位の低いファンクションブロックを最小サイズの容量を有するキャパシタ付きファンクションブロックのライブラリに置き換えても未だ前記目標値に相当するファンクションブロックが置き換えられない場合には、順次、前記優先順位が1つ高いファンクションブロックについて同様の置き換え処理を実行することを特徴とする請求項16に記載の半導体集積回路のレイアウト設計装置。 - 前記容量縮小手段は、前記目標値に相当するファンクションブロックが小さいサイズの容量を有するキャパシタ付きファンクションブロックのライブラリへと置き換えられるまで該置き換えを繰り返すことを、各機能のファンクションブロックについてランダムに実行することを特徴とする請求項16に記載の半導体集積回路のレイアウト設計装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005076404A JP4734981B2 (ja) | 2005-03-17 | 2005-03-17 | 半導体集積回路のレイアウト設計方法及び設計装置 |
US11/365,593 US7458047B2 (en) | 2005-03-17 | 2006-03-02 | Method of designing layout of semiconductor integrated circuit and apparatus for doing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005076404A JP4734981B2 (ja) | 2005-03-17 | 2005-03-17 | 半導体集積回路のレイアウト設計方法及び設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261365A true JP2006261365A (ja) | 2006-09-28 |
JP4734981B2 JP4734981B2 (ja) | 2011-07-27 |
Family
ID=37010132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005076404A Expired - Fee Related JP4734981B2 (ja) | 2005-03-17 | 2005-03-17 | 半導体集積回路のレイアウト設計方法及び設計装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7458047B2 (ja) |
JP (1) | JP4734981B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8122418B2 (en) | 2008-10-09 | 2012-02-21 | Nec Corporation | Capacitor arrangement method and layout apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055873A (ja) * | 2002-07-22 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびその設計方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631492A (en) * | 1994-01-21 | 1997-05-20 | Motorola | Standard cell having a capacitor and a power supply capacitor for reducing noise and method of formation |
US5883814A (en) * | 1997-03-13 | 1999-03-16 | International Business Machines Corporation | System-on-chip layout compilation |
JP3178399B2 (ja) | 1997-12-04 | 2001-06-18 | 日本電気株式会社 | 半導体集積回路、その素子配置方法およびその製造方法 |
US6037621A (en) * | 1998-07-29 | 2000-03-14 | Lucent Technologies Inc. | On-chip capacitor structure |
US6320237B1 (en) * | 1999-11-08 | 2001-11-20 | International Business Machines Corporation | Decoupling capacitor structure |
US6480992B1 (en) * | 1999-11-08 | 2002-11-12 | International Business Machines Corporation | Method, apparatus, and program product for laying out capacitors in an integrated circuit |
US6424058B1 (en) * | 1999-11-27 | 2002-07-23 | International Business Machines Corporation | Testable on-chip capacity |
US6442041B2 (en) * | 1999-12-21 | 2002-08-27 | International Business Machines Corporation | MCM—MLC technology |
JP3544356B2 (ja) | 2000-04-06 | 2004-07-21 | 松下電器産業株式会社 | 半導体集積回路のレイアウト方法および設計システム |
US6370678B1 (en) * | 2000-04-27 | 2002-04-09 | Agilent Technologies, Inc. | System and method for adjusting logic synthesis based on power supply circuit models |
US6635916B2 (en) * | 2000-08-31 | 2003-10-21 | Texas Instruments Incorporated | On-chip capacitor |
US6980414B1 (en) * | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
AU2003225048A1 (en) * | 2002-04-19 | 2003-11-03 | Integrated Magnetoelectronics Corporation | Interfaces between semiconductor circuitry and transpinnor-based circuitry |
US6608365B1 (en) * | 2002-06-04 | 2003-08-19 | Lsi Logic Corporation | Low leakage PMOS on-chip decoupling capacitor cells compatible with standard CMOS cells |
JP2004086881A (ja) | 2002-06-27 | 2004-03-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路の製造方法および可読記録媒体 |
US6807656B1 (en) * | 2003-04-03 | 2004-10-19 | Lsi Logic Corporation | Decoupling capacitance estimation and insertion flow for ASIC designs |
US7086026B2 (en) * | 2003-05-12 | 2006-08-01 | International Business Machines Corporation | Decoupling capacitance analysis method |
-
2005
- 2005-03-17 JP JP2005076404A patent/JP4734981B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-02 US US11/365,593 patent/US7458047B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055873A (ja) * | 2002-07-22 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびその設計方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8122418B2 (en) | 2008-10-09 | 2012-02-21 | Nec Corporation | Capacitor arrangement method and layout apparatus |
KR101141986B1 (ko) | 2008-10-09 | 2012-05-21 | 닛본 덴끼 가부시끼가이샤 | 캐패시터 배열 방법 및 레이아웃 장치 |
TWI454951B (zh) * | 2008-10-09 | 2014-10-01 | Nec Corp | 電容器配置方法、佈設裝置、及其電腦程式產品 |
Also Published As
Publication number | Publication date |
---|---|
JP4734981B2 (ja) | 2011-07-27 |
US7458047B2 (en) | 2008-11-25 |
US20060209614A1 (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4761859B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
KR100249251B1 (ko) | 논리회로 최적화 장치 및 그 방법 | |
JP2011124423A (ja) | セルライブラリ、レイアウト方法およびレイアウト装置 | |
US8219959B2 (en) | Generating integrated circuit floorplan layouts | |
JP2006040962A (ja) | デカップリング容量の配置方法 | |
JP2001358221A (ja) | レイアウト方法、レイアウト装置及び記録媒体 | |
US8187924B2 (en) | Method, design program and design support device for semiconductor integrated circuit, and semiconductor integrated circuit | |
US20120060138A1 (en) | Method and System for Adaptive Physical Design | |
JP4725155B2 (ja) | 半導体集積回路のレイアウト設計方法及び設計装置 | |
JP4734981B2 (ja) | 半導体集積回路のレイアウト設計方法及び設計装置 | |
JP2009231675A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置 | |
KR20170094744A (ko) | 집적 회로 및 상기 집적 회로의 제조를 위한 컴퓨터 구현 방법 | |
JP4999379B2 (ja) | 半導体集積回路設計方法、半導体集積回路設計装置 | |
JP2004086881A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路の製造方法および可読記録媒体 | |
JP3954633B2 (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路の製造方法および可読記録媒体 | |
Qiu et al. | Routing challenges for designs with super high pin density | |
JP3954627B2 (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路の製造方法および可読記録媒体 | |
LU503256B1 (en) | 2.5d chiplet arrangement method for optimizing communication power consumption | |
JP2004228156A (ja) | 半導体集積回路の自動レイアウト方法、及び半導体集積回路の自動レイアウトプログラム | |
JP4845400B2 (ja) | 半導体装置の設計方法および半導体装置 | |
JP4186890B2 (ja) | 半導体集積回路の素子配置システム、素子配置方法、及びプログラム | |
JP2005183758A (ja) | 半導体集積装置のレイアウト設計方法及びコンピュータプログラム | |
KR20230125436A (ko) | 반도체 집적 회로의 레이아웃 설계 방법 및 이를 수행하는 설계 시스템 | |
Sabbavarapu et al. | A novel physical synthesis methodology in the VLSI design automation by introducing dynamic library concept | |
JP5832759B2 (ja) | 半導体集積回路の設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080825 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090701 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |