JP4186890B2 - 半導体集積回路の素子配置システム、素子配置方法、及びプログラム - Google Patents
半導体集積回路の素子配置システム、素子配置方法、及びプログラム Download PDFInfo
- Publication number
- JP4186890B2 JP4186890B2 JP2004206324A JP2004206324A JP4186890B2 JP 4186890 B2 JP4186890 B2 JP 4186890B2 JP 2004206324 A JP2004206324 A JP 2004206324A JP 2004206324 A JP2004206324 A JP 2004206324A JP 4186890 B2 JP4186890 B2 JP 4186890B2
- Authority
- JP
- Japan
- Prior art keywords
- placement
- wiring
- designated
- capacitor
- logic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
配置追加部による論理素子の追加又は変更後に、前記配置改良部は追加又は変更された論理素子に対して移動を実行し、配線部は論理素子の追加又は変更により再配線が必要となった部分の配線をすることを特徴とする。
論理素子間の接続データを含む入力データと前記配置配線用ライブラリに記憶された前記配置情報とに従って論理素子の配置を実行し、前記配置実行の結果に対して配置改良用ライブラリに記憶された指定論理素子が配置された近傍に空き地を集めるように指定論理素子以外の論理素子を移動し、前記移動後の各論理素子に対して前記入力データに基づいて配線を実行し、前記集められた空き地にキャパシタを配置することを特徴とする。
前記論理素子の追加又は変更後に、追加又は変更された論理素子に対して指定論理素子が配置された近傍に空き地を集めるように移動し、前記配線結果に対して論理素子の追加又は変更により再配線が必要となった部分の配線をすることを特徴とする。
本発明の第1の形態の素子配置システム(以降第1の素子配置システムともいう)は、コンピュータで実現され、コンピュータはプログラムを実行するCPU、データやプログラムを記憶する記憶手段、データの入力や出力を行う入出力手段を有する。
図3はファンクションブロックを移動して空き地を作成する様子を説明するための配置図である。図4は第1の形態の動作を示したフローチャートである。図3、図4を参照して動作を説明する。
101 配置部
102 配置改良部
103 配線部
104 配置追加部
105 キャパシタ発生部
201 入力データ
202 配置配線用ライブラリ
203 配置改良用ライブラリ
204 出力データ
Claims (14)
- 配置する論理素子に関する素子情報と論理素子を配置可能な領域の領域情報を含む配置情報と配線を実行するために必要な配線情報とを記憶する配置配線用ライブラリと、近傍にキャパシタを配置するように指定された論理素子である指定論理素子に関する指定素子情報を記憶する配置改良用ライブラリと、論理素子間の接続データを含む入力データと前記配置配線用ライブラリに記憶された前記配置情報とに従って論理素子の配置を実行する配置部と、前記配置部による配置結果に対して配置改良用ライブラリに記憶された指定論理素子の近傍に空き地を集めるように指定論理素子以外の論理素子を移動する配置改良部と、前記配置改良部による配置改良後の論理素子に対して前記入力データに基づいて配線を実行する配線部と、前記集められた空き地にキャパシタを配置するキャパシタ発生部とを有し、
前記配置改良用ライブラリに記憶される指定素子情報は、指定論理素子の名称と、指定論理素子の近傍に配置すべきキャパシタの大きさと、配置すべきキャパシタを指定論理素子の一方の側のみに配置すべきか或いは両方の側に配置すべきかを指定する配置側情報とを有し、前記配置改良部は前記配置側情報に従って指定論理素子の一方又は両方の側に空き地を集めることを特徴とする素子配置システム。 - 前記配置改良部は、指定論理素子以外の論理素子の移動の後に、さらに空き地を集めるために指定論理素子を移動することを特徴とする請求項1の素子配置システム。
- 前記配線部による配線結果が予め決められた条件を満たさない配線に対して中継用のバッファである論理素子を挿入する処理を含む論理素子の追加又は変更を実行する配置追加部を有し、配置追加部による論理素子の追加又は変更後に、前記配置改良部は追加又は変更された論理素子に対して移動を実行し、配線部は論理素子の追加又は変更により再配線が必要となった部分の配線をすることを特徴とする請求項1又は2の素子配置システム。
- 前記キャパシタは大きさの異なる複数のキャパシタを有し、前記キャパシタ発生部はキャパシタを配置する空き地の大きさに対して実装可能な最大のキャパシタを選択して配置することを特徴とする請求項1、2、又は3の素子配置システム。
- 前記論理素子は半導体集積回路に実装する基本的な動作を行う小さな回路であるファンクションブロックであることを特徴とする請求項1、2、3、又は4の素子配置システム。
- 配置する論理素子に関する情報と論理素子を配置可能な領域の情報を含む配置情報と配線を実行するために必要な配線情報とを記憶する配置配線用ライブラリと、論理素子の中で近傍にキャパシタを配置するように指定された指定論理素子に関する指定素子情報を記憶する配置改良用ライブラリとを有し、
前記配置改良用ライブラリに記憶される指定素子情報は、指定論理素子の名称と、指定論理素子の近傍に配置すべきキャパシタの大きさと、配置すべきキャパシタを指定論理素子の一方の側のみに配置するか或いは両方の側に配置するかを指定する配置側情報とを有し、
論理素子間の接続データを含む入力データと前記配置配線用ライブラリに記憶された前記配置情報とに従って論理素子の配置を実行し、
前記配置実行の結果に対して前記配置側情報に従って指定論理素子の一方又は両方の側に空き地を集めるように指定論理素子以外の論理素子を移動し、
前記移動後の各論理素子に対して前記入力データに基づいて配線を実行し、
前記集められた空き地にキャパシタを配置することを特徴とする素子配置方法。 - 前記指定論理素子以外の論理素子の移動の後に、さらに空き地を集めるために指定論理素子を移動することを特徴とする請求項6の素子配置方法。
- 前記配線した結果が予め決められた条件を満たさない配線に対して中継用のバッファである論理素子を挿入する処理を含む論理素子の追加又は変更を実行し、前記論理素子の追加又は変更後に、追加又は変更された論理素子に対して指定論理素子が配置された近傍に空き地を集めるように移動し、前記配線結果に対して論理素子の追加又は変更により再配線が必要となった部分の配線をすることを特徴とする請求項6又は7の素子配置方法。
- 前記キャパシタは大きさの異なる複数のキャパシタを有し、前記集められた空き地にキャパシタを配置する際にキャパシタを配置する空き地の大きさに対して実装可能な最大のキャパシタを選択して配置することを特徴とする請求項6、7、又は8の素子配置方法。
- 前記論理素子は半導体集積回路に実装する基本的な動作を行う小さな回路であるファンクションブロックであることを特徴とする請求項6、7、8、又は9の素子配置方法。
- 論理素子間の接続データを含む入力データと配置配線用ライブラリに記憶された配置する論理素子に関する情報と論理素子を配置可能な領域の情報を含む配置情報とに従って論理素子の配置を実行する手順と、
前記配置実行の結果に対して、論理素子の中で近傍にキャパシタを配置するように指定された指定論理素子の名称と、指定論理素子の近傍に配置すべきキャパシタの大きさと、配置すべきキャパシタを指定論理素子の一方の側のみに配置するか或いは両方の側に配置するかを指定する配置側情報とを含む指定素子情報を記憶する配置改良用ライブラリを参照して、指定論理素子の一方又は両方の側に空き地を集めるように指定論理素子以外の論理素子を移動する手順と、
前記移動後の各論理素子に対して前記入力データと配置配線用ライブラリに記憶された配線を実行するために必要な配線情報に基づいて配線を実行する手順と、
前記集められた空き地にキャパシタを配置する手順をコンピュータに実行させるプログラム。 - 前記指定論理素子以外の論理素子を移動する手順において、前記指定論理素子以外の論理素子を移動した後に、さらに空き地を集めるために指定論理素子を移動する手順を有することを特徴とする請求項11のプログラム。
- 前記配線を実行する手順の後に、配線した結果が予め決められた条件を満たさない配線に対して中継用のバッファである論理素子を挿入する処理を含む論理素子の追加又は変更を実行する手順と、
前記追加又は変更された論理素子に対して指定論理素子が配置された近傍に空き地を集めるように移動する手順と、
前記配線した結果に対して論理素子の追加又は変更により再配線が必要となった部分の配線をする手順をコンピュータに実行させることを特徴とする請求項11、又は12のプログラム。 - 前記キャパシタは大きさの異なる複数のキャパシタを有し、前記集められた空き地にキャパシタを配置する手順において、キャパシタを配置する空き地の大きさに対して実装可能な最大のキャパシタを選択して配置することを特徴とする請求項11、12、又は13のプログラム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206324A JP4186890B2 (ja) | 2004-07-13 | 2004-07-13 | 半導体集積回路の素子配置システム、素子配置方法、及びプログラム |
EP05014767A EP1617346A3 (en) | 2004-07-13 | 2005-07-07 | System for placing elements of a semiconductor integrated circuit, method of placing elements thereon, and program for placing elements |
US11/178,351 US7363597B2 (en) | 2004-07-13 | 2005-07-12 | System for placing elements of semiconductor integrated circuit, method of placing elements thereon, and program for placing elements |
KR1020050062684A KR20060050072A (ko) | 2004-07-13 | 2005-07-12 | 반도체 집적 회로의 소자 배치 시스템, 소자 배치 방법, 및소자 배치 프로그램 |
US11/972,295 US20080189668A1 (en) | 2004-07-13 | 2008-01-10 | System for placing elements of semiconductor integrated circuit, method of placing elements thereon, and program for placing elements |
US12/817,908 US20100257500A1 (en) | 2004-07-13 | 2010-06-17 | System for placing elements of semiconductor integrated circuit, method of placing elements thereon, and program for placing elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206324A JP4186890B2 (ja) | 2004-07-13 | 2004-07-13 | 半導体集積回路の素子配置システム、素子配置方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006031174A JP2006031174A (ja) | 2006-02-02 |
JP4186890B2 true JP4186890B2 (ja) | 2008-11-26 |
Family
ID=35169958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206324A Expired - Fee Related JP4186890B2 (ja) | 2004-07-13 | 2004-07-13 | 半導体集積回路の素子配置システム、素子配置方法、及びプログラム |
Country Status (4)
Country | Link |
---|---|
US (3) | US7363597B2 (ja) |
EP (1) | EP1617346A3 (ja) |
JP (1) | JP4186890B2 (ja) |
KR (1) | KR20060050072A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4186890B2 (ja) * | 2004-07-13 | 2008-11-26 | 日本電気株式会社 | 半導体集積回路の素子配置システム、素子配置方法、及びプログラム |
US9070791B2 (en) * | 2006-11-15 | 2015-06-30 | International Business Machines Corporation | Tunable capacitor |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6044209A (en) * | 1997-09-15 | 2000-03-28 | International Business Machines Corporation | Method and system for segmenting wires prior to buffer insertion |
JP3178399B2 (ja) | 1997-12-04 | 2001-06-18 | 日本電気株式会社 | 半導体集積回路、その素子配置方法およびその製造方法 |
US6480992B1 (en) * | 1999-11-08 | 2002-11-12 | International Business Machines Corporation | Method, apparatus, and program product for laying out capacitors in an integrated circuit |
JP3348709B2 (ja) * | 1999-11-24 | 2002-11-20 | 日本電気株式会社 | プリント回路基板設計支援装置及び制御プログラム記録媒体 |
JP2001167139A (ja) * | 1999-12-06 | 2001-06-22 | Nec Corp | 電源デカップリング設計方法及び設計支援システム |
US6834380B2 (en) * | 2000-08-03 | 2004-12-21 | Qualcomm, Incorporated | Automated EMC-driven layout and floor planning of electronic devices and systems |
JP2002222230A (ja) * | 2000-11-27 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 不要輻射最適化方法および不要輻射解析方法 |
US6996512B2 (en) * | 2001-04-19 | 2006-02-07 | International Business Machines Corporation | Practical methodology for early buffer and wire resource allocation |
US7114132B2 (en) * | 2001-04-20 | 2006-09-26 | Nec Corporation | Device, system, server, client, and method for supporting component layout design on circuit board, and program for implementing the device |
US6877144B1 (en) * | 2002-02-28 | 2005-04-05 | Dupont Photomasks, Inc. | System and method for generating a mask layout file to reduce power supply voltage fluctuations in an integrated circuit |
US20030212538A1 (en) * | 2002-05-13 | 2003-11-13 | Shen Lin | Method for full-chip vectorless dynamic IR and timing impact analysis in IC designs |
US6898769B2 (en) * | 2002-10-10 | 2005-05-24 | International Business Machines Corporation | Decoupling capacitor sizing and placement |
JP2005004268A (ja) * | 2003-06-09 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 |
US7031084B2 (en) * | 2003-07-23 | 2006-04-18 | Eastman Kodak Company | Imaging system using combined dichroic/high-pass filters |
US7089520B2 (en) * | 2003-11-19 | 2006-08-08 | International Business Machines Corporation | Methodology for placement based on circuit function and latchup sensitivity |
US7131084B2 (en) * | 2003-12-09 | 2006-10-31 | International Business Machines Corporation | Method, apparatus and computer program product for implementing automated detection excess aggressor shape capacitance coupling in printed circuit board layouts |
JP4186890B2 (ja) * | 2004-07-13 | 2008-11-26 | 日本電気株式会社 | 半導体集積回路の素子配置システム、素子配置方法、及びプログラム |
-
2004
- 2004-07-13 JP JP2004206324A patent/JP4186890B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-07 EP EP05014767A patent/EP1617346A3/en not_active Withdrawn
- 2005-07-12 KR KR1020050062684A patent/KR20060050072A/ko not_active Application Discontinuation
- 2005-07-12 US US11/178,351 patent/US7363597B2/en not_active Expired - Fee Related
-
2008
- 2008-01-10 US US11/972,295 patent/US20080189668A1/en not_active Abandoned
-
2010
- 2010-06-17 US US12/817,908 patent/US20100257500A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060013059A1 (en) | 2006-01-19 |
KR20060050072A (ko) | 2006-05-19 |
US20080189668A1 (en) | 2008-08-07 |
JP2006031174A (ja) | 2006-02-02 |
EP1617346A2 (en) | 2006-01-18 |
US20100257500A1 (en) | 2010-10-07 |
US7363597B2 (en) | 2008-04-22 |
EP1617346A3 (en) | 2006-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9852253B2 (en) | Automated layout for integrated circuits with nonstandard cells | |
Das et al. | Design tools for 3-D integrated circuits | |
US8479141B1 (en) | Automation using spine routing | |
US10418354B2 (en) | Integrated circuit and computer-implemented method of manufacturing the same | |
JP2005535118A (ja) | 集積回路デバイスと集積回路デバイスを設計するための方法及び装置 | |
US7689964B2 (en) | System and method for routing connections | |
JP7236447B2 (ja) | マルチチップ集積回路デバイスにおけるルーティングリソースの選択方法 | |
Chen et al. | Simultaneous timing driven clustering and placement for FPGAs | |
US7469399B2 (en) | Semi-flattened pin optimization process for hierarchical physical designs | |
JP4186890B2 (ja) | 半導体集積回路の素子配置システム、素子配置方法、及びプログラム | |
TW201826155A (zh) | 積體電路、製造其的電腦實施方法以及定義其的標準元件 | |
Minz et al. | Block-level 3-D global routing with an application to 3-D packaging | |
US20040003363A1 (en) | Integrated circuit design and manufacture utilizing layers having a predetermined layout | |
Jagtap et al. | A methodology for early exploration of TSV placement topologies in 3D stacked ICs | |
Milojevic et al. | Pathfinding: A design methodology for fast exploration and optimisation of 3D-stacked integrated circuits | |
Hatirnaz et al. | Early wire characterization for predictable network-on-chip global interconnects | |
US20170061063A1 (en) | Integrated circuit with reduced routing congestion | |
Ranjan et al. | Fast hierarchical floorplanning with congestion and timing control | |
JP3705737B2 (ja) | 半導体集積回路のレイアウト方法 | |
US8843866B2 (en) | Support apparatus, design support method, and computer-readable recording medium | |
Fischbach et al. | 3D Physical design: Challenges and solutions | |
Alupoaei et al. | Net clustering based constructive and iterative improvement approaches for macro-cell placement | |
Li et al. | Design tools for 3D mixed mode placement | |
JP2007219859A (ja) | 半導体集積回路の設計方法 | |
JP2006260200A (ja) | 半導体レイアウトモジュールの自動配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |