JPH0844788A - 集積回路の消費電力算出方法及びその装置 - Google Patents
集積回路の消費電力算出方法及びその装置Info
- Publication number
- JPH0844788A JPH0844788A JP7118712A JP11871295A JPH0844788A JP H0844788 A JPH0844788 A JP H0844788A JP 7118712 A JP7118712 A JP 7118712A JP 11871295 A JP11871295 A JP 11871295A JP H0844788 A JPH0844788 A JP H0844788A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- functional block
- integrated circuit
- detected
- const
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 消費電力の最適化及びコスト低減が可能な集
積回路の消費電力算出方法及びその装置を提供する。 【構成】 機能ブロックのうち所定の動作に必要なもの
を順次検出する機能ブロック検出手段１３と、この機能
ブロック検出手段１３により検出されたそれぞれの機能
ブロックが動作するときの消費電力を算出する消費電力
算出手段１４と、この消費電力算出手段１４がそれぞれ
の機能ブロック毎に求めた消費電力を合計し、集積回路
全体の消費電力として出力する消費電力合計手段１６と
を備える。
積回路の消費電力算出方法及びその装置を提供する。 【構成】 機能ブロックのうち所定の動作に必要なもの
を順次検出する機能ブロック検出手段１３と、この機能
ブロック検出手段１３により検出されたそれぞれの機能
ブロックが動作するときの消費電力を算出する消費電力
算出手段１４と、この消費電力算出手段１４がそれぞれ
の機能ブロック毎に求めた消費電力を合計し、集積回路
全体の消費電力として出力する消費電力合計手段１６と
を備える。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路の消費電力を
算出する方法及びその装置に関する。
算出する方法及びその装置に関する。
【０００２】
【従来の技術】集積回路の設計は、例えば仕様設計工
程、アーキテクチャ設計工程、機能設計工程、論理設計
工程、回路設計工程、レイアウト設計工程というよう
に、上位の仕様設計工程から下位のレイアウト設計工程
へ向けて進められる。ここで、アーキテクチャ設計工程
では、例えば図３に示されるような各機能ブロック２１
〜３４間のデータの流れが設計される。論理設計工程で
は、図４に示されたＮＡＮＤゲート４１及び４２を用い
た論理回路のような回路設計が行われる。回路設計工程
では、図５に具体的にトランジスタ５１〜５４として示
されたようなトランジスタ回路の設計が行われる。
程、アーキテクチャ設計工程、機能設計工程、論理設計
工程、回路設計工程、レイアウト設計工程というよう
に、上位の仕様設計工程から下位のレイアウト設計工程
へ向けて進められる。ここで、アーキテクチャ設計工程
では、例えば図３に示されるような各機能ブロック２１
〜３４間のデータの流れが設計される。論理設計工程で
は、図４に示されたＮＡＮＤゲート４１及び４２を用い
た論理回路のような回路設計が行われる。回路設計工程
では、図５に具体的にトランジスタ５１〜５４として示
されたようなトランジスタ回路の設計が行われる。
【０００３】消費電力Ｐ（Ｗ）の算出は、電流をＩ
（Ａ）、動作電圧をＥ（Ｖ）とした場合にＰ＝ＩＥで表
わされる式を用いて行われる。従来は、図４に示された
ような論理回路、あるいは図５に示されたようなトラン
ジスタ回路を用いて回路シミュレーションを行い、電流
及び電圧を計算して消費電力Ｐを求めていた。図５に示
されたトランジスタ回路を例にとると、電源電圧ＶDD端
子から接地電圧Ｖss端子へ向けて流れる電流Ｉを、計算
機による回路シミュレーションで求めて、電源電圧ＶDD
と電流Ｉとから消費電力Ｐを算出することができる。
（Ａ）、動作電圧をＥ（Ｖ）とした場合にＰ＝ＩＥで表
わされる式を用いて行われる。従来は、図４に示された
ような論理回路、あるいは図５に示されたようなトラン
ジスタ回路を用いて回路シミュレーションを行い、電流
及び電圧を計算して消費電力Ｐを求めていた。図５に示
されたトランジスタ回路を例にとると、電源電圧ＶDD端
子から接地電圧Ｖss端子へ向けて流れる電流Ｉを、計算
機による回路シミュレーションで求めて、電源電圧ＶDD
と電流Ｉとから消費電力Ｐを算出することができる。
【０００４】
【発明が解決しようとする課題】ところで、消費電力に
大きな影響を与えるのは上位の設計工程である。例え
ば、アーキテクチャ設計工程における設計の変更は、最
終的な消費電力に大きく影響する。このため、アーキテ
クチャ設計工程で消費電力を見積もることは、消費電力
の低減を図る上で極めて有効である。
大きな影響を与えるのは上位の設計工程である。例え
ば、アーキテクチャ設計工程における設計の変更は、最
終的な消費電力に大きく影響する。このため、アーキテ
クチャ設計工程で消費電力を見積もることは、消費電力
の低減を図る上で極めて有効である。
【０００５】しかし、上述したように従来は論理回路又
はトランジスタ回路を用いて消費電力の算出を行ってい
たため、論理回路設計又はトランジスタ回路設計といっ
た下位の設計工程まで進まなければ消費電力の見積もり
は不可能であった。そこで、アーキテクチャ設計工程に
おいて消費電力の最適化を図ることをあきらめて、論理
設計工程、あるいは回路設計工程で消費電力の最適化を
行っていた。この場合には、下位の設計工程のみにおけ
る最適化であるため、消費電力の低減を図る上であまり
有効な方法ではなかった。
はトランジスタ回路を用いて消費電力の算出を行ってい
たため、論理回路設計又はトランジスタ回路設計といっ
た下位の設計工程まで進まなければ消費電力の見積もり
は不可能であった。そこで、アーキテクチャ設計工程に
おいて消費電力の最適化を図ることをあきらめて、論理
設計工程、あるいは回路設計工程で消費電力の最適化を
行っていた。この場合には、下位の設計工程のみにおけ
る最適化であるため、消費電力の低減を図る上であまり
有効な方法ではなかった。
【０００６】あるいは、論理回路設計工程又はトランジ
スタ回路設計工程において消費電力を算出し、この後ア
ーキテクチャ設計工程へフィードバックさせてアーキテ
クチャの再設計を行い、さらにこのアーキテクチャに基
づいた論理回路及びトランジスタ回路を設計し直す場合
もあった。この場合には、設計工数及び時間が増加しコ
ストの上昇を招いていた。
スタ回路設計工程において消費電力を算出し、この後ア
ーキテクチャ設計工程へフィードバックさせてアーキテ
クチャの再設計を行い、さらにこのアーキテクチャに基
づいた論理回路及びトランジスタ回路を設計し直す場合
もあった。この場合には、設計工数及び時間が増加しコ
ストの上昇を招いていた。
【０００７】本発明は上記事情に鑑みてなされたもの
で、消費電力の最適化及びコスト低減が可能な集積回路
の消費電力算出方法及びその装置を提供することを目的
とする。
で、消費電力の最適化及びコスト低減が可能な集積回路
の消費電力算出方法及びその装置を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明の集積回路の消費
電力算出方法は、複数の機能ブロックを有する集積回路
の消費電力を算出する方法であって、前記機能ブロック
のうち、所定の動作に必要なものを順次検出していくス
テップと、検出された前記機能ブロックが動作するとき
のそれぞれの消費電力を求めるステップと、前記機能ブ
ロック毎に求めた消費電力を合計し、集積回路全体の消
費電力として出力するステップとを備えたことを特徴と
している。
電力算出方法は、複数の機能ブロックを有する集積回路
の消費電力を算出する方法であって、前記機能ブロック
のうち、所定の動作に必要なものを順次検出していくス
テップと、検出された前記機能ブロックが動作するとき
のそれぞれの消費電力を求めるステップと、前記機能ブ
ロック毎に求めた消費電力を合計し、集積回路全体の消
費電力として出力するステップとを備えたことを特徴と
している。
【０００９】ここで、前記消費電力を求めるステップで
は、前記機能ブロック毎に消費電力が予め設定されてテ
ーブルに登録されており、前記テーブルを参照すること
で検出された前記機能ブロックの消費電力を求めてもよ
い。
は、前記機能ブロック毎に消費電力が予め設定されてテ
ーブルに登録されており、前記テーブルを参照すること
で検出された前記機能ブロックの消費電力を求めてもよ
い。
【００１０】また、前記消費電力を求めるステップで
は、次のような近似式を用いて消費電力Ｐを算出しても
よい。 （１） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力される場合、所定の関数ｆ及び所定の定数co
nst により Ｐ＝ｆ（Ａ1 ，Ａ2 ，…，Ａn ）＋const で表される近似式。 （２） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力される場合、任意の個数選ばれたＡi によっ
て表される所定の関数ｆ及び所定の定数contにより Ｐ＝ｆ（Ａi ，…）＋const で表される近似式。 （３） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力される場合、前記ベクトルＡi のビット幅を
ＷＡi 、前記ベクトルＡi のうち所定の論理値にあるも
ののビット数をＨＡi 、前記ベクトルＡに起因して消費
される電力の最大値をＰＡi とし、所定の関数ｆ及び所
定の定数const により Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2
，…，ＨＡn ，ＷＡ1，ＷＡ2 ，…，ＷＡn ）＋const で表される近似式。 （４） 前記消費電力を求めるステップにおいて用いら
れる関数ｆが、 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／Ｗ
Ａ2 ＋…＋ＰＡn ・ＨＡn ／ＷＡn ＋const で表される近似式。 （５） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力される場合、前記ベクトルＡi のビット幅を
ＷＡi 、前記ベクトルＡi のうち所定の論理値にあるも
ののビット数をＨＡi 、前記ベクトルＡに起因して消費
される電力の最大値をＰＡi とし、任意の個数選ばれた
Ａi によって表される所定の関数ｆ及び所定の定数cons
t により Ｐ＝ｆ（ＰＡi ，ＨＡi ，ＷＡi ，…）＋const で表される近似式。 （６） 前記消費電力を求めるステップにおいて用いら
れる関数ｆが、 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋const で表される近似式。 （７） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力され、検出された前記機能ブロックからｍ個
のベクトルＣj が出力される場合、所定の関数ｆ及び所
定の定数const により Ｐ＝ｆ（Ａ1 ，Ａ2 ，…，Ａn ，Ｃ1 ，Ｃ2 ，…，Ｃm
）＋const で表される近似式。 （８） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力され、検出された前記機能ブロックからｍ個
のベクトルＣj が出力される場合、任意の個数選ばれた
Ａi と任意の個数選ばれたＣj によって表される所定の
関数ｆ及び所定の定数const により Ｐ＝ｆ（Ａi ，…，Ｃj ，…）＋const で表される近似式。 （９） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力され、検出された前記機能ブロックからｍ個
のベクトルＣj が出力される場合、前記ベクトルＡi の
ビット幅をＷＡi 、前記ベクトルＡi のうち所定の論理
値にあるもののビット数をＨＡi 、前記ベクトルＡに起
因して消費される電力の最大値をＰＡi とし、前記ベク
トルＣj のビット幅をＷＣj 、前記ベクトルＣi のうち
所定の論理値にあるもののビット数をＨＣi 、前記ベク
トルＣに起因して消費される電力の最大値をＰＣi と
し、所定の関数ｆ及び所定の定数const により Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2
，…，ＨＡn ，ＷＡ1，ＷＡ2 ，…，ＷＡn ，ＰＣ1 ，
ＰＣ2 ，…，ＰＣm ，ＨＣ1 ，ＨＣ2 ，…，ＨＣm ，Ｗ
Ｃ1 ，ＷＣ2 ，…，ＷＣm ）＋const で表される近似式。 （１０） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／Ｗ
Ａ2 ＋…＋ＰＡn ・ＨＡn ／ＷＡn ＋ＰＣ1 ・ＨＣ1 ／
ＷＣ1 ＋ＰＣ2 ・ＨＣ2 ／ＷＣ2 ＋ＰＣm ・ＨＣm ／Ｗ
Ｃm ＋const で表される近似式。 （１１） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力され、検出された前記機能ブロックからｍ
個のベクトルＣj が出力される場合、前記ベクトルＡi
のビット幅をＷＡi 、前記ベクトルＡi のうち所定の論
理値にあるもののビット数をＨＡi 、前記ベクトルＡに
起因して消費される電力の最大値をＰＡiとし、前記ベ
クトルＣj のビット幅をＷＣj 、前記ベクトルＣi のう
ち所定の論理値にあるもののビット数をＨＣi 、前記ベ
クトルＣに起因して消費される電力の最大値をＰＣi と
し、任意の個数選ばれたＡi と任意の個数選ばれたＣj
によって表される所定の関数ｆ及び所定の定数により Ｐ＝ｆ（ＰＡi ，ＨＡi,ＷＡi ，…，ＰＣj ，ＨＣj ，
ＷＣj ，…）＋const で表される近似式。 （１２） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋ＰＣj ・ＨＣj
／ＷＣj ＋…＋const で表される近似式。 （１３） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力される場合、前記ベクトルＡi のビット幅
をＷＡi 、前記ベクトルＡのうち前時刻から現在の時刻
へ移行する際に論理値が変化したもののビット数をＨＡ
i 、前記ベクトルＡに起因して消費される電力の最大値
をＰＡi とし、所定の関数ｆ及び所定の定数により Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2
，…，ＨＡn ，ＷＡ1，ＷＡ2 ，…，ＷＡn ）＋const で表される近似式。 （１４） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／Ｗ
Ａ2 ＋ＰＡn ・ＨＡn／ＷＡn ＋const で表される近似式。 （１５） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力される場合、前記ベクトルＡi のビット幅
をＷＡi 、前記ベクトルＡのうち前時刻から現在の時刻
へ移行する際に論理値が変化したもののビット数をＨＡ
i 、前記ベクトルＡに起因して消費される電力の最大値
をＰＡi とし、任意の個数選ばれたＡi によって表され
る所定の関数ｆ及び所定の定数により Ｐ＝ｆ（ＰＡi
，ＨＡi ，ＷＡi …）＋constで表される近似式。 （１６） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋const で表される近似式。 （１７） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力され、検出された前記機能ブロックからｍ
個のベクトルＣj が出力される場合、前記ベクトルＡi
のビット幅をＷＡi 、前記ベクトルＡのうち前時刻から
現在の時刻へ移行する際に論理値が変化したもののビッ
ト数をＨＡi 、前記ベクトルＡに起因して消費される電
力の最大値をＰＡi とし、前記ベクトルＣj のビット幅
をＷＣj 、前記ベクトルＣのうち前時刻から現在の時刻
へ移行する際に論理値が変化したもののビット数をＨＣ
i 、前記ベクトルＣに起因して消費される電力の最大値
をＰＣi とし、所定の関数ｆおよび所定の定数const に
より Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2
，…，ＨＡn ，ＷＡ1，ＷＡ2 ，…，ＷＡn ，ＰＣ1 ，
ＰＣ2 ，…ＰＣm ，ＨＣ1 ，ＨＣ2 ，…，ＨＣm ，ＷＣ
1 ，ＷＣ2 ，…，ＷＣm ）＋const で表される近似式。 （１８） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／Ｗ
Ａ2 ＋…＋ＰＡn ・ＨＡn ／ＷＡn ＋ＰＣ1 ・ＨＣ1 ／
ＷＣ1 ＋ＰＣ2 ・ＨＣ2 ／ＷＣ2 ＋ＰＣm ・ＨＣm ／Ｗ
Ｃm ＋const で表される近似式。 （１９） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力され、検出された前記機能ブロックからｍ
個のベクトルＣj が出力される場合、前記ベクトルＡi
のビット幅をＷＡi 、前記ベクトルＡのうち前時刻から
現在の時刻へ移行する際に論理値が変化したもののビッ
ト数をＨＡi 、前記ベクトルＡに起因して消費される電
力の最大値をＰＡi とし、前記ベクトルＣj のビット幅
をＷＣj 、前記ベクトルＣのうち前時刻から現在の時刻
へ移行する際に論理値が変化したもののビット数をＨＣ
i 、前記ベクトルＣに起因して消費される電力の最大値
をＰＣi とし、任意の個数選ばれたＡi と任意の個数選
ばれたＣj によって表される所定の関数ｆ及び所定の定
数const により Ｐ＝ｆ（ＰＡi ，ＨＡi ，ＷＡi ，…，Ｃj ，ＨＣj ，
ＷＣj ，…）＋const で表される近似式。 （２０） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋Ｃj ・ＨＣj ／
ＷＣj ＋…＋const で表される近似式。 （２１） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力される場合、現時刻のＡi をＡi （ｔ）、
前時刻のＡi （ｔ−１）で表す時、所定の関数ｆ及び所
定の定数const により Ｐ＝ｆ（Ａ1 （ｔ），Ａ1 （ｔ−１），Ａ2 （ｔ），Ａ
2 （ｔ−１），…，Ａn （ｔ），Ａn （ｔ−１））＋co
nst で表される近似式。 （２２） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力され、検出された前記機能ブロックからｍ
個のベクトルｍ個のベクトルＣj が出力される場合、現
時刻のＡi をＡi （ｔ）、前時刻のＡi をＡi （ｔ−
１）で表し、現時刻のＣi をＣi （ｔ）、現時刻のＣi
をＣi （ｔ−１）で表す時、所定の関数ｆおよび所定の
定数const により Ｐ＝ｆ（Ａ1 （ｔ），Ａ1 （ｔ−１），Ａ2 （ｔ），Ａ
2 （ｔ−１），…，Ａn （ｔ），Ａn （ｔ−１），Ｃ1
（ｔ），Ｃ1 （ｔ−１），Ｃ2 （ｔ），Ｃ2 （ｔ−
１），…，Ｃm （ｔ），Ｃm （ｔ−１））＋const で表される近似式。
は、次のような近似式を用いて消費電力Ｐを算出しても
よい。 （１） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力される場合、所定の関数ｆ及び所定の定数co
nst により Ｐ＝ｆ（Ａ1 ，Ａ2 ，…，Ａn ）＋const で表される近似式。 （２） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力される場合、任意の個数選ばれたＡi によっ
て表される所定の関数ｆ及び所定の定数contにより Ｐ＝ｆ（Ａi ，…）＋const で表される近似式。 （３） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力される場合、前記ベクトルＡi のビット幅を
ＷＡi 、前記ベクトルＡi のうち所定の論理値にあるも
ののビット数をＨＡi 、前記ベクトルＡに起因して消費
される電力の最大値をＰＡi とし、所定の関数ｆ及び所
定の定数const により Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2
，…，ＨＡn ，ＷＡ1，ＷＡ2 ，…，ＷＡn ）＋const で表される近似式。 （４） 前記消費電力を求めるステップにおいて用いら
れる関数ｆが、 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／Ｗ
Ａ2 ＋…＋ＰＡn ・ＨＡn ／ＷＡn ＋const で表される近似式。 （５） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力される場合、前記ベクトルＡi のビット幅を
ＷＡi 、前記ベクトルＡi のうち所定の論理値にあるも
ののビット数をＨＡi 、前記ベクトルＡに起因して消費
される電力の最大値をＰＡi とし、任意の個数選ばれた
Ａi によって表される所定の関数ｆ及び所定の定数cons
t により Ｐ＝ｆ（ＰＡi ，ＨＡi ，ＷＡi ，…）＋const で表される近似式。 （６） 前記消費電力を求めるステップにおいて用いら
れる関数ｆが、 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋const で表される近似式。 （７） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力され、検出された前記機能ブロックからｍ個
のベクトルＣj が出力される場合、所定の関数ｆ及び所
定の定数const により Ｐ＝ｆ（Ａ1 ，Ａ2 ，…，Ａn ，Ｃ1 ，Ｃ2 ，…，Ｃm
）＋const で表される近似式。 （８） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力され、検出された前記機能ブロックからｍ個
のベクトルＣj が出力される場合、任意の個数選ばれた
Ａi と任意の個数選ばれたＣj によって表される所定の
関数ｆ及び所定の定数const により Ｐ＝ｆ（Ａi ，…，Ｃj ，…）＋const で表される近似式。 （９） 検出された前記機能ブロックにｎ個のベクトル
Ａi が入力され、検出された前記機能ブロックからｍ個
のベクトルＣj が出力される場合、前記ベクトルＡi の
ビット幅をＷＡi 、前記ベクトルＡi のうち所定の論理
値にあるもののビット数をＨＡi 、前記ベクトルＡに起
因して消費される電力の最大値をＰＡi とし、前記ベク
トルＣj のビット幅をＷＣj 、前記ベクトルＣi のうち
所定の論理値にあるもののビット数をＨＣi 、前記ベク
トルＣに起因して消費される電力の最大値をＰＣi と
し、所定の関数ｆ及び所定の定数const により Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2
，…，ＨＡn ，ＷＡ1，ＷＡ2 ，…，ＷＡn ，ＰＣ1 ，
ＰＣ2 ，…，ＰＣm ，ＨＣ1 ，ＨＣ2 ，…，ＨＣm ，Ｗ
Ｃ1 ，ＷＣ2 ，…，ＷＣm ）＋const で表される近似式。 （１０） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／Ｗ
Ａ2 ＋…＋ＰＡn ・ＨＡn ／ＷＡn ＋ＰＣ1 ・ＨＣ1 ／
ＷＣ1 ＋ＰＣ2 ・ＨＣ2 ／ＷＣ2 ＋ＰＣm ・ＨＣm ／Ｗ
Ｃm ＋const で表される近似式。 （１１） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力され、検出された前記機能ブロックからｍ
個のベクトルＣj が出力される場合、前記ベクトルＡi
のビット幅をＷＡi 、前記ベクトルＡi のうち所定の論
理値にあるもののビット数をＨＡi 、前記ベクトルＡに
起因して消費される電力の最大値をＰＡiとし、前記ベ
クトルＣj のビット幅をＷＣj 、前記ベクトルＣi のう
ち所定の論理値にあるもののビット数をＨＣi 、前記ベ
クトルＣに起因して消費される電力の最大値をＰＣi と
し、任意の個数選ばれたＡi と任意の個数選ばれたＣj
によって表される所定の関数ｆ及び所定の定数により Ｐ＝ｆ（ＰＡi ，ＨＡi,ＷＡi ，…，ＰＣj ，ＨＣj ，
ＷＣj ，…）＋const で表される近似式。 （１２） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋ＰＣj ・ＨＣj
／ＷＣj ＋…＋const で表される近似式。 （１３） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力される場合、前記ベクトルＡi のビット幅
をＷＡi 、前記ベクトルＡのうち前時刻から現在の時刻
へ移行する際に論理値が変化したもののビット数をＨＡ
i 、前記ベクトルＡに起因して消費される電力の最大値
をＰＡi とし、所定の関数ｆ及び所定の定数により Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2
，…，ＨＡn ，ＷＡ1，ＷＡ2 ，…，ＷＡn ）＋const で表される近似式。 （１４） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／Ｗ
Ａ2 ＋ＰＡn ・ＨＡn／ＷＡn ＋const で表される近似式。 （１５） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力される場合、前記ベクトルＡi のビット幅
をＷＡi 、前記ベクトルＡのうち前時刻から現在の時刻
へ移行する際に論理値が変化したもののビット数をＨＡ
i 、前記ベクトルＡに起因して消費される電力の最大値
をＰＡi とし、任意の個数選ばれたＡi によって表され
る所定の関数ｆ及び所定の定数により Ｐ＝ｆ（ＰＡi
，ＨＡi ，ＷＡi …）＋constで表される近似式。 （１６） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋const で表される近似式。 （１７） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力され、検出された前記機能ブロックからｍ
個のベクトルＣj が出力される場合、前記ベクトルＡi
のビット幅をＷＡi 、前記ベクトルＡのうち前時刻から
現在の時刻へ移行する際に論理値が変化したもののビッ
ト数をＨＡi 、前記ベクトルＡに起因して消費される電
力の最大値をＰＡi とし、前記ベクトルＣj のビット幅
をＷＣj 、前記ベクトルＣのうち前時刻から現在の時刻
へ移行する際に論理値が変化したもののビット数をＨＣ
i 、前記ベクトルＣに起因して消費される電力の最大値
をＰＣi とし、所定の関数ｆおよび所定の定数const に
より Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2
，…，ＨＡn ，ＷＡ1，ＷＡ2 ，…，ＷＡn ，ＰＣ1 ，
ＰＣ2 ，…ＰＣm ，ＨＣ1 ，ＨＣ2 ，…，ＨＣm ，ＷＣ
1 ，ＷＣ2 ，…，ＷＣm ）＋const で表される近似式。 （１８） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／Ｗ
Ａ2 ＋…＋ＰＡn ・ＨＡn ／ＷＡn ＋ＰＣ1 ・ＨＣ1 ／
ＷＣ1 ＋ＰＣ2 ・ＨＣ2 ／ＷＣ2 ＋ＰＣm ・ＨＣm ／Ｗ
Ｃm ＋const で表される近似式。 （１９） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力され、検出された前記機能ブロックからｍ
個のベクトルＣj が出力される場合、前記ベクトルＡi
のビット幅をＷＡi 、前記ベクトルＡのうち前時刻から
現在の時刻へ移行する際に論理値が変化したもののビッ
ト数をＨＡi 、前記ベクトルＡに起因して消費される電
力の最大値をＰＡi とし、前記ベクトルＣj のビット幅
をＷＣj 、前記ベクトルＣのうち前時刻から現在の時刻
へ移行する際に論理値が変化したもののビット数をＨＣ
i 、前記ベクトルＣに起因して消費される電力の最大値
をＰＣi とし、任意の個数選ばれたＡi と任意の個数選
ばれたＣj によって表される所定の関数ｆ及び所定の定
数const により Ｐ＝ｆ（ＰＡi ，ＨＡi ，ＷＡi ，…，Ｃj ，ＨＣj ，
ＷＣj ，…）＋const で表される近似式。 （２０） 前記消費電力を求めるステップで用いられる
関数ｆが、 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋Ｃj ・ＨＣj ／
ＷＣj ＋…＋const で表される近似式。 （２１） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力される場合、現時刻のＡi をＡi （ｔ）、
前時刻のＡi （ｔ−１）で表す時、所定の関数ｆ及び所
定の定数const により Ｐ＝ｆ（Ａ1 （ｔ），Ａ1 （ｔ−１），Ａ2 （ｔ），Ａ
2 （ｔ−１），…，Ａn （ｔ），Ａn （ｔ−１））＋co
nst で表される近似式。 （２２） 検出された前記機能ブロックにｎ個のベクト
ルＡi が入力され、検出された前記機能ブロックからｍ
個のベクトルｍ個のベクトルＣj が出力される場合、現
時刻のＡi をＡi （ｔ）、前時刻のＡi をＡi （ｔ−
１）で表し、現時刻のＣi をＣi （ｔ）、現時刻のＣi
をＣi （ｔ−１）で表す時、所定の関数ｆおよび所定の
定数const により Ｐ＝ｆ（Ａ1 （ｔ），Ａ1 （ｔ−１），Ａ2 （ｔ），Ａ
2 （ｔ−１），…，Ａn （ｔ），Ａn （ｔ−１），Ｃ1
（ｔ），Ｃ1 （ｔ−１），Ｃ2 （ｔ），Ｃ2 （ｔ−
１），…，Ｃm （ｔ），Ｃm （ｔ−１））＋const で表される近似式。
【００１１】本発明の消費電力算出装置は、複数の機能
ブロックを有する集積回路の消費電力を算出する装置で
あって、前記機能ブロックのうち、所定の動作に必要な
ものを順次検出する機能ブロック検出手段と、前記機能
ブロック検出手段により検出されたそれぞれの前記機能
ブロックが動作するときの消費電力を算出する消費電力
算出手段と、前記消費電力算出手段がそれぞれの前記機
能ブロック毎に求めた消費電力を合計し、集積回路全体
の消費電力として出力する消費電力合計手段とを備えた
ことを特徴としている。
ブロックを有する集積回路の消費電力を算出する装置で
あって、前記機能ブロックのうち、所定の動作に必要な
ものを順次検出する機能ブロック検出手段と、前記機能
ブロック検出手段により検出されたそれぞれの前記機能
ブロックが動作するときの消費電力を算出する消費電力
算出手段と、前記消費電力算出手段がそれぞれの前記機
能ブロック毎に求めた消費電力を合計し、集積回路全体
の消費電力として出力する消費電力合計手段とを備えた
ことを特徴としている。
【００１２】前記機能ブロックがそれぞれ動作した場合
に消費される電力を予め登録したテーブルをさらに備
え、前記消費電力算出手段は前記テーブルを参照するこ
とで、検出された当該機能ブロックの消費電力を求めて
もよい。
に消費される電力を予め登録したテーブルをさらに備
え、前記消費電力算出手段は前記テーブルを参照するこ
とで、検出された当該機能ブロックの消費電力を求めて
もよい。
【００１３】消費電力算出装置においても、上述したい
ずれかの近似式を用いて消費電力を求めてもよい。
ずれかの近似式を用いて消費電力を求めてもよい。
【００１４】
【作用】集積回路を複数の機能ブロックで構成すること
は上位の設計工程において可能であり、この段階で動作
に必要な機能ブロックを検出して消費電力を求め、合計
することで回路全体の消費電力を算出することができ
る。このように上位の設計工程で消費電力を見積もるこ
とで、消費電力の最適化が可能となると同時に、下位の
設計工程で消費電力を見積もる場合よりも設計時間が短
縮されコストが低減される。
は上位の設計工程において可能であり、この段階で動作
に必要な機能ブロックを検出して消費電力を求め、合計
することで回路全体の消費電力を算出することができ
る。このように上位の設計工程で消費電力を見積もるこ
とで、消費電力の最適化が可能となると同時に、下位の
設計工程で消費電力を見積もる場合よりも設計時間が短
縮されコストが低減される。
【００１５】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。本実施例では、マイクロプロセッサの設
計において消費電力の算出を行う場合に本発明を適用し
たものに相当する。
して説明する。本実施例では、マイクロプロセッサの設
計において消費電力の算出を行う場合に本発明を適用し
たものに相当する。
【００１６】図１に、本実施例による集積回路の消費電
力算出装置の構成を示す。本装置は、オブジェクトコー
ド読込手段１１、オブジェクトコード実行手段１２、機
能ブロック検出手段１３、消費電力算出手段１４、消費
電力テーブル１５、消費電力合計手段１６、及び表示手
段１７を備えている。このような装置を用いて、消費電
力の算出を行う方法について、図２のフローチャートを
用いて説明する。
力算出装置の構成を示す。本装置は、オブジェクトコー
ド読込手段１１、オブジェクトコード実行手段１２、機
能ブロック検出手段１３、消費電力算出手段１４、消費
電力テーブル１５、消費電力合計手段１６、及び表示手
段１７を備えている。このような装置を用いて、消費電
力の算出を行う方法について、図２のフローチャートを
用いて説明する。
【００１７】ステップ１０１として、図示されていない
コンパイラがソースコードを与えられてコンパイルを行
い生成したオブジェクトコードをオブジェクトコード読
込手段１１が読み込み、オブジェクトコード実行手段１
２に与える。
コンパイラがソースコードを与えられてコンパイルを行
い生成したオブジェクトコードをオブジェクトコード読
込手段１１が読み込み、オブジェクトコード実行手段１
２に与える。
【００１８】オブジェクトコード実行手段１２は、ステ
ップ１０２として与えられたオブジェクトコードを解析
して命令を取り出し、実行する。
ップ１０２として与えられたオブジェクトコードを解析
して命令を取り出し、実行する。
【００１９】ステップ１０３として、マイクロプロセッ
サを構成する複数の機能ブロックのうち、命令を実行す
るために必要な機能ブロックを、機能ブロック検出手段
１３が検出する。
サを構成する複数の機能ブロックのうち、命令を実行す
るために必要な機能ブロックを、機能ブロック検出手段
１３が検出する。
【００２０】以下の式（１）〜（３）に表されたアセン
ブラコードで表現された命令を実行する場合を例にとり
説明する。 ＡＤＤ ｒ３，ｒ１，ｒ２ … （１） ＡＤＤ ｒ６，ｒ４，ｒ５ … （２） ＡＤＤ ｒ９，ｒ７，ｒ８ … （３） 上式（１）〜（３）でそれぞれ表された命令（１）〜
（３）を、パイプラインを用いて実行するとき、図３に
示された機能ブロック２１〜３４のうち必要なものは次
のようにして検出される。 １．（時刻ｔ１） 先ず、命令（１）をフェッチする。
機能ブロック検出手段１３は、フェッチに必要な機能ブ
ロックとして命令キャッシュ２２を検出する。さらに、
次時刻におけるアドレスを決定するために必要な機能ブ
ロックとして、インクリメンタ２３を検出する。 ２．（時刻ｔ２） 命令（１）をデコードし、レジスタ
ｒ１及びｒ２からデータを読み出すために必要な機能ブ
ロックとして、レジスタファイル２６を検出する。
ブラコードで表現された命令を実行する場合を例にとり
説明する。 ＡＤＤ ｒ３，ｒ１，ｒ２ … （１） ＡＤＤ ｒ６，ｒ４，ｒ５ … （２） ＡＤＤ ｒ９，ｒ７，ｒ８ … （３） 上式（１）〜（３）でそれぞれ表された命令（１）〜
（３）を、パイプラインを用いて実行するとき、図３に
示された機能ブロック２１〜３４のうち必要なものは次
のようにして検出される。 １．（時刻ｔ１） 先ず、命令（１）をフェッチする。
機能ブロック検出手段１３は、フェッチに必要な機能ブ
ロックとして命令キャッシュ２２を検出する。さらに、
次時刻におけるアドレスを決定するために必要な機能ブ
ロックとして、インクリメンタ２３を検出する。 ２．（時刻ｔ２） 命令（１）をデコードし、レジスタ
ｒ１及びｒ２からデータを読み出すために必要な機能ブ
ロックとして、レジスタファイル２６を検出する。
【００２１】同時に、命令（２）のフェッチが開始され
る。命令（２）のフェッチから次時刻のアドレス決定の
動作までは命令（１）の場合と同様であり、順に命令キ
ャッシュ２２、インクリメンタ２３を機能ブロック検出
手段１３が検出する。 ３．（時刻ｔ３） 命令（１）を実行する。レジスタｒ
１のデータとレジスタｒ２のデータとを加算する。この
加算動作に必要な機能ブロックとして、算術論理演算器
２８を機能ブロック検出手段１３が検出する。
る。命令（２）のフェッチから次時刻のアドレス決定の
動作までは命令（１）の場合と同様であり、順に命令キ
ャッシュ２２、インクリメンタ２３を機能ブロック検出
手段１３が検出する。 ３．（時刻ｔ３） 命令（１）を実行する。レジスタｒ
１のデータとレジスタｒ２のデータとを加算する。この
加算動作に必要な機能ブロックとして、算術論理演算器
２８を機能ブロック検出手段１３が検出する。
【００２２】同時に、命令（２）をデコードし、レジス
タｒ４及びｒ５からデータを読み出すために必要な機能
ブロックとして、レジスタファイル２６を検出する。
タｒ４及びｒ５からデータを読み出すために必要な機能
ブロックとして、レジスタファイル２６を検出する。
【００２３】さらに同時に、命令（３）のフェッチが同
時に行われる。命令（３）のフェッチから次時刻のアド
レス決定の動作までは、命令（１）又は命令（２）の場
合と同様であり、順に命令キャッシュ２２、インクリメ
ンタ２３を機能ブロック検出手段１３が検出する。 ４．（時刻ｔ４） 命令（２）を実行するため、レジス
タｒ４のデータとレジスタｒ５のデータとを加算する
が、この動作に必要な機能ブロックとして算術論理演算
器２８を機能ブロック検出手段１３が検出する。
時に行われる。命令（３）のフェッチから次時刻のアド
レス決定の動作までは、命令（１）又は命令（２）の場
合と同様であり、順に命令キャッシュ２２、インクリメ
ンタ２３を機能ブロック検出手段１３が検出する。 ４．（時刻ｔ４） 命令（２）を実行するため、レジス
タｒ４のデータとレジスタｒ５のデータとを加算する
が、この動作に必要な機能ブロックとして算術論理演算
器２８を機能ブロック検出手段１３が検出する。
【００２４】また、同時に命令（３）のデコードに必要
な機能ブロックとして、レジスタｒ７のデータとレジス
タｒ８のデータとを読み出すためにレジスタファイル２
６を検出する。
な機能ブロックとして、レジスタｒ７のデータとレジス
タｒ８のデータとを読み出すためにレジスタファイル２
６を検出する。
【００２５】このようにして、それぞれの動作に必要な
機能ブロックを順次検出していく。
機能ブロックを順次検出していく。
【００２６】ステップ１０４として、検出された機能ブ
ロックの消費電力を消費電力算出手段１４がそれぞれ求
める。ここで、消費電力テーブル１５には予め各機能ブ
ロックがそれぞれ動作した場合に消費される電力が登録
されており、消費電力算出手段１４が消費電力テーブル
１５を参照することで機能ブロックの消費電力を求め
る。ところで、本実施例における消費電力の算出は下位
の設計工程まで進んでいない段階で行う。このため、各
機能ブロックの論理回路構成又はトランジスタ回路構成
はまだ決定されておらず、消費電力の設定は経験に基づ
いて行う必要がある。
ロックの消費電力を消費電力算出手段１４がそれぞれ求
める。ここで、消費電力テーブル１５には予め各機能ブ
ロックがそれぞれ動作した場合に消費される電力が登録
されており、消費電力算出手段１４が消費電力テーブル
１５を参照することで機能ブロックの消費電力を求め
る。ところで、本実施例における消費電力の算出は下位
の設計工程まで進んでいない段階で行う。このため、各
機能ブロックの論理回路構成又はトランジスタ回路構成
はまだ決定されておらず、消費電力の設定は経験に基づ
いて行う必要がある。
【００２７】ステップ１０５として、各機能ブロック毎
に求めた消費電力を消費電力合計手段１６が合計し、回
路全体の消費電力を算出する。
に求めた消費電力を消費電力合計手段１６が合計し、回
路全体の消費電力を算出する。
【００２８】ステップ１０６として、実行すべき命令が
存在するか否かを判断する。命令が存在する場合には、
ステップ１０２からステップ１０５までの処理を繰り返
し、命令が存在しない場合はステップ１０７へ進む。
存在するか否かを判断する。命令が存在する場合には、
ステップ１０２からステップ１０５までの処理を繰り返
し、命令が存在しない場合はステップ１０７へ進む。
【００２９】ステップ１０７では、最終的な消費電力の
値を表示手段１７が表示する。
値を表示手段１７が表示する。
【００３０】消費電力値の表示は、例えば図６に示され
たように時間に対する消費電力の変化という形で表示し
てもよい。
たように時間に対する消費電力の変化という形で表示し
てもよい。
【００３１】消費電力算出手段１４において消費電力を
算出する場合、上述した実施例では予め機能ブロック毎
に見積もった消費電力をテーブルに格納しておき、この
テーブルを参照することで消費電力を求めていた。
算出する場合、上述した実施例では予め機能ブロック毎
に見積もった消費電力をテーブルに格納しておき、この
テーブルを参照することで消費電力を求めていた。
【００３２】これに対し、テーブルを用いずに次のよう
な近似式を用いて消費電力の算出を行ってもよい。
な近似式を用いて消費電力の算出を行ってもよい。
【００３３】例えば、ある動作に必要な機能ブロックが
算術論理演算器３０である場合、この算術論理演算器３
０には二つのベクトルＡ及びＢが入力されるため、次の
近似式（４）を用いてもよい。
算術論理演算器３０である場合、この算術論理演算器３
０には二つのベクトルＡ及びＢが入力されるため、次の
近似式（４）を用いてもよい。
【００３４】 Ｐ＝ＰＡ・ＨＡ／Ｗ＋ＰＢ・ＨＢ／Ｗ … （４） ここで、ＷＡは入力ベクトルＡのビット幅、ＷＢは入力
ベクトルＢのビット幅、ＨＡは入力ベクトルＡのうち、
論理「１」であるもののビット数、ＨＢは入力ベクトル
Ｂのうち、論理「１」であるもののビット数、ＰＡは入
力ベクトルＡの全てのビット数が論理「１」であるとき
の入力ベクトルＡの入力に起因する消費電力、ＰＢは入
力ベクトルＢの全てのビット数が論理「１」であるとき
の入力ベクトルＢの入力に起因する消費電力であるとす
る。
ベクトルＢのビット幅、ＨＡは入力ベクトルＡのうち、
論理「１」であるもののビット数、ＨＢは入力ベクトル
Ｂのうち、論理「１」であるもののビット数、ＰＡは入
力ベクトルＡの全てのビット数が論理「１」であるとき
の入力ベクトルＡの入力に起因する消費電力、ＰＢは入
力ベクトルＢの全てのビット数が論理「１」であるとき
の入力ベクトルＢの入力に起因する消費電力であるとす
る。
【００３５】あるいは、近似式（４）の替わりに次の近
似式（５）を用いて消費電力を求めてもよい。
似式（５）を用いて消費電力を求めてもよい。
【００３６】 Ｐ＝ＰＡ・ＣＡ／ＷＡ＋ＰＢ・ＣＢ／ＷＢ … （５） ここで、ＣＡは入力ベクトルＡのうち、前時刻から現在
の時刻へ移行する際に値が変化したもののビット数、Ｃ
Ｂは入力ベクトルＢのうち、前時刻から現在の時刻へ移
行する際に値が変化したもののビット数である。
の時刻へ移行する際に値が変化したもののビット数、Ｃ
Ｂは入力ベクトルＢのうち、前時刻から現在の時刻へ移
行する際に値が変化したもののビット数である。
【００３７】ここで、近似式（４）と（５）とを比較し
た場合、以下のような相違がある。近似式（４）を用い
た場合は、入力ベクトルの現在の論理値のみを用いて演
算を行うことができ、論理値の時間的な変化を考慮する
必要がない。このため、演算が簡易であり高速に処理す
ることができる。また、演算を行う際に必要なメモリの
容量も小さくてよい。
た場合、以下のような相違がある。近似式（４）を用い
た場合は、入力ベクトルの現在の論理値のみを用いて演
算を行うことができ、論理値の時間的な変化を考慮する
必要がない。このため、演算が簡易であり高速に処理す
ることができる。また、演算を行う際に必要なメモリの
容量も小さくてよい。
【００３８】逆に、近似式（５）を用いた場合は、入力
ベクトルの論理値が変化するときに消費する電力を求め
ることができるため、ＣＭＯＳ回路における消費電力の
算出に好適である。ＣＭＯＳ回路では、入力ベクトルが
論理値「１」であることよりも、論理値が変化するとき
に流れる充放電電流の影響の方が消費電力全体に占める
割合が大きいからである。
ベクトルの論理値が変化するときに消費する電力を求め
ることができるため、ＣＭＯＳ回路における消費電力の
算出に好適である。ＣＭＯＳ回路では、入力ベクトルが
論理値「１」であることよりも、論理値が変化するとき
に流れる充放電電流の影響の方が消費電力全体に占める
割合が大きいからである。
【００３９】あるいは、近似式（５）の替わりに次の近
似式（６）を用いて消費電力を求めてもよい。
似式（６）を用いて消費電力を求めてもよい。
【００４０】 Ｐ＝ＰＡ・ＣＡ／ＷＡ＋ＰＢ・ＣＢ／ＷＢ＋ＰＣ・ＣＣ／ＷＣ ……（６） ここで、ＷＣは出力ベクトルＣのビット幅、ＣＣは入力
ベクトルＣのうち、前時刻から現在の時刻へ移行する際
に値が変化したもののビット数、ＰＣは入力ベクトルＣ
に起因する消費電力の最大値であるとする。
ベクトルＣのうち、前時刻から現在の時刻へ移行する際
に値が変化したもののビット数、ＰＣは入力ベクトルＣ
に起因する消費電力の最大値であるとする。
【００４１】ここで、近似式（５）と（６）とを比較し
た場合、以下のような相違がある。算術論理演算器３０
で加算を行う場合を考える。
た場合、以下のような相違がある。算術論理演算器３０
で加算を行う場合を考える。
【００４２】前時刻のベクトルＡ、Ｂ、Ｃがそれぞれ０
１１１、００００、０１１１で、現時刻のベクトルＡ、
Ｂ、Ｃがそれぞれ０１１１、０００１、１０００の場合
は、ＷＡ、ＷＢ、ＷＣは全て４、ＣＡ、ＣＢ、ＣＣはそ
れぞれ０、１、４であり、近似式（５）によればＰ＝Ｐ
Ｂ、近似式（６）によればＰ＝ＰＢ＋４ＰＣより求ま
る。これを事例１とする。
１１１、００００、０１１１で、現時刻のベクトルＡ、
Ｂ、Ｃがそれぞれ０１１１、０００１、１０００の場合
は、ＷＡ、ＷＢ、ＷＣは全て４、ＣＡ、ＣＢ、ＣＣはそ
れぞれ０、１、４であり、近似式（５）によればＰ＝Ｐ
Ｂ、近似式（６）によればＰ＝ＰＢ＋４ＰＣより求ま
る。これを事例１とする。
【００４３】前時刻のベクトルＡ、Ｂ、Ｃがそれぞれ０
１１０、００００、０１１０で、現時刻のベクトルＡ、
Ｂ、Ｃがそれぞれ０１１０、０００１、０１１１の場合
は、ＷＡ、ＷＢ、ＷＣは全て４、ＣＡ、ＣＢ、ＣＣはそ
れぞれ０、１、１であり、近似式（５）によればＰ＝Ｐ
Ｂ、近似式（６）によればＰ＝ＰＢ＋ＰＣより求まる。
これを事例２とする。
１１０、００００、０１１０で、現時刻のベクトルＡ、
Ｂ、Ｃがそれぞれ０１１０、０００１、０１１１の場合
は、ＷＡ、ＷＢ、ＷＣは全て４、ＣＡ、ＣＢ、ＣＣはそ
れぞれ０、１、１であり、近似式（５）によればＰ＝Ｐ
Ｂ、近似式（６）によればＰ＝ＰＢ＋ＰＣより求まる。
これを事例２とする。
【００４４】事例１と２を比較すると、近似式（５）に
よれば算術論理演算器１３の消費電力は同じである。し
かし、事例１の場合はキャリー伝搬が発生しているた
め、算術論理演算器１３の回路中の動作部分が大きく、
事例２に比べて消費電力も大きいはずである。近似式
（６）を用いれば、事例１の算術論理演算器１３の消費
電力は、事例２のそれよりも大きいことが求められ、よ
り精度の高い消費電力を算出できる。
よれば算術論理演算器１３の消費電力は同じである。し
かし、事例１の場合はキャリー伝搬が発生しているた
め、算術論理演算器１３の回路中の動作部分が大きく、
事例２に比べて消費電力も大きいはずである。近似式
（６）を用いれば、事例１の算術論理演算器１３の消費
電力は、事例２のそれよりも大きいことが求められ、よ
り精度の高い消費電力を算出できる。
【００４５】シュミレーションにより近似式（５）と
（６）の精度の比較を行った結果を示す。
（６）の精度の比較を行った結果を示す。
【００４６】本実施例による算出方法に基づく近似式を
用いると、ベクトルの変化のみをもとに算出するので、
実際の回路では異なる電力を消費するような演算に対し
ても、同じ消費電力が求まることになる。例えば、実際
の回路では（２4 ）2 ＝２５６通りの消費電力が存在す
るが、近似式（５）を用いる場合は５×５＝２５通り、
近似式（６）を用いる場合は５×５×５＝１２５通りの
答えしか存在しないことになる。
用いると、ベクトルの変化のみをもとに算出するので、
実際の回路では異なる電力を消費するような演算に対し
ても、同じ消費電力が求まることになる。例えば、実際
の回路では（２4 ）2 ＝２５６通りの消費電力が存在す
るが、近似式（５）を用いる場合は５×５＝２５通り、
近似式（６）を用いる場合は５×５×５＝１２５通りの
答えしか存在しないことになる。
【００４７】近似式の精度を表すのは以下の式（７）で
定義される分散を求めればよい。分散とはサンプル値の
バラツキを示す値で、値が小さいほどサンプル値のバラ
ツキが小さい。
定義される分散を求めればよい。分散とはサンプル値の
バラツキを示す値で、値が小さいほどサンプル値のバラ
ツキが小さい。
【００４８】 Ｖ（Ｘ）＝Σ（ｘ−ｕ）2 Ｐ（ｘ） ……（７） ここでＶ（Ｘ）は集合Ｘの分散、ｘは集合Ｘの要素、ｕ
は集合Ｘの平均、Ｐ（ｘ）はｘの起こる確率である。
は集合Ｘの平均、Ｐ（ｘ）はｘの起こる確率である。
【００４９】したがって、近似式（５）あるいは（６）
を用いた場合に同じ消費電力が得られる異なるベクトル
を用いた時に、実際の回路での消費電力の分散が小さけ
れば、近似式（５）あるいは（６）は、精度の高い近似
式であることになる。
を用いた場合に同じ消費電力が得られる異なるベクトル
を用いた時に、実際の回路での消費電力の分散が小さけ
れば、近似式（５）あるいは（６）は、精度の高い近似
式であることになる。
【００５０】まず、算術論理演算器の回路には４ビット
のリップル・キャリー・アダーを選んだ。
のリップル・キャリー・アダーを選んだ。
【００５１】出力を考慮しない近似式（５）を用いた５
×５＝２５通りの消費電力の値に対して、出力を考慮す
る近似式（６）を用いた消費電力は５×５×５＝１２５
通りであり、前者の１つに対して５通りが対応するが、
前者の分散と後者のそれとを比較すると、後者の１２５
通りのうち、前者の分散よりも大きくなったのは２３通
りであった。その分散の値は、前者と比べて最悪の場合
で１．３倍である。
×５＝２５通りの消費電力の値に対して、出力を考慮す
る近似式（６）を用いた消費電力は５×５×５＝１２５
通りであり、前者の１つに対して５通りが対応するが、
前者の分散と後者のそれとを比較すると、後者の１２５
通りのうち、前者の分散よりも大きくなったのは２３通
りであった。その分散の値は、前者と比べて最悪の場合
で１．３倍である。
【００５２】逆に出力を考慮しない場合の分散は、最悪
の場合、出力を考慮した場合の５１．０倍であった。
の場合、出力を考慮した場合の５１．０倍であった。
【００５３】続いて、算術論理演算器の回路に４ビット
のキャリー・ルックアヘッド・アダーを選んだ場合のシ
ュミレーション結果を紹介する。
のキャリー・ルックアヘッド・アダーを選んだ場合のシ
ュミレーション結果を紹介する。
【００５４】出力を考慮しない近似式（５）を用いた５
×５＝２５通りの消費電力の値に対して、出力を考慮す
る近似式（６）を用いた消費電力は５×５×５＝１２５
通りであり、前者の１つに対して５通りが対応するが、
前者の分散と後者のそれとを比較すると、後者の１２５
通りのうち、前者の分散よりも大きくなったのは２０通
りであった。その分散の値は、前者と比べて最悪の場合
で１．８倍である。
×５＝２５通りの消費電力の値に対して、出力を考慮す
る近似式（６）を用いた消費電力は５×５×５＝１２５
通りであり、前者の１つに対して５通りが対応するが、
前者の分散と後者のそれとを比較すると、後者の１２５
通りのうち、前者の分散よりも大きくなったのは２０通
りであった。その分散の値は、前者と比べて最悪の場合
で１．８倍である。
【００５５】逆に出力を考慮しない場合の分散は、最悪
の場合、出力を考慮した場合の９．０倍であった。
の場合、出力を考慮した場合の９．０倍であった。
【００５６】入力Ａの変化量が４の場合の分散を以下に
示す。下線を引いた分散が、出力を考慮しない場合より
も大きな値となった分散である。
示す。下線を引いた分散が、出力を考慮しない場合より
も大きな値となった分散である。
【００５７】
【表１】 上の表で、左の欄から順に、Ｂの変化量、出力Ｃの考慮
なしの場合の分散、出力Ｃを考慮した場合の分散であっ
て、出力Ｃの変化量が０、１、２、３、４の場合の分散
を表す。
なしの場合の分散、出力Ｃを考慮した場合の分散であっ
て、出力Ｃの変化量が０、１、２、３、４の場合の分散
を表す。
【００５８】以上のシュミレーション結果から、出力を
考慮する（６）式の方が、消費電力算出の精度が高いこ
とがわかる。
考慮する（６）式の方が、消費電力算出の精度が高いこ
とがわかる。
【００５９】以上、二つの入力ベクトルＡおよびＢを用
いて表した近似式（４）、前時刻から現在の時刻へ移行
する際に値が変化したベクトルを用いて表した近似式
（５）、入力ベクトルＡおよびＢの他に出力ベクトルＣ
を用いて表した近似式（６）についてそれぞれ説明し
た。次に、式（４）〜（６）にそれぞれ関連する他の近
似式について説明する。
いて表した近似式（４）、前時刻から現在の時刻へ移行
する際に値が変化したベクトルを用いて表した近似式
（５）、入力ベクトルＡおよびＢの他に出力ベクトルＣ
を用いて表した近似式（６）についてそれぞれ説明し
た。次に、式（４）〜（６）にそれぞれ関連する他の近
似式について説明する。
【００６０】機能ブロックにｎ個のベクトルＡ１〜Ａｎ
が入力される場合には、所定の関数ｆと所定の定数ｃｏ
ｎｓｔとを用いて、次の（８）を用いて消費電力を算出
することもできる。
が入力される場合には、所定の関数ｆと所定の定数ｃｏ
ｎｓｔとを用いて、次の（８）を用いて消費電力を算出
することもできる。
【００６１】 Ｐ＝ｆ（Ａ1 ，Ａ2 ，…，Ａn ）＋const ……（８） あるいは、機能ブロックに入力されるすべてのベクトル
を用いるのではなく、任意の個数選ばれたベクトルＡｉ
を用いて表わされる関数ｆによる次の（９）式を用いて
もよい。
を用いるのではなく、任意の個数選ばれたベクトルＡｉ
を用いて表わされる関数ｆによる次の（９）式を用いて
もよい。
【００６２】 Ｐ＝ｆ（Ａi ，…）＋const …… （９） また、機能ブロックにｎ個のベクトルＡｉが入力され、
入力ベクトルＡｉのビット幅をＷＡi 、ベクトルＡi の
うち所定の論理値にあるもののビット数をＨＡｉ、ベク
トルＡi に起因して消費される電力の最大値をＰＡi と
した場合、 Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2 ，…，ＨＡ n，ＷＡ1 ，ＷＡ2 ，…，ＷＡn ）＋const ……（１０） で表わされる近似式を用いて消費電力を求めることもで
きる。
入力ベクトルＡｉのビット幅をＷＡi 、ベクトルＡi の
うち所定の論理値にあるもののビット数をＨＡｉ、ベク
トルＡi に起因して消費される電力の最大値をＰＡi と
した場合、 Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2 ，…，ＨＡ n，ＷＡ1 ，ＷＡ2 ，…，ＷＡn ）＋const ……（１０） で表わされる近似式を用いて消費電力を求めることもで
きる。
【００６３】ここで、上記（１０）式は次の（１１）式
のような一次線形式には限定されず、例えば（１２）式
のような二次非線形式も含まれる。
のような一次線形式には限定されず、例えば（１２）式
のような二次非線形式も含まれる。
【００６４】 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／ＷＡ21＋…＋ＰＡn ・Ｈ Ａn ／ＷＡn ＋const …… （１１） Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 2 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 2 ／ＷＡ21＋…＋ＰＡn ・ＨＡn 2 ／ＷＡn ＋const …… （１２） この（１２）式は、機能ブロックが例えばアレイ構造を
した乗算器である場合には、有効である。
した乗算器である場合には、有効である。
【００６５】上記（１０）式では、機能ブロックに入力
される入力ベクトルＡの全てを用いているが、次の（１
３）式のように任意の個数選ばれたベクトルＡｉのみを
用いてもよい。
される入力ベクトルＡの全てを用いているが、次の（１
３）式のように任意の個数選ばれたベクトルＡｉのみを
用いてもよい。
【００６６】 Ｐ＝ｆ（ＰＡi ，ＨＡi ，ＷＡi ，…）＋const ……（１３） この（１３）式においても（１４）式のような一次線形
式のみならず、例えば（１５）式のような二次非線形式
も含まれる。
式のみならず、例えば（１５）式のような二次非線形式
も含まれる。
【００６７】 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋const ……（１４） Ｐ＝ｆ＝ＰＡi ・ＨＡi 2 ／ＷＡi ＋…＋const ……（１５） 機能ブロックにｎ個のベクトルＡi が入力され、この機
能ブロックからｍ個のベクトルＣi が出力される場合
は、次の（１６）式を用いてもよい。
能ブロックからｍ個のベクトルＣi が出力される場合
は、次の（１６）式を用いてもよい。
【００６８】 Ｐ＝ｆ（Ａ1 ，Ａ2 ，…，Ａn ，Ｃ1 ，Ｃ2 ，…Ｃm ）＋const …（１６） ここで、（１６）式には機能ブロックに入力されるベク
トルＡの全てと出力されるベクトルＣの全てが含まれる
が、それぞれ任意の個数選ばれたＡｉおよびＣi のみで
表わされた（１７）式を用いてもよい。
トルＡの全てと出力されるベクトルＣの全てが含まれる
が、それぞれ任意の個数選ばれたＡｉおよびＣi のみで
表わされた（１７）式を用いてもよい。
【００６９】 Ｐ＝ｆ（Ａi ，…，Ｃj ，…）＋const …… （１７） 機能ブロックにｎ個のベクトルＡi が入力され、この機
能ブロックからベクトルＣi が出力され、ベクトルＡi
のビット幅をＷＡi 、ベクトルＡi のうち所定の論理値
にあるもののビット数をＨＣi 、ベクトルＣi に起因し
て消費される電力の最大値をＰＣi とした場合、 Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2 ，…，ＨＡn ，ＷＡ1 ，ＷＡ2 ，…，ＷＡn ，ＰＣ1 ，ＰＣ2 ，…，ＰＣm ，ＨＣ1 ，ＨＣ2 ，…，Ｈ Ｃm ，ＷＣ1 ，ＷＣ2 ，…，ＷＣm ）＋const …… （１８） で表わされる近似式を用いてもよい。
能ブロックからベクトルＣi が出力され、ベクトルＡi
のビット幅をＷＡi 、ベクトルＡi のうち所定の論理値
にあるもののビット数をＨＣi 、ベクトルＣi に起因し
て消費される電力の最大値をＰＣi とした場合、 Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2 ，…，ＨＡn ，ＷＡ1 ，ＷＡ2 ，…，ＷＡn ，ＰＣ1 ，ＰＣ2 ，…，ＰＣm ，ＨＣ1 ，ＨＣ2 ，…，Ｈ Ｃm ，ＷＣ1 ，ＷＣ2 ，…，ＷＣm ）＋const …… （１８） で表わされる近似式を用いてもよい。
【００７０】上記（１８）式は、次の（１９）式のみな
らず、例えば（２０）式のような二次非線形式も含まれ
る。
らず、例えば（２０）式のような二次非線形式も含まれ
る。
【００７１】 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／ＷＡ2 ＋…＋ＰＡn ・Ｈ Ａn ／ＷＡn ＋ＰＣ1 ・ＨＣ1 ／ＷＣ1 ＋ＰＣ2 ・ＨＣ2 ／ＷＣ21＋…＋ＰＣm ・ＨＣm ／ＷＣm ＋const …… （１９） Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 2 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 2 ／ＷＡ2 ＋…＋ＰＡn ・ＨＡｎ2 ／ＷＡn ＋ＰＣ1 ・ＨＣ1 2 ／ＷＣ1 ＋ＰＣ2 ・ＨＣ2 2 ／ＷＣ2 ＋ …＋ＰＣm ・ＨＣ１2 ／ＷＣm ＋const …… （２０） ここで、任意の個数選ばれた入力ベクトルＡｉおよび出
力ベクトルＣｉとを用いて、 Ｐ＝ｆ（ＰＡi ，ＨＡi ，ＷＡi ，…，Ｃj ，ＨＣj ，ＷＣj …）＋const …… （２１） で表わされる近似式を用いてもよい。
力ベクトルＣｉとを用いて、 Ｐ＝ｆ（ＰＡi ，ＨＡi ，ＷＡi ，…，Ｃj ，ＨＣj ，ＷＣj …）＋const …… （２１） で表わされる近似式を用いてもよい。
【００７２】上記（２１）式は、次の（２２）式のみな
らず、例えば（２３）式のような２次非線形式も含まれ
る。
らず、例えば（２３）式のような２次非線形式も含まれ
る。
【００７３】 Ｐ＝ｆ＝ＰＡi ，ＨＡi ／ＷＡi ＋…＋Ｃj ・ＨＣj ／ＷＣj ＋…＋const …… （２２） Ｐ＝ｆ＝ＰＡi ，ＨＡi 2 ／ＷＡi ＋…＋Ｃj ・ＨＣj 2 ／ＷＣj ＋…＋cons t …… （２３） 次に、機能ブロックにｎ個のベクトルＡi が入力され、
ベクトルＡi のビット幅をＷＡi 、ベクトルＡi のうち
前時刻から現在の時刻へ移行する際に論理値が変化した
もののビット数をＨＡi 、ベクトルＡi に起因して消費
される電力の最大値をＰＡi とした場合、 Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2 ，…，ＨＡn ，ＷＡ1 ，ＷＡ2 ，…，ＷＡn ）＋const …… （２４） で表わされる近似式を用いることもできる。
ベクトルＡi のビット幅をＷＡi 、ベクトルＡi のうち
前時刻から現在の時刻へ移行する際に論理値が変化した
もののビット数をＨＡi 、ベクトルＡi に起因して消費
される電力の最大値をＰＡi とした場合、 Ｐ＝ｆ（ＰＡ1 ，ＰＡ2 ，…，ＰＡn ，ＨＡ1 ，ＨＡ2 ，…，ＨＡn ，ＷＡ1 ，ＷＡ2 ，…，ＷＡn ）＋const …… （２４） で表わされる近似式を用いることもできる。
【００７４】この（２４）式には、次の（２５）式のみ
ならず、例えば（２６）式も含まれる。
ならず、例えば（２６）式も含まれる。
【００７５】 Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 ／ＷＡ2 ＋…＋ＰＡn ・Ｈ Ａn ／ＷＡn ＋const …… （２５） Ｐ＝ｆ＝ＰＡ1 ・ＨＡ1 2 ／ＷＡ1 ＋ＰＡ2 ・ＨＡ2 2 ／ＷＡ2 ＋…＋ＰＡn ・ＨＡn 2 ／ＷＡn ＋const …… （２６） ここで、任意の個数選ばれた入力ベクトルＡi および出
力ベクトルＣi とを用いて Ｐ＝ｆ（ＰＡi ，ＨＡi ，ＷＡi …）＋const …… （２７） で表わされる近似式を用いてもよい。
力ベクトルＣi とを用いて Ｐ＝ｆ（ＰＡi ，ＨＡi ，ＷＡi …）＋const …… （２７） で表わされる近似式を用いてもよい。
【００７６】上記（２７）式は、次の（２８）式のみな
らず、例えば（２９）式のような２次非線形式も含む。
らず、例えば（２９）式のような２次非線形式も含む。
【００７７】 Ｐ＝ｆ＝ＰＡi ・ＨＡi ／ＷＡi ＋…＋const …… （２８） Ｐ＝ｆ＝ＰＡi ・ＨＡi 2 ／ＷＡi ＋…＋const …… （２９） 機能ブロックにｎ個のベクトルＡi が入力され、ｍ個の
ベクトルＣj が出力され、ベクトルＡi のビット幅をＷ
Ａi 、ベクトルＡi のうち前時刻から現在の時刻へ移行
する際に論理値が変化したもののビット数をＨＡi 、ベ
クトルＡi に起因して消費される電力の最大値をＰＡi
とし、ベクトルＣj のビット幅をＷＣj、ベクトルＣj
のうち前時刻から現在の時刻へ移行する際に論理値が変
化したもののビット数をＨＣi 、ベクトルＣi に起因し
て消費される電力の最大値をＰＣi とし、任意の個数選
ばれたＡi とＣi とにより表わされる次の（３０）式を
用いることもできる。
ベクトルＣj が出力され、ベクトルＡi のビット幅をＷ
Ａi 、ベクトルＡi のうち前時刻から現在の時刻へ移行
する際に論理値が変化したもののビット数をＨＡi 、ベ
クトルＡi に起因して消費される電力の最大値をＰＡi
とし、ベクトルＣj のビット幅をＷＣj、ベクトルＣj
のうち前時刻から現在の時刻へ移行する際に論理値が変
化したもののビット数をＨＣi 、ベクトルＣi に起因し
て消費される電力の最大値をＰＣi とし、任意の個数選
ばれたＡi とＣi とにより表わされる次の（３０）式を
用いることもできる。
【００７８】 Ｐ＝ｆ＝ＰＡi ・ＨＡi ，ＷＡi ，…，Ｃj ，ＨＣj ，ＷＣj ，…）＋const …… （３０） この（３０）式は、次の（３１）式のみならず、例えば
（３２）式のような２次非線形式も含まれる。
（３２）式のような２次非線形式も含まれる。
【００７９】 Ｐ＝ｆ＝ＰＡi ，ＨＡi ／ＷＡi ＋…＋Ｃj ，ＨＣj ／ＷＣj ＋…＋const …… （３１） Ｐ＝ｆ＝ＰＡi ・ＨＡi 2 ／ＷＡi …＋Ｃj ，ＨＣj 2 ／ＷＣj ＋…＋const …… （３２） 機能ブロックにｎ個のベクトルＡi が入力される場合、
現時刻のＡi をＡi （ｔ）、前時刻のＡi をＡi （ｔ−
１）としたときに、次の（３３）式を用いてもよい。
現時刻のＡi をＡi （ｔ）、前時刻のＡi をＡi （ｔ−
１）としたときに、次の（３３）式を用いてもよい。
【００８０】 Ｐ＝（Ａ1 （ｔ），Ａ1 （ｔ−１），Ａ2 （ｔ），Ａ2 （ｔ−１），…，Ａn （ｔ），Ａn （ｔ−１））＋const ……（３３） あるいは、機能ブロックにｎ個のベクトルＡi が入力さ
れ、ｍ個のベクトルＣj が出力される場合、現時刻のＡ
i をＡi （ｔ）、前時刻のＡi をＡi （ｔ−１）とし、
現時刻のＣj をＣj （ｔ）、前時刻のＣj をＣj （ｔ−
１）としたときに、次の（３４）式を用いてもよい。
れ、ｍ個のベクトルＣj が出力される場合、現時刻のＡ
i をＡi （ｔ）、前時刻のＡi をＡi （ｔ−１）とし、
現時刻のＣj をＣj （ｔ）、前時刻のＣj をＣj （ｔ−
１）としたときに、次の（３４）式を用いてもよい。
【００８１】 Ｐ＝ｆ（Ａ1 （ｔ），Ａ1 （ｔ−１），Ａ2 （ｔ），Ａ2 （ｔ−１），…，Ａ n （ｔ），Ａn （ｔ−１），Ｃ1 （ｔ），Ｃ1 （ｔ−１），Ｃ2 （ｔ），Ｃ2 （ ｔ−１），…，Ｃm （ｔ），Ｃm （ｔ−１））＋const ……（３３） 以上のように、本実施例によればアーキテクチャ設計工
程のような上位の設計工程において消費電力を算出する
ことができる。このため、論理回路設計やトランジスタ
回路設計といった下位の設計工程まで進まないと消費電
力を見積もることができなかった従来の場合と比較し、
消費電力の最適化が可能であり、かつ設計時間及びコス
トの低減が可能である。
程のような上位の設計工程において消費電力を算出する
ことができる。このため、論理回路設計やトランジスタ
回路設計といった下位の設計工程まで進まないと消費電
力を見積もることができなかった従来の場合と比較し、
消費電力の最適化が可能であり、かつ設計時間及びコス
トの低減が可能である。
【００８２】
【発明の効果】以上説明したように、本発明の集積回路
の消費電力算出方法は、動作に必要な機能ブロックがい
ずれであるかを検出し、検出した機能ブロックがそれぞ
れ消費する電力を合計していくことで回路全体の消費電
力を求めるものであり、回路を複数の機能ブロックで構
成する上位の設計工程において消費電力を算出すること
ができるため、消費電力の最適化が可能でかつ設計時間
及びコストの低減が可能である。
の消費電力算出方法は、動作に必要な機能ブロックがい
ずれであるかを検出し、検出した機能ブロックがそれぞ
れ消費する電力を合計していくことで回路全体の消費電
力を求めるものであり、回路を複数の機能ブロックで構
成する上位の設計工程において消費電力を算出すること
ができるため、消費電力の最適化が可能でかつ設計時間
及びコストの低減が可能である。
【００８３】このような本発明の消費電力算出方法は、
本発明の消費電力算出装置を用いて実施することができ
る。
本発明の消費電力算出装置を用いて実施することができ
る。
【図１】本発明の一実施例による集積回路の消費電力算
出装置の構成を示したブロック図。
出装置の構成を示したブロック図。
【図２】本発明の一実施例による集積回路の消費電力算
出方法における処理の手順を示したフローチャート。
出方法における処理の手順を示したフローチャート。
【図３】同消費電力算出方法を適用して消費電力を求め
ることが可能な集積回路としてマイクロプロセッサを例
にとり、そのアーキテクチャ設計工程のモデルを示した
回路図。
ることが可能な集積回路としてマイクロプロセッサを例
にとり、そのアーキテクチャ設計工程のモデルを示した
回路図。
【図４】論理回路の構成の一例を示した回路図。
【図５】トランジスタ回路の構成の一例を示した回路
図。
図。
【図６】本発明の一実施例による集積回路の消費電力算
出方法を用いて消費電力を求めた結果を示したグラフ。
出方法を用いて消費電力を求めた結果を示したグラフ。
１１ オブジェクトコード読込手段 １２ オブジュクトコード実行手段 １３ 機能ブロック検出手段 １４ 消費電力算出手段 １５ 消費電力テーブル １６ 消費電力合計手段 １７ 表示手段 ２１ プログラムカウンタ ２２ 命令キャッシュ ２３ インクリメンタ ２４，２９，３４ マルチプレクサ ２５，２７，３１，３３ ラッチ ２６ レジスタファイル ２８ ブランチアドレス生成器 ３０ 算術論理演算器 ３２ データキャッシュ ４１，４２ ＮＡＮＤゲート ５１，５２ Ｐチャネルトランジスタ ５３，５４ Ｎチャネルトランジスタ
Claims (7)
- 【請求項１】複数の機能ブロックを有する集積回路の消
費電力を算出する方法において、 前記機能ブロックのうち、所定の動作に必要なものを順
次検出していくステップと、 検出された前記機能ブロックが動作するときのそれぞれ
の消費電力を求めるステップと、 前記機能ブロック毎に求めた消費電力を合計し、集積回
路全体の消費電力として出力するステップとを備えたこ
とを特徴とする集積回路の消費電力算出方法。 - 【請求項２】前記消費電力を求めるステップでは、前記
機能ブロック毎に消費電力が予め設定されてテーブルに
登録されており、前記テーブルを参照することで検出さ
れた前記機能ブロックの消費電力を求めることを特徴と
する請求項１記載の集積回路の消費電力算出方法。 - 【請求項３】前記消費電力を求めるステップでは、検出
された前記機能ブロックにｎ（ｎは１以上の整数）個の
ベクトルＡi （ｉは１以上でｎ以下の整数）が入力され
る場合、所定の関数ｆ及び所定の定数const により Ｐ＝ｆ（Ａ1 ，Ａ2 ，…，Ａn ）＋const で表される近似式を用いて消費電力Ｐを算出することを
特徴とする請求項１記載の集積回路の消費電力算出方
法。 - 【請求項４】前記消費電力を求めるステップでは、検出
された前記機能ブロックにｎ個のベクトルＡi が入力さ
れ、検出された前記機能ブロックからｍ（ｍは１以上の
整数）個のベクトルＣj （ｊは１以上でｍ以下の整数）
が出力される場合、所定の関数ｆ及び所定の定数const
により Ｐ＝ｆ（Ａ1 ，Ａ2 ，…，Ａn ，Ｃ1 ，Ｃ2 ，…，Ｃm
）＋const で表される近似式を用いて消費電力Ｐを算出することを
特徴とする請求項１記載の集積回路の消費電力算出方
法。 - 【請求項５】前記消費電力を求めるステップでは、検出
された前記機能ブロックにｎ個のベクトルＡi が入力さ
れる場合、現時刻のＡi をＡi （ｔ）、前時刻のＡi
（ｔ−１）で表す時、所定の関数ｆ及び所定の定数cons
t により Ｐ＝ｆ（Ａ1 （ｔ），Ａ1 （ｔ−１），Ａ2 （ｔ），Ａ
2 （ｔ−１），…，Ａn （ｔ），Ａn （ｔ−１））＋co
nst で表される近似式を用いて消費電力Ｐを算出することを
特徴とする請求項１記載の集積回路の消費電力算出方
法。 - 【請求項６】前記消費電力を求めるステップでは、検出
された前記機能ブロックにｎ個のベクトルＡi が入力さ
れ、検出された前記機能ブロックからｍ個のベクトルＣ
j （ｊ＝１，２，…，ｍ）が出力される場合、現時刻の
Ａi をＡi （ｔ）、前時刻のＡi をＡi （ｔ−１）で表
し、現時刻のＣj をＣj （ｔ）、前時刻のＣj をＣj
（ｔ−１）で表す時、所定の関数ｆ及び所定の定数cons
t により Ｐ＝ｆ（Ａ1 （ｔ），Ａ1 （ｔ−１），Ａ2 （ｔ），Ａ
2 （ｔ−１），…，Ａn （ｔ），Ａn （ｔ−１），Ｃ1
（ｔ），Ｃ1 （ｔ−１），Ｃ2 （ｔ），Ｃ2 （ｔ−
１），…，Ｃm （ｔ），Ｃm （ｔ−１））＋const で表される近似式を用いて消費電力Ｐを算出することを
特徴とする請求項１記載の集積回路の消費電力算出方
法。 - 【請求項７】複数の機能ブロックを有する集積回路の消
費電力を算出する装置において、 前記機能ブロックのうち、所定の動作に必要なものを順
次検出していく機能ブロック検出手段と、 前記機能ブロック検出手段により検出されたそれぞれの
前記機能ブロックが動作するときのそれぞれの消費電力
を算出する消費電力算出手段と、 前記消費電力算出手段がそれぞれの前記機能ブロック毎
に求めた消費電力を合計し、集積回路全体の消費電力と
して出力する消費電力合計手段とを備えたことを特徴と
する集積回路の消費電力算出装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7118712A JPH0844788A (ja) | 1994-05-24 | 1995-05-17 | 集積回路の消費電力算出方法及びその装置 |
| US08/447,714 US5754435A (en) | 1994-05-24 | 1995-05-23 | Method and apparatus for calculating power consumption of integrated circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10986294 | 1994-05-24 | ||
| JP6-109862 | 1994-05-24 | ||
| JP7118712A JPH0844788A (ja) | 1994-05-24 | 1995-05-17 | 集積回路の消費電力算出方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0844788A true JPH0844788A (ja) | 1996-02-16 |
Family
ID=26449572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7118712A Pending JPH0844788A (ja) | 1994-05-24 | 1995-05-17 | 集積回路の消費電力算出方法及びその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5754435A (ja) |
| JP (1) | JPH0844788A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7343276B1 (en) | 1996-06-20 | 2008-03-11 | Ricoh Company, Ltd. | Recording media including code for estimating IC power consumption |
| JP2009140222A (ja) * | 2007-12-06 | 2009-06-25 | Fujitsu Ltd | Ｌｓｉの電力見積方法及びその装置 |
| JP2011107973A (ja) * | 2009-11-17 | 2011-06-02 | Fujitsu Ltd | 電力見積ポイント選択方法及びシミュレーション装置 |
| JP2011242825A (ja) * | 2010-05-14 | 2011-12-01 | Fujitsu Ltd | 消費電力情報算出プログラム、消費電力情報算出方法、及び消費電力情報算出装置 |
| WO2013114745A1 (ja) * | 2012-01-31 | 2013-08-08 | 日本電気株式会社 | 情報処理装置、及び情報処理装置の使用電力算出方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6125334A (en) * | 1997-05-02 | 2000-09-26 | Texas Instruments Incorporated | Module-configurable full-chip power profiler |
| US6002878A (en) * | 1997-07-01 | 1999-12-14 | Motorola, Inc. | Processor power consumption estimator that using instruction and action formulas which having average static and dynamic power coefficients |
| JP4378847B2 (ja) * | 2000-05-26 | 2009-12-09 | ソニー株式会社 | 電子装置を使用する機器 |
| US6810482B1 (en) * | 2001-01-26 | 2004-10-26 | Synopsys, Inc. | System and method for estimating power consumption of a circuit thourgh the use of an energy macro table |
| US6865722B2 (en) * | 2002-12-17 | 2005-03-08 | International Business Machines Corporation | Method of automating chip power consumption estimation calculation |
| US7869965B2 (en) * | 2005-08-17 | 2011-01-11 | Oracle America, Inc. | Inferential power monitor without voltage/current transducers |
| US7551985B1 (en) * | 2006-10-30 | 2009-06-23 | Cadence Design Systems, Inc. | Method and apparatus for power consumption optimization for integrated circuits |
| US10101049B2 (en) | 2015-11-12 | 2018-10-16 | Oracle International Corporation | Determining parameters of air-cooling mechanisms |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555201A (en) * | 1990-04-06 | 1996-09-10 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information |
| WO1993007557A1 (en) * | 1991-10-02 | 1993-04-15 | Kabushiki Kaisha Toshiba | Electronic appliance automatically controlling electric power consumed by components in response to operation time inputted by user |
| JPH05165912A (ja) * | 1991-12-13 | 1993-07-02 | Mitsubishi Electric Corp | 半導体集積回路の消費電力計算装置 |
| JP3052519B2 (ja) * | 1992-01-14 | 2000-06-12 | 日本電気株式会社 | 集積回路の電源配線設計方法 |
| JPH05265605A (ja) * | 1992-03-19 | 1993-10-15 | Fujitsu Ltd | Ｍｏｓｌｓｉの消費電力見積り方法 |
| JPH0660139A (ja) * | 1992-08-05 | 1994-03-04 | Mitsubishi Electric Corp | Ｍｏｓトランジスタの論理機能ブロックの消費電力計算装置 |
| US5602753A (en) * | 1994-04-19 | 1997-02-11 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for estimating power dissipation and method and apparatus of determining layout/routing |
| US5557557A (en) * | 1994-10-04 | 1996-09-17 | Texas Instruments Incorporated | Processor power profiler |
| US5625803A (en) * | 1994-12-14 | 1997-04-29 | Vlsi Technology, Inc. | Slew rate based power usage simulation and method |
-
1995
- 1995-05-17 JP JP7118712A patent/JPH0844788A/ja active Pending
- 1995-05-23 US US08/447,714 patent/US5754435A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7343276B1 (en) | 1996-06-20 | 2008-03-11 | Ricoh Company, Ltd. | Recording media including code for estimating IC power consumption |
| JP2009140222A (ja) * | 2007-12-06 | 2009-06-25 | Fujitsu Ltd | Ｌｓｉの電力見積方法及びその装置 |
| JP2011107973A (ja) * | 2009-11-17 | 2011-06-02 | Fujitsu Ltd | 電力見積ポイント選択方法及びシミュレーション装置 |
| JP2011242825A (ja) * | 2010-05-14 | 2011-12-01 | Fujitsu Ltd | 消費電力情報算出プログラム、消費電力情報算出方法、及び消費電力情報算出装置 |
| WO2013114745A1 (ja) * | 2012-01-31 | 2013-08-08 | 日本電気株式会社 | 情報処理装置、及び情報処理装置の使用電力算出方法 |
| US9600388B2 (en) | 2012-01-31 | 2017-03-21 | Nec Corporation | Information processing apparatus that computes power consumption for CPU command |
Also Published As
| Publication number | Publication date |
|---|---|
| US5754435A (en) | 1998-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0844788A (ja) | 集積回路の消費電力算出方法及びその装置 | |
| US6002878A (en) | Processor power consumption estimator that using instruction and action formulas which having average static and dynamic power coefficients | |
| de la Guia Solaz et al. | A flexible low power DSP with a programmable truncated multiplier | |
| US20080077381A1 (en) | System for Verification of Digital Designs Using Case-Splitting via Constrained Internal Signals | |
| US8327120B2 (en) | Instructions with floating point control override | |
| US20070214447A1 (en) | Behavioral synthesis apparatus, behavioral synthesis method, method for manufacturing digital circuit, behavioral synthesis control program and computer-readable recording medium | |
| Sawitzki et al. | CoMPARE: A simple reconfigurable processor architecture exploiting instruction level parallelism | |
| Ratkovic et al. | Physical vs. physically-aware estimation flow: case study of design space exploration of adders | |
| Glokler et al. | ICORE: A low-power application specific instruction set processor for DVB-T acquisition and tracking | |
| US7284029B2 (en) | 4-to-2 carry save adder using limited switching dynamic logic | |
| Ayala-Rincón et al. | Modeling a reconfigurable system for computing the FFT in place via rewriting-logic | |
| Echavarria et al. | Can approximate computing reduce power consumption on FPGAs? | |
| Renjith et al. | Design and Performance Analysis of Various 32-bit Hybrid Adders using Verilog | |
| Culau et al. | An efficient single core flexible processor architecture for 4096-bit montgomery modular multiplication and exponentiation | |
| Nayak | Implementation of 32-Bit Arithmetic Logic Unit on Xilinx using VHDL | |
| Gallin et al. | Architecture level optimizations for Kummer based HECC on FPGAs | |
| Hesselbarth et al. | Fast and accurate power estimation for application-specific instruction set processors using FPGA emulation | |
| Hida et al. | A 2-clock-cycle Naïve Bayes classifier for dynamic branch prediction in pipelined RISC microprocessors | |
| US20240111489A1 (en) | Bignum addition and/or subtraction with carry propagation | |
| Venishetty et al. | Low Power Hardware Design for N-Bit Fixed Point Division Algorithm Using GDI Logic | |
| Harris | Logical effort of higher valency adders | |
| Roy et al. | An accurate energy estimation framework for VLIW processor cores | |
| Thwal et al. | Implementation of Adder-Subtracter design with VerilogHDL | |
| Shahid et al. | A generic approach to the development of coprocessors for elliptic curve cryptosystems | |
| Kumar et al. | Design of Low Power Multiplier with Improved Column Bypassing Scheme |