JPH058417B2 - - Google Patents

Info

Publication number
JPH058417B2
JPH058417B2 JP20086183A JP20086183A JPH058417B2 JP H058417 B2 JPH058417 B2 JP H058417B2 JP 20086183 A JP20086183 A JP 20086183A JP 20086183 A JP20086183 A JP 20086183A JP H058417 B2 JPH058417 B2 JP H058417B2
Authority
JP
Japan
Prior art keywords
wiring
data
electronic component
connection
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20086183A
Other languages
English (en)
Other versions
JPS6093436A (ja
Inventor
Isao Yamaguchi
Osamu Kaneuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Tohbu Semiconductor Ltd
Priority to JP58200861A priority Critical patent/JPS6093436A/ja
Publication of JPS6093436A publication Critical patent/JPS6093436A/ja
Publication of JPH058417B2 publication Critical patent/JPH058417B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、電子部品実装配線基板の設計作図
に適用して特に有効な装置に関するもので、たと
えば、厚膜混成集積回路の実装配線基板の設計作
図に利用して有効な装置に関するものである。
〔発明の目的〕
この発明の目的は、電子部品実装配線基板の設
計作図を効率よく、短期間に行なうことを可能に
する装置を提供するものである。
この発明の前記ならびにそのほかの目的と特徴
については、本明細書の記述および添附図面から
明らかになるであろろう。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
(1) 配線基板の外形表示、実装すべき電子部品の
外形表示、電子部品外形の移動並びに移動後の
表示、電子部品外形の電極と配線基板外形の外
部端子との接続表示等を画面上で行ない得る装
置を用いることにより、電子部品実装配線基板
の設計作図を効率よく、短期間に行なうことを
可能にするという目的を達成するものである。
(2) 配線基板の表面と裏面ととに電子部品を実装
する電子部品配線基板の設計に際し、配線基板
の表面と裏面とを別個の分離した画像として同
一画面上に表示し得る装置を用いることによ
り、電子部品実装配線基板の設計作図を効率よ
く、短期間に行なうことを可能にするという目
的を達成するものである。
〔実施例〕
以下、この発明の代表的な実施例を図面を参照
しながら説明する。
第1図はこの発明の電子部品実装配線基板設計
作図装置のシステム構成図を示す。
このシステムは、特に厚膜混成集積回路の実装
配線基板設計作図のために開発されたもので
IDAS−H(ruma esign utomation
ystem for ybrid ICs)と名付けられ、基本
的には基本設計作図システムと、図形編集システ
ムとにより構成されている。
基本設計作図システムは、8ビツト・64Kバイ
トのパーソナル・コンピユータ(PC8801)S2
と、周辺機器としてのプリンタS21,フロツピ
ーデイスクS22、および自動製図機(以下、X
−Yプロツタと称する)S18とにより構成され
ている。なお、X−YプロツタS18はインター
フエイス(RS232C)を介してパーソナル・コン
ピユータS2に接続されている。
図形編集システムは16ビツト・512Kバイトの
パーソナル・コンピユータ(S9500)S1と、周
辺機器としてグラフイツク・デイスプレイS1
1、タブレツトS12、ハードコピーS13、プ
リンタS14、10MバイトのミニデイスクS1
5、1MバイトのフロツピーデイスケツトS16、
デジタイザS17およびX−YプロツタS18と
により構成されている。なお、デジダイザS17
とX−YプロツタS18とはインターフエイス
(GP−IB)を介してパーソナル・コンピユータ
S1に接続されている。
第1図のシステムの動作は後述する説明により
明らかとなるであろう。
第2図は第1図のシステムを用いた場合の厚膜
混成集積回路の実装配線基板設計の流れ図を示
す。
実装配線基板設計は基本的に、基本データ作成
工程、部品配置工程、配線路設計工程、座標デー
タ情報図作成工程、およびパターン図作成工程よ
りなる。
前記基本データ作成工程は、顧客より提出され
た回路図、配線基板外形仕様に基づき、配線基板
外形データ、結線データ、部品ライブラリー追加
登録が行なわれる。
前記部品配置工程は、前記基本データ作成工程
で作成されたデータを基にして、画面上で配線基
板外形上に実装すべき電子部品外形を順次配置
し、かつ配線基板外形の外部端子と電子部品外形
の電極との結線表示ならびに電子部品相互間の結
線表示も行ない最適配置がなされる。
前記配線設定工程は、後述するラバー・バンド
法を用いて、各結線を配線基礎に対して水平・垂
直な線分に折り曲げて最適配線させていくもので
画面上で処理される。
前記座標データ情報図作成工程は、前記配線路
設定工程で処理された結線に幅をつけるととも
に、クロス配線を処理して層別指定を行なうもの
で、やはり画面上で処理される。
前記パターン図作成工程は、前記座標データ情
報図作成に基づいて、各層別に第1図に示すデジ
タイザS17を用いて厚膜印刷マスク用の層別図
形を作成する。
なお、前記部品配置工程、前記配線路設定工
程、ならびに座標データ情報図作成工程は、第1
図に示す基本設計作図システムにより処理され、
前記パターン図作成工程は、第1図に示す図形編
集システムにより処理される。
ここで、第3図〜第32図及び第1表を参照し
第1の設計例を、第33図〜第36図を参照し第
2の設計例を説明する。
第1の設計例 第1の設計例は配線基板の一主面のみに電子部
品を実装する厚膜混成集積回路の実装配線基板の
設計作図例である。以下、各工程毎に説明する。
基本データ作成工程: 第3図は顧客より提出された厚膜混成集積化さ
れるべき回路図である。回路図中、外枠の丸印は
回路の外部端子を示し、その内GND、−5,+5,
−12,+12,+24は用いられる電源電圧値を示して
いる。HD×××1,HD×××2,HD×××
3,HA×××1は半導体集積回路チツプ(以
下、ICチツプと略す)を示し、各ICチツプ外形
周辺に附された数字は各々用いられるべき端子番
号を示す。A781,C641はトランジスタを
示している。ダイオードは全てトランジスタC2
462のコレクターベース接合を用いることを第
3図左下に示している。各抵抗は、その抵抗値、
消費電力が附されている。各コンデンサは、その
容量値が附されている。
第4図は、顧客より提出された配線基板の外形
仕様に基づいて決定された配線基板を示す。配線
基板外形仕様には、(1)基板サイズ、(2)シングルイ
ンラインかデユアルインラインかの指定、(3)外部
端子間のピツチ間隔、(4)両面実装か一主面のみの
実装かの指定があり、その他仕様として、(5)配線
幅、(6)配線間隔等がある。第4図における配線基
板の外形仕様は、配線基板1の外形として横のサ
イズYが50.8mm、縦のサイズXが24.5mm、外部端
子2相互間のピツチ間隔xが0.3mm、一主面のみ
の実装でシングルインラインを用いることを示し
ている。
第3図の回路図および第4図に示した配線基板
外形仕様に基づいて、配線基板外形データ、部品
ライブラリー追加登録、線線データの基本データ
作成が行なわれる。
配線基板外形データは先に述べた、(1)基板サイ
ズ、(2)シングルインラインかデユアルインライン
かの指定、(3)外部端子間のピツチ間隔、(4)両面実
装か一主面のみの実装かの指定、(5)配線幅、(6)配
線間隔等のデータを第1図に示すパーソナル・コ
ンピユータS2で入力処理し、パーソナル・コン
ピユータS2の画面(図示せず)、プリンタS2
1、X−YプロツタS18に配線基板外形表示が
逐次行なえるような形でフロツピーデイスクS2
2に記憶させておく。
部品ライブラリー追加登録は、既存の部品ライ
ブラリーの中に顧客が要求している電子部品が登
録されているか否かチエツクし、要求されている
電子部品が登録されていない場合に行なわれる。
なお、部品ライブラリーに登録できる電子部品に
は半導体集積回路、トランジスタ、ダイオード、
チツプコンデンサ等がある。また、膜抵抗につい
ては、その外形寸法が多種多様であるためライブ
ラリー化されていない。
部品ライブラリーは第5A図〜第5C図に一例
としてあげた電子部品外形をデータ化して、第1
図に示すフロツピーデイスクS22のエリア内に
記憶されており、その状態を第6図に示してある 第5A図は、半導体集積回路(HD×××0)
の外形を示す。3は、部品外形の所定点を示す。
4は半導体チツプ外形を示し、5は半導体チツプ
の周辺に配置されるボンデイング・パツドを示
す。データとしては、所定点3に対する各ボンデ
イングの位置座標、半導体チツプの寸法、ボンデ
イング・パツドの寸法、ボンデイング・パツドの
番号、等があり、第6図のA−01のエリアに記
憶されている。なお、他の集積回路についても同
様にデータが他のエリアに記憶されている。
第5B図は、ミニモールド型のトランジスタ
(SC2460)の外形を示している。3は、部品形状
の所定点を示し、6はモールド部外形を示し、
7′〜7″は各々コレクタ電子部極、ベース電極、
エミツタ電極を示す。データとしては、所定点3
に対する各電極の位置座標、モールド部外形6の
寸法、電極7′〜7の寸法等があり、第6図の
A−02のエリアに記憶されている。その他のト
ランジスタについても同様にデータ化され、記憶
されている。
第5C図は、チツプコンデンサ(C0.020)の部
品外形を示している。3は部品外形の所定点を示
し、8,8′は電極を、9はチツプコンデンサ本
体の外形を示している。データとしては、所定点
3に対する電極8,8′の位置座標、チツプコン
デンサ外形9の寸法、電極8,8′の寸法等があ
り、第6図のA−03のエリアに記憶されてい
る。他のチツプコンデンサについてのデータも同
様に他のエリアに記憶されている。
部品ライブラリー追加登録を行なう必要がある
か否かを確かめるために、第6図に示した登録済
み、部品ライブラリーの情報を第1図フロツプデ
イスクS22から読み出し、プリンタS21によ
つてリストの型で打ち出す。打ち出されたリスト
を参照して、図3に示す顧客回路図内で要求され
ている電子部品を各々チエツクする。
今、第6図に示す部品ライブラリー中には、第
3図の回路図で顧客が要求している半導体集積回
路HD×××1が存在していないので、HD××
×1を部品ライブラリーに追加登録する必要があ
る。
第7図は、部品ライブラリーへの追加登録処理
を示す説明図である。
まず、追加登録すべきHD×××1の所定点3
に対する各ボンデイングパツド5の位置座標のデ
ータ、半導体チツプ外形4の外形寸法、ボンデイ
ングパツド5の寸法、各ボンデイングパツド5の
番号等のデータが作成される。作成されたデータ
は第1図のパーソナル・コンピユータS2を介し
て処理され、フロツピーデイスクS22の部品ラ
イブラリーエリア中例えばA−11に記憶され
る。
結線データの作成に際し、まず第3図の回路図
に用いられている各電子部品に部品No.が付され、
また、外部端子の番号も付される。
第8図は、部品No.外部端子の番号付けが終了し
た回路図を示している。すなわち、同図におい
て、半導体集積回路はT1〜T4に、トランジス
タはM1〜M8に、抵抗はR1〜R18に、チツ
プコンデンサはC1〜C9に部品No.が付されてい
る。また、配線基板の外部端子の番号を示す数字
も同図外枠の丸印の中に各々付されている。
次に結線データの作成につき具体的に説明す
る。
第9A図〜第9D図は、各々第8図に示す回路
図の一部分を示し、第10図は結線データの記憶
状態を示す概略図である。
第9A図において、R1,R2は、抵抗の部品
No.を示し、P2,P9は配線基板の外部端子番号
を示している。抵抗R1の端子データとしてRU
11,RU12、と付されているが、前3文字は
抵抗の部品No.を示し、残りの1文字は各々端子番
号を示す。なおUの記号はスペースを示すもので
ある。同様に抵抗R2の端子データとしてはRU
21,RU22と表現される。配線基板の外部端
子の端子データとしてP2はPU21と示されて
いるが、前3文字は外部端子番号を示し、残りの
1文字は端子番号を示す。なおUの記号はスペー
スを示すものである。同様にP9についてもPU
91と表現される。
結線データは、接続されるべき端子間の端子デ
ータを対とすることにより作成される。すなわ
ち、P2とR1の結線データはPU21−RU2
1と表現される。以下同様にして、P9とR1は
PU91−RU12,P2とR2はPU21−RU
21,R1とR2がRU11−RU21と作成さ
れる。
第9B図は、半導体集積回路T3における端子
データの作成を示しており、基本的には第9A図
で説明した方法により、電極(ワイヤー・ボンデ
イングパツド)6についてTU36、電極1につ
いてはTU31と表現される。
第9C図は、チツプコンデンサC1における端
子データの作成を示しており、基本的には第9A
図で説明した方法により、CU11,CU12と表
現される。
第9D図は、トランジスタM8における端子デ
ータの作成を示しており、基本的には第9A図で
説明したようにMU81,MU82,MU83と
表現される。なお、端子番号1,2,3はコレク
タ、ベース、エミツタを示す。
上記第9A図〜第9D図で説明したような方法
を用いて、第8図の回路図中における全ての端子
データ並びに結線データが作成される。これらの
結線データは第1図のパーソナル・コンピユータ
S2を介してフロツピー・デイスクS22の結線
データエリアに記憶される。
第10図には第9A図で考えられ得る結線デー
タの記憶状態の概要図が示されているが、他の結
線データも同様に記憶される。なお、同図中、
ML−1は結線No.のエリアを示し、ML−2は結
線データエリアを示す。
部品配置工程: 第11図に部品配置工程における流れ図が示さ
れている。以下、STEP1から順に簡単に説明す
る。
STEP1において、第1図のパーソナル・コン
ピユータS2を介してフロツピー・デイスクS2
2に記憶されている配線基板外形データを読み出
し、パーソナル・コンピユータS2の画面上に表
示させる。
STEP2において、配置すべき電子部品が残つ
ているか否かチエツクし、残つていない場合には
STEP7に進み、残つている場合には、配置すべ
き電子部の選択が行なわれる。配置すべき電子部
品が抵抗である場合には、後述するように、要求
されている抵抗値、消費電力等を考慮して、その
外形寸法が算出される。配置すべき電子部品が抵
抗でない場合には、配置すべき電子部品外形のデ
ータを第1図のパーソナル・コンピユータS2を
介してフロツピーデイスクS22に記憶されてい
る部品ライブラリーエリアから読み出す。
STEP3において、配置すべき電子部品外形を
第1図のパーソナル・コンピユータS2の画面上
のサブエリアに表示する。
STEP4において、前記画面上のサブエリアに
表示される電子部品外形を第1図のパーソナル・
コンピユータS2のカーソル操作によつて、既に
画面上に表示されている配線基板外形上に重ね表
示される。それと同時に、電子部品外形の所定点
の位置座標をカーソルの位置座標とし、前記所定
点に対する各電極の位置座標が算出される。また
配置された電子部品に関連する結線データが、第
1図のパーソナル・コンピユータS2を介してフ
ロツピーデイスクS22の結線データエリアから
読み出される。それによつて、画面上に配置され
た電子部品外形の電極と結線関係にある他の電子
部品外形の電極間の結線表示および配線基板外形
の外部端子ととの結線表示がなされる。
STEP5においては、STEP4に配置された電子
部品外形の位置が適当か否か検討し、適当の場合
は、STEP2に戻り、次の配置すべき電子部品の
選択がなされる。適当でない場合はSTEP5に進
む。また、特に抵抗等においては、配置したもの
スペース等の関係でその配置が適当でないものに
ついては、適当な外形寸法を算出するために、
STEP2に戻される場合もある。
STEP6において、配置訂正は、電子部品移動
あるいは回転により行なわれる。移動あるいは回
転がなされた場合には、その都度、電子部品外形
の所定点の位置座標が書き変えられるため、カー
ソルの位置座標を中心にした、あるいは回転され
た電子部品外形が画面上に表示される。また結線
表示もSTEP4で説明したように自動的に処理さ
れ、表示される。STEP6終了後、STEP5に戻
り、配置訂正なければ、STEP2に戻る。
STEP7は、STEP2ですべての電子部品外形の
配置が終了した時点で全体の電子部品外形配置を
画面上で検討して、配置訂正すべき電子部品外形
があるか否かチエツクする。訂正がない場合は、
部品配置工程の終了となる。訂正がある場合には
STEP8に進む。
STEP8において、配置訂正したい電子部品No.
を指定する。
STEP9において、電子部品外形の変更、同一
電子部品外形での移動、回転いずれか選択され
る。
STEP10において、STEP6で説明した方法で
配置訂正がなされる。
以上、部品配置工程の流れ図に説明したが、各
STEPを具体的に説明する前に、膜抵抗外形算出
流れ図を説明する。
第12図は、膜抵抗外形算出流れ図を示す。
以下、STEP1から順に説明する。
STEP1において、膜抵抗の外形寸法の決定要
因となる抵抗値R、シート抵抗値ρ、消費電力
W、公称値倍率を第1図のパーソナル・コンピユ
ータS2に入力する。
STEP2において、第1図のパーソナル・コン
ピユータS2によつて、R=l/W・ρよりw,l を算出する。ここで、Rは抵抗値を、lは膜抵抗
の長さ、wは膜抵抗の幅を、ρはシート抵抗を示
す。wとlが算出されると、自動的に膜抵抗外形
の面積S=w・l,wとlの比率k=l/wが算出 される。
STEP3において、STEP1で入力した消費電力
Wとその抵抗材料等により決定され得る最大消費
電力と比較し、消費電力Wが小さければSTEP6
に進み、大きければSTEP4に進む。
STEP4において、消費電力Wが最大消費電力
より大きい場合、抵抗の信頼度的問題により他の
要因もまぜて、wとlを検討せねばならず、1mm2
あたりの最大消費電力より入力した消費電力Wと
の兼ね合いから、膜抵抗外形の面積S1が自動的
に算出される。
STEP5において、STEP4で算出された膜抵抗
外形の面積とSTEP2で算出された膜抵抗外形の
面積Sとを比較し、面積の大きい方が安定してい
るため、STEP2より算出された面積Sが大きい
か、等しければSTEP6に進み、小さければ
STEP7に進む。
STEP6においては、膜抵抗の外形寸法l,w
がSTEP2で算出されたものでよいことを示して
いるのでSTEP8に進む。
STEP7において、STEP2で算出されたw,l
の比率kとSTEP4で算出された膜抵抗外形の面
積S1、膜抵抗の最小幅または長さを加味して
w,lを決定する。
STEP8において、STEP2、あるいはSTEP7で
算出された膜抵抗外形の寸法w,lにより座標変
換され、第1図パーソナル・コンピユータS1の
画面のサブエリアにその外形が表示される。
第13図は第12図の膜抵抗外形算出により得
られた膜抵抗外形の画面表示を示している。同図
中3は、膜抵抗外形の所定点を示し、10,1
0′は電極を示す。なお、膜抵抗外形の所定点に
対する電極の位置座標、膜抵抗外形の寸法等のデ
ータは、後述するように部品No.とともに、部品配
線後に、第1図に示すパーソナル・コンピユータ
S2を介してフロツピーデイスクS22に記憶さ
れる。
次に、部品配置工程を具体的に説明する。
第14図は配線基板外形の画面表示を示す。同
図において、11は、第1図のパーソナル・コン
ピユータS2の画面を示し、12は、画面のサブ
エリアを示し、1は配線基板外形を示し、2は配
線基板外形の一部である外部端子を示している。
前記配線基板外形の画面表示は、第1図のパー
ソナル・コンピユータS2を介してフロツピーデ
イスクS22に記憶されている配線基板外形デー
タを読み出し、パーソナル・コンピユータS2で
座標処理されることにより行なわれる。なお、配
線基板外形の画面表示は標準のサイズで行なわれ
るが、その寸法を任意に制御して表示することも
可能である。
第15図は、第14図に示す画面のサブエリア
12に電子部品外形を表示させる際の電子部品外
形データの読み出しを示している。同図中、AL
は第1図に示すフロツピーデイスクS22の部品
ライブラリーエリアを示し、MPは、前記フロツ
ピーデイスクの他のエリアを示す。
今、製品名HD×××3、部品No.T3を画面表
示する際の外形データ読み出しを例に上げ説明す
る。
まず、第1図に示すパーソナル・コンピユータ
S2に製品名HD×××3、部品No.T3を入力す
ると、第1図に示すフロツピーデイスクS22の
部品ライブラリーエリアAL中、HD×××3の
外形データが読み出され、前記パーソナル・コン
ピユータS2で座標処理される。また、読み出さ
れたHD×××3の外形データと、入力された部
品No.T3は、前記フロツピーデイスクS22のエ
リアMPに書き込まれ、登録される。なお、前記
部品ライブラリーエリアALにデータのない膜抵
抗については、先に述べたように第12図で説明
した膜抵抗算出処理により、外形データが作成さ
れ、前記フロツピーデイスクS22のエリアMP
にその部品No.とともに書き込まれ、登録される。
外形データの読み出し並びに座標処理された電
子部品外形は、第16図に示すように、画面のサ
ブエリア12に表示される。なお、同図中、13
は電子部品外形を示し、一例としてHD×××3
の電子部品外形を示している。尚、電子部品外形
表示と同時にその部品No.(T3)も表示される。
サブエリア12に表示された電子部品外形の所定
点の座標は、サブエリアの位置になつている。
第17図は、サブエリア12に表示された電子
部品外形13を配線基板外形1上に移動配置した
結線情報付き電子部品外形の画面表示を示す。
電子部品外形13のサブエリア12からの移動
に際し、まず電子部品外形13回転が必要かどう
か画面11を見ながら検討し、回転が必要な場合
は、第1図のパーソナル・コンピユータS2より
回転データを入力することにより、画面11上で
電子部品外形13が任意に回転表示される。
サブエリア12に×印で示したカーソルを第1
図に示すパーソナル・コンピユータS2で移動制
御することにより、カーソルの移動とともに、電
子部品外形13も移動する。13′は、既に画面
表示されている配線基板外形1上にカーソルによ
つて移動された電子部品外形を示す。また14
は、サブエリアより移動されたカーソルの新たな
位置を示す。
配線基板外形1上に移動配置された電子部品外
形13′の所定点の位置座標は、カーソルの位置
14の座標と一致する。
配線基板外形1上に電子部品外形の配置が行な
われた時点で、電子部品外形の電極と配線基板外
形1の外部端子2との間に結線表示L1〜L5が
なされる。なお、他の電子部品外形が既に配置さ
れている場合には、それらの電極との間も結線表
示される。
上記結線表示は、第1図のフロツピーデイスク
S22中に記憶されている、各部品No.の外形デー
タ(第15図に示すMP)、と結線データ(第1
0図に示す)を基にして第1図に示すパーソナ
ル・コンピユータS2により処理される。
すなわち、電子部品外形の所定点の座標はカー
ソルの移動の都度カーソルの位置に書き換えられ
ている。そして、電子部品外形の各電極の画面上
における位置は、前記外形データ中の所定点に対
する各電極の位置座標データに基づき算出され
る。また、電子部品外形の電極と結線関係にある
配線基板外形の外部端子並びに、他の電子部品外
形の電極は前記結線データより把握することが出
来る。
第18図には、結線情報付き電子部品外形の画
面上の移動を示す。
第17図に示す電子部品外形13′の位置が適
正でないと判断された場合には、第18図に示す
ように、カーソルの位置14を適正と思われる位
置14′に移動させることによつて、その位置に
電子部品外形表示13″並びに結線表示L1′〜L
5′が自動的に行なわれ、カーソルの位置14に
おける電子部品外形13′並びに結線L1〜L5
が画面11より消去される。
上記第15図〜第18図で述べた電子部品外形
配置作業(第11図のSTEP2〜STEP6)が全て
の電子部品について行なわれる。全ての電子部品
外形の配置が終了した段階で各電子部品外形の配
置が適正かどうか画面上でチエツクし、適正でな
い電子部品外形についてはその部品No.を第1図に
示すパーソナル・コンピユータS2より指定す
る。指定された部品No.の電子部品外形並びにその
部品に関連する結線表示は画面上から消去され、
新ためて前記第15図〜第18図の作業を繰り返
すこととなる(第11図STEP7〜STEP10)。
なお、各電子部品外形配置が終了する毎に結線
表示が自動的に行なわれるが、各結線の線長デー
タ並びに途中段階の総結線長データは第1図に示
すパーソナル・コンピユータS2を介してフロツ
ピーデイスクS22中の結線データエリアに記憶
される。前記総結線データ長は電子部品外形配置
終了毎に逐次更新され、画面上に表示される(図
示していない)。
第19図には結線情報付き電子部品外形配置完
成図を示す。
第19図において、各結線には、第1図に示す
フロツピーデイスク中の結線データエリアに記憶
されている各結線の結線長データを短い順にソー
トすることにより、結線No.が付される(図示せ
ず)。
第19図に示す結線情報付き電子部品外形配置
完成図あるいは、結線情報付きでない電子部品外
形配置完成図(図示せず)は、第1図に示すフロ
ツピーデイスクS22に記憶されている配線基板
外形データ、電子部品外形データ、結線データを
第1図に示すパーソナル・コンピユータS2で読
み出し、処理することによつて第1図に示すプリ
ンタS21,X−YプロツタS18上に表示する
ことも可能である。
配線路設定工程: 配線路設定工程の説明を行なう前に、配線路設
定法の1つとして本発明で用いられているラバ
ー・バンド法につき説明する。
第20図に示すようにラバー・バンド法による
配線の設定は、A,B間の初期結線l0をゴム紐に
見たててA1,A2,A3……Ao点に杭打ちするごと
く座標設定するものであり、A−A1間、A1−A2
間、A2−A3間、…Ao−B間の各線分は基本的に
配線基板に対して垂直、水平となるように設定さ
れていく。なお、座標設定未処理線分は点線で示
すように逐次表わされる。
次に、配線路設定工程の流れにつき、第21図
を参照し簡単に説明する。
STEP1において、導体抵抗値データを第1図
に示すパーソナル・コンピユータS2より入力
し、画面上に表示させる。
STEP2において、画面上に表示されている第
19図に示す結線情報付き電子部品外形配線完成
図形のうち、電子部品外形表示を残して、全ての
結線情報を画面上から消す。次いで、結線長の短
い順に未処理結線20本を画面上に表示させる。
STEP3において、配線路設定処理結線数と総
結線数を比較し、配線路設定処理結線数が総結線
数より小さい時にはSTEP4へ進む。もし等しい
か、大きい時にはSTEP6に進む。
STEP4において、各結線の配線路設定の開始、
終了を第1図に示すパーソナル・コンピユータS
2でキー入力する。開始の場合は、STEP5に進
み、終了の場所は、次の処理すべき結線を画面上
で指示する。
STEP5において、実際に未処理配線路設定結
線をラバー・バンド法に基づき、配線路設定処理
を画面上で行なう。
STEP6において、全ての結線に対して配線路
設定が終了した段階で、訂正すべき配線路設定結
線がないか否か画面上でチエツク、訂正するもの
があれば、カーソルで指定する。指定された訂正
すべき配線路設定結線は自動的に元の未処理配線
路設定結線で画面上に表示される。
STEP7において、訂正すべき未処理配線路設
定結線に対する配線路設定が行なわれる。
次に、配線路設定工程につき具体的に第22図
〜第24図を参照し説明する。
第22図は、画面上における配線路設定作業の
途中を示している。同図中、15はカーソルの位
置を示す。16は、配線路設定処理済結線のうち
の1本を示し、他の実線で示す結線も同様に配線
路設定済結線を示す。17は、今から配線路設定
が行なわれる配線路設定未処理結線を示す。18
は、20本単位で表示される配線路設定未処理線分
のうちの1本を示し、他の1点鎖線で示す結線も
同様に20本単位で表示される配線路設定未処理結
線を示す。なお、前記1点鎖線で示した配線路設
定未処理線分18よりも線長の長い配線路設定未
処理結線は、前記1点鎖線で示した配線路設定未
処理結線18全てについて配線路設定がなされる
まで画面上には表示されない。また、配線路設定
済結線16の群、今から配線路が設定される配線
路未処理結線17、及び20本単位で表示される配
線路設定未処理外部18の群は各々別個の色で表
示するようになつており、設計者の配線路設定作
業の能率を図つている。
第23A図〜第23F図には、第22図に示す
配線路設定未処理結線17に対する配線路設定を
各座標点設定毎に示している。
第23A図において、配線路設定未処理結線1
7は部品No.R15の一部の座標点A11と部品No.
R11の一端の座標点B0との間を直線で結び線
として、他の結線と区別された色で画面上に表示
されている。
第23B図において、カーソル15を座標点A
12に移動し、その点を設定すると、座標点A1
1と座標点A12間の線分は座標点A12と座標
点B0間の線分と色で区別され画面上に表示され
る。また、上記設定された座標点A12のデータ
は、第1図に示すパーソナル・コンピユータS2
を介して、第1図に示すフロツピーデイスクS2
2中の該当結線No.のエリアに記憶される。
同様にして、第23C図で座標点A13を、第
23D図で座標点A14を、第23E図で座標点
A15を、第23F図で座標点A16を順次設定
することにより、配線路の設定が行なわれる。な
お、配線路設定途中、あるいは配線路設定後にお
いて、配線路設定をキヤンセルし、最初から配線
路設定を行なうことを可能である。また、画面上
には、配線路設定対象の結線No.、配線長、導体抵
抗値が表示される。なお、配線長と導体抵抗値の
値は座標点を設定する度に変化し表示される。こ
れにより設計の目安が可能となる。
以上、第23A図〜第23F図で配線路設定未
処理結線17の配線路設定についてて述べたが、
以下同様にして全ての結線について同様の配線路
設定を短い結線長順に行なつていく。全ての結線
に対して配線路の設定が終了した段階で、第1図
に示すフロツピーデイスク中の全ての結線データ
を第1図に示すパーソナル・コンピユータS2に
読み出し、配線路設定後における結線長の短い結
線順に、結線No.を登録し直す。
第24図には、配線路設定完了図を示す。この
配線路設定完了図は第1図に示すフロツピーデイ
スクS22中に記憶されている配線基板外形デー
タ、電子部品外形データ、結線データを第1図に
示すパーソナル・コンピユータS2で処理し、第
1図に示すX−YプロツタS18上に作図するこ
とが出来る。
作図された上記配線路設定完了図中の各結線に
は、先に述べた結線No.が各々付されている。設計
者は前記作図された配線路設定完了図を検討し、
訂正すべき結線があるか否かチエツクし、チエツ
クすべき結線No.を把握する。訂正すべき結線No.を
第1図に示すパーソナル・コンピユータS2より
入力することによつて、前記配線路設定完了図中
の該当結線が配線路未処理結線として表示され
る。これにより、新ためて配線路設定の作業が行
なわれる。
座標データ情報図作成工程: 第25図は座標データ情報図作成工程の流れ図
を示す。以下座標データ情報図作成工程の流れを
各STEP毎に簡単に説明する。
STEP1において、電子部品外形の電極表示の
有無を第1図に示すパーソナル・コンピユータS
2に指示する。
STEP2において、配線基板外形の外側に寸法
目盛を付けるか否かの指示を第1図に示すパーソ
ナル・コンピユータS2に指示する。
STEP3において、座標データ情報図を第1図
に示すX−YプリツタS18に出力するときのペ
ンの原点の位置につき、第1図に示すパーソナ
ル・コンピユータS2に指示する。
STEP4において、STEP2で目盛有りの指示が
されている場合には、第1図に示すパーソナル・
コンピユータS2で目盛表示処理がなされる。
STEP5において、第1図に示すフロツピーデ
イスクS22中に記憶されている配線基板外形デ
ータを第1図に示すパーソナル・コンピユータS
2で処理し、第1図に示すX−YプロツタS18
で配線基板外形を作図させる。
STEP6ににおいて、第1図に示すフロツピー
デイスクS22中に記憶されている電子部品外形
データを第1図に示すパーソナル・コンピユータ
S2で処理し、第1図に示すX−Yプロツタ18
で各電子部品外形を作図する。STEP1において、
電子部品外形の電極表示有を指定している時に
は、前記電子部品外形データを基にしてX−Yプ
ロツタS2で各電子部品外形の電極も作図され
る。
STEP7において、第1図に示すフロツピーデ
イスクS22に記憶されている結線データを第1
図に示すパーソナル・コンピユータS2で処理す
ることにより、配線路設定済みの各結線、あるい
は各幅付き結線を第1図に示すX−YプロツタS
18で作図される。この段階でクロス配線の層別
処理を施こされていない座標データ情報図が作図
される。
STEP8において、第1図に示すX−Yプロツ
タS18で作図されたクロス結線の層別処理を施
こさない座標データ情報図と同様なものを第1図
に示すパーソナル・コンピユータS2の画面上に
表示させる。そして、画面上にてクロス結線の層
別処理を施こす。
次に、座標データ情報図作成工程のうち、第2
5図で説明したSTEP7,8につき、第26〜第
29図を参照し、具体的に説明する。
第26図は、配線路設定完成図の一部分を示し
ているが、同図中の各配線路設定済み結線に対し
て、幅付け結線処理を、また各電子部品外形に電
極表示処理を施こすことによつて第27図に示す
ような層別処理の施こされていない座標データ情
報図が作図される。
第27図において、点線で囲んだG0の部分は、
部品No.R15の一方の端子J1に対する電極表示処
理を示し、点線で囲んだG1の部分は、部品No.C
8にの一方の端子J2に対する電極表示処理を示し
ている。これらの電極表示処理は、厚膜印刷時の
印刷マスクパターンずれ、あるいは電子部品実装
時のずれ等を考慮して行なわれるものであり、第
26図に示す部品No.R15、C8の電極表示の面
積よりも大きくなるように、第1図に示すパーソ
ナル・コンピユータS2で自動的に処理される。
点線で囲んだG2の部分は、幅付き結線H1とH2
の接続を示すもので、幅付き結線H1とH2との交
点は格子形状とはなつていない。点線で囲んだ部
分G3は、幅付き結線H3とH4とのクロス配線を示
すもので、その交点Kは格子形状となつており、
幅付き結線の接地と区別表示されている。
第28A図は、第27図において点線で囲んだ
部分G4の幅付き結線H3の拡大図である。同図に
おいて幅付き結線H3は直角に折れ曲つた形状で
あるため、一方の結線輪郭h1と他方の結線輪郭h2
とは、折れ曲る部分で所定の長さだけ、長くする
か、あるいは短かくすることを第1図に示すパー
ソナル・コンピユータS2で処理することによ
り、連続した線分として自動的に表示あるいは、
作図される。
第28B図は第27図において点線で囲んだ部
分G5の幅付き結線H5の拡大図である。同図にお
いて、幅付き結線H5は直角に折れ曲つていない
ため、一方の結線輪郭h2は跡切れた線分となり、
他方の結線輪郭h2′はクロスしたような線分とな
る。これらクロスしたり、跡切れた線分は後述す
るデジタイザ処理時に修正されることになる。
第29図は、幅付き結線のクロス配線処理を施
した図である。幅付き結線のクロス配線処理は、
第1図に示すパーソナル・コンピユータS2の画
面上に、座標データ情報図を表示させた状態で行
なわれる。クロス配線処理を施こす必要のある箇
所は、幅付き結線が格子状にクロスした部分であ
り、画面上で認識できる。第29図において、
今、幅付き結線H4とH5とはクロス配線を示して
いるのでクロス配線処理がなされる。クロス配線
処理は、どの結線を下側配線とするかあるいは上
側配線とするかを第1図に示すパーソナル・コン
ピユータS2のカーソルで指示することにより行
なわれる。すなわち、今幅付き結線H4のN1とN2
との位置をカーソルで指定すると、その部分の配
線が他の部分の配線と区別された色で表示され
る。それによつて、幅付き結線H4のN1とN2の部
分が幅付き結線H5に対して上側の配線となるよ
うに指示される。同様にして全てのクロス配線箇
所についてクロス配線処理がなされる。これらの
クロス配線処理のうち、2層以上のクロス配線
も、各々色別表示させることによつて何層でも可
能である。クロス配線処理データ(例えばN1
N2)は第1図に示すフロツピーデイスクS22
に記憶されるとともに、必要に応じて、第1図に
示すパーソナル・コンピユータS2より読み出さ
れ、X−YプロツタS18に色別で作図させるこ
とが出来る。
パターン図作成工程: 第30図にはパターン図作成工程の流れ図を示
しているが各STEPについて簡単に説明する。
STEP1において、第1図に示すフロツピー・
デイスクS22に記憶されている配線基板外形デ
ータ、電子部品外形データ、結線データ、クロス
配線処理データを第1図に示すパーソナル・コン
ピユータS2で処理することにより、第1図に示
すX−YプロツタS18上に層別処理された座標
データ情報図が作図される。作図された座標デー
タ情報図を基にして、各層毎のパターンを第1図
に示すデジタイザーS17でプロツトし、各層毎
のパターンデータを第1図に示すパーソナル・コ
ンピユータS1を介して、第1図に示すミニデイ
スクS15に記憶させる。
STEP2において、第1図に示すミニデイスク
S15に記憶されている各層のパターンを読み出
し、第1図に示すX−YプロツタS18に各層別
のパターン図、あるいは各層を重ねたパターン図
を作図することにより、設計者がパターンの訂正
を行なう。
STEP3において、各層のパターンデータを第
1図のミニ・デイスクS15から読み出し、各層
毎のパターンを第1図に示すX−YプロツタS1
8上に各々作図され、印刷マスクの原版作成の工
程にまわされる。
次にパターン図作成工程につき第31図、第3
2図を参照し具体的に説明する。
第31A図は、第1図に示すX−YプロツタS
18によつて作図された層別処理された座標デー
タ情報図の一部分を示す。同図において、第1図
に示すデジタイザS17を用いて、各層のすべて
のパターンについてパターン図作図用のデータが
作成されるが、今、同図において、点線で囲んだ
部分G5のパターンを例に上げパターン図作成用
のデータ作成につき説明する。
第31図は、第31A図においてG6で示され
たパターンの拡大図である。同図に示されたパタ
ーンは、一本の線によつて閉じられた輪郭でない
ため、第31C図に示したようなパターン修正が
必要である。すなわち、第31C図において、実
線で示す線分h3は修正を必要としない線分であ
り、点線で示した線分h4はパターンの一部分とな
るように追加される線分であり、一点鎖線で示し
た線分h5はパターンを構成しないから消去される
線分である。
第31D図は、第31C図で検討されたパター
ンを実際に第1図に示すデジタイザS17でプロ
ツトしたものを示す。座標点M1,M2,…M18
順々プロツトしてていくことにより、第31B図
で示したパターンは、一本の線分で閉じられたパ
ターンに修正される。第1図に示したデジタイザ
S17でプロツトされた座標点M1,M2,…M18
は第1図に示すパーソナル・コンピユータS1を
介して第1図に示すミニ・デイスクS15に記憶
される。
全ての層に対してパターンデータが作成された
段階で、第1図に示すミニ・デイスクS15より
パターンデータ読み出し、第1図に示すX−Yプ
ロツタS18に各層別のパターン、あるいは重ね
表示されたパターン図が作図される。このパター
ン図を設計者が検討して、訂正すべきパターンが
ある場合には、新ためて第1図に示すデジタイザ
S17でプロツトしなおす。
第32A図〜第32E図は第1図に示すX−Y
プロツタS17によつて作図されたパターン図の
一部分を示したものである。
第32A図は一層導体パターン図の一部分を示
し、第32B図は2層導体パターン図の一部分を
示し、第32C図は膜抵抗パターン図の一部分を
示し、第32D図は誘電体(コンデンサ)パター
ン図の一部分を示し、第32E図はオーバーコー
ドガラスパターン図の一部分を示す。
上記第32A図〜第32E図の各パターン図
は、実際の印刷マスクパターンの原図となる。
第2の設計例 厚膜混成集積回路装置等は近年高集積化が要求
されており、配線基板一主面のみでなく、他主面
にも電子部品を搭載せねばならなくなつてきた。
配線基板の一主面と他主面との実装設計は、配線
基板一主面のみの実装設計より多大の時間と労力
を費やす。すなわち、配線基板の一主面の配線は
スルーホールを介して他主面に接続される形形と
なるため、配線路設定は、配線基板の一主面と他
主面とを同時にイメージ・アツさせて行なう必要
があり、設計能力の低下をきたすものであつた。
そこで、発明者は、配線基板の一主面と他主面
を分離した画像として同一画面上に同時に表示さ
せ、同一画面上で一主面と他主面との接続表示を
すれば設計が容易に出来ることを見い出した。
以下、配線基板の両面実装の設計法につき、第
33図〜第36C図を参照し説明する。なお、基
板データ作成工程中の基板外形データの作成、部
品配置工程、及び配線路設定工程を除いては、前
記第1の設計例と重複するので説明は省略する。
基板外形データの作成: 第33図は、配線基板の一主面外形及び他主面
外形を分離した画像として、一つの画面上に表示
したものを示す。同図中、1は配線基板の一主面
(表面)外形を示し、2は配線基板の一主面の外
部端子を示し、18は配線基板の長手方向に二列
に配置されたスルーホールのうち1個を示し、
1′は配線基板の他主面(裏面)外形を示し、
2′は配線基板の他主面の外部端子を示し、1
8′は前記配線基板の一主面に設けられたスルー
ホール18に対応するスルーホールを示す。
上記第33図に示す配線基板の外形表示を行な
うための基板外形データとしては、(1)基板サイ
ズ、(2)シングルインラインかデユアルインライン
かの指定(第33図においてはシングルインライ
ン指定が必要)、(3)外部端子間のピツチ間隔、(4)
両面実装か一主面のみの実装かの指定(第33図
においては両面実装の指定が必要)、(5)各スルー
ホールの配線基板上における位置座標データ(配
線基板の一主面上における各スルーホールの位置
座標のみでよい)等があり、これらは第1図に示
すパーソナル・コンピユータS2を介して、第1
図に示すフロツピーデイスクS22の基板外形デ
ータエリアに記憶され、必要に応じて読み出され
る。
部品配置工程: 第34図には、部品No.T2が配線基板の一主面
外形1上に配置され、部品No.C4の外形が画面上
(図示せず)のサブエリアに表示されている様子
示す。同図中、12は、カーソルの位置を示す。
第35図は、第34図において、サブエリアに
表示された部品No.C4の外形を配線基板の他主面
上に位置された状態を示す。なお、部品No.C14
の外形の移動は、サブエリア上のカーソルの位置
12を、配線基板の他主面上の位置13に画面上
で移動させることにより行なわれる。
配線基板の他主面に部品No.C4の外形が配置さ
れた段階で、部品No.C4に関連する結線データに
基づき、結線L6,L7が画面上に表示される。な
お結線L6は、部品No.C4の一端と配線基板他主
面の外部端子との間の結線を示し、L7は、部品
No.C4の他端と部品No.T2の電極間の結線、すな
わち、配線基板の他主面から配線基板の一主面へ
の結線を示す。
配線路設定工程: 配線基板の一主面から他主面への結線(あるい
は、他主面から一主面)に対する配線路設定は、
スルーホールを介して行なわれる。
第36A図〜第36C図は、第35図に示した
結線L7に対する配線路設定を示す。
第36A図において、結線L7以外の各結線は
配線路設定が終了した状態を示す。なおl6は結線
L6に対する配線路設定済み結線を示す。
第36図において、結線L7に対する配線基板
の他主面における配線路設定を示す。l7は、部品
No.7の一端とスルーホールT1間の配線路設定を
示している。L7′は、スルーホールT1に対応する
スルーホールT1′と部品No.T2の電極間の配線路
設定未処理線分を示す。
第36C図において、第36B図に示す配線路
設定未処理線分L7′に対する配線基板一主面上で
の配線路設定を示している。
〔効 果〕
この発明によれば、下記に示す効果が得られ
る。
(1) 配線基板の外形表示、実装すべき電子部品の
外形表示、電子部品外形の移動並びに移動後の
表示、電子部品外形の電極と配線基板外形の外
部端子との接続表示等を画面上で行ない得る装
置を用いることにより、電子部品実装配線基板
の設計作図を効率よく、短期間に行ない得ると
いう効果が得られる。
(2) 配線基板の表面と裏面とに電子部品を実装す
る電子部品配線基板の設計に際し、配線基板の
表面と裏面とを別個の分離した画像として同一
画面上に表示し得る装置を用いることにより、
電子部品実装配線基板の設計作図を効率よく、
短期間にに行ない得るという効果が得られる。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることは言うまでもな
い。
〔利用分野〕
以上の説明では主として本発明者によつてなさ
れた発明をその背景ととなつた利用分野である厚
膜混成集積回路の実装配線基板の設計作図に適用
した場合について説明したが、それに限定される
ものではなく、たとえば、一般のプリント配線基
板上の電子部品搭載時の設計作図にも広く適用で
きるものである。
【図面の簡単な説明】
第1図は、この発明の電子部品実装配線基板設
計作図装置のシステム構成図を示し、第2図は第
1図のシステムを用いた場合の厚膜混成集積回路
の実装配線基板設計の流れ図を示し、第3図は、
厚膜混成集積化されるべき回路図を示し、第4図
は、、顧客より提出された配線基板の外形仕様に
基づいて決定された配線基板外形の一例を示し、
第5A図〜第5C図は、部品ライブラリーに登録
されるべき電子部品外形のデータを説明するため
の図であり、第6図は、電子部品外形データの記
憶を示す概略図であり、第7図は、部品ライブラ
リーへの追加登録処理を説明するための図であ
り、第8図は、部品No.外部端子の番号付けが終了
した回路図を示し、第9A図〜第9D図は、結線
データ作成方法を説明するために用いた図であ
り、第10図は、結線データの記憶状態を示す概
略図であり、第11図は、部品配置工程における
流れ図を示し、第12図は、膜抵抗外形算出の流
れ図を示し、第13図は、膜抵抗外形算出により
得られた膜抵抗外形の画面表示を示す図であり、
第14図は、一主面のみの実装を行なうための配
線基板外形の画面表示を示す図であり、第15図
は、電子部品外形データの読み出しを説明するた
めの図を示し、第16図は、画面のサブエリアに
電子部品外形を表示させた状態を示す図であり、
第17図は、サブエリアに表示された電子部品外
形を配線基板外形上に移動した結線情報付き電子
部品外形の画面表示を示す図であり、第18図
は、結線情報付き電子部品外形の画面上の移動を
示す図であり、第19図は、結線情報付き電子部
品外形配置完成図を示し、第20図は、ラバー・
バンド法による配線路設定法を説明するための図
であり、第21図は、配線路設定工程の流れ図を
示し、第22図は、画面上における配線路設定作
業の途中を示す図であり、第23A図〜第23F
図は、第22図に示す配線路設定未処理結線17
に対する配線路設定を各座標点設定毎に示した図
を示し、第24図は、配線路設定完了図の一例を
示し、第25図は、座標データ情報図作成の流れ
図を示し、第26図は、第24図に示した配線路
設定完了図の一部分を示し、第27図は、第26
図に示した配線路設定完了図に対応する層別処理
を施こされていない座標データ情報図を示し、第
28A図〜第28B図は、第27図で点線で示し
た部分G4,G5の拡大図であり、第29図は、第
26図に示した配線路設定完了図に対する層別処
理がなされた座標データ情報図を示し、 第30図は、パターン図作成工程の流れ図を示
し、 第31A図は、第26図に示した配線路設定完
了図に対する層別処理がなされた座標データ情報
図を示し、第31B図〜第31D図は、第31A
図中点線で示したG6中の幅付き結線に対する座
標データ作成を説明するための図面であり、第3
2A図〜第32E図は、各々層別パターン図の一
部分を示し、第33図は、配線基板の一主面外形
及び他主面外形を分離した画像として、一つの画
面上に表示した図であり、第34図及び第35図
は、両面実装配線基板の設計作図における画面上
での部品配置作業を説明するための図であり、第
36A図〜第36C図は、両面実装配線基板の設
計作図における画面上での配線路設定作業を説明
するための図である。 4,6,9……電子部品外形、3……電子部品
外形の所定点、5,8,8′,7,7″,7……
電子部品の電極、1,1′……配線基板外形、2,
2′……配線基板外形の外部端子、S2……パー
ソナル・コンピユータ、S22……フロツピー・
デイスク。

Claims (1)

  1. 【特許請求の範囲】 1 外部より指令およびデータを与えることが可
    能なマイクロコンピユータと、電子部品実装配線
    基板上への配線パターン設計に必要な基礎データ
    が予め記憶されかつ得られた配線パターンデータ
    を記憶するための記憶装置と、上記パターンデー
    タを表示するための表示手段とを備え、上記基礎
    データに基づいて配線パターンを設計する電子部
    品実装配線基板の設計作図装置であつて、 上記記憶装置には、基礎データとして、 配線基板の外形寸法、外部端子位置、スルーホ
    ール位置、配線幅および配線ピツチを含む基板外
    形データと、 上記配線基板上に実装される電子部品間および
    電子部品の端子と上記基板外部端子との結合条件
    を示す結線データと、 使用可能な電子部品の基点に対する端子位置、
    端子番号および部品外形寸法を含むデータからな
    る部品ライブラリと、 が記憶され、 上記マイクロコンピユータは、少なくとも A 上記表示装置の画面上に外部からの指令で2
    次元的に移動可能なカーソルを表示させるカー
    ソル表示制御手段と、 B 上記基板外形データに基づいて上記表示装置
    の画面上に、配線基板の表面および裏面の外形
    およびスルーホール、外部端子の外形を互いに
    対応させて表示させる基板表示処理手段と、 C 上記部品ライブラリの中から指定された電子
    部品のデータを読み出してその部品の外形およ
    び端子を表示させる部品表示処理手段と、 D 上記結線データに基づいて上記電子部品間お
    よび電子部品−基板外部端子間を直線で結ぶ結
    線を算出し、上記表示装置の画面上に表示させ
    る結線表示処理手段と、 E 外部からの指令に基づいて、上記表示装置の
    画面上に表示されている電子部品の移動、回転
    処理を行なう部品再配置手段と、 F 上記結線表示処理手段により算出された直線
    状結線を線長の短い順に表示させ、表示画面上
    でカーソルにて指定された点位置情報に基づい
    てラバーバンド法により上記電子部品間および
    電子部品−基板外部端子間を折線で結ぶ配線路
    を算出し、上記表示装置の画面上に表示させる
    配線路表示処理手段と、 G 上記配線路のデータに基づいてこれを幅を有
    する配線パターンデータに変換し表示させる配
    線パターン表示処理手段と、 H 上記配線パターンの表示画面上での交差部分
    についてカーソルによる指示に基づいて各々別
    の配線層として異なる色にて表示させるクロス
    配線処理手段と、 を備えていることを特徴とする電子部品実装配線
    基板の設計作図装置。 2 外部より指令およびデータを与えることが可
    能なマイクロコンピユータと、電子部品実装配線
    基板上への配線パターン設計に必要な基礎データ
    が予め記憶されかつ得られた配線パターンデータ
    を記憶するための記憶装置と、上記パターンデー
    タを表示するための表示手段と、上記パターンデ
    ータを出力するためのX−Yプロツタと、座標デ
    ータを入力するためのデジタイザとを備え、上記
    基礎データに基づいて配線パターンを設計する電
    子部品実装配線基板の設計作図装置であつて、 上記記憶装置には、基礎データとして、 配線基板の外形寸法、外部端子位置、スルーホ
    ール位置、配線幅および配線ピツチを含む基板外
    形データと、 上記配線基板上に実装される電子部品間および
    電子部品の端子と上記基板外部端子との結合条件
    を示す結線データと、 使用可能な電子部品の基点に対する端子位置、
    端子番号および部品外形寸法を含むデータからな
    る部品ライブラリと、 が記憶され、 上記マイクロコンピユータは、少なくとも A 上記表示装置の画面上に外部からの指令で2
    次元的に移動可能なカーソルを表示させるカー
    ソル表示制御手段と、 B 上記基板外形データに基づいて上記表示装置
    の画面上に、配線基板の表面および裏面の外形
    およびスルーホール、外部端子の外形を互いに
    対応させて表示させる基板表示処理手段と、 C 上記部品ライブラリの中から指定された電子
    部品のデータを読み出してその部品の外形およ
    び端子を表示させる部品表示処理手段と、 D 上記結線データに基づいて上記電子部品間お
    よび電子部品−基板外部端子間を直線で結ぶ結
    線を算出し、上記表示装置の画面上に表示させ
    る結線表示処理手段と、 E 外部からの指令に基づいて、上記表示装置の
    画面上に表示されている電子部品の移動、回転
    処理を行なう部品再配置手段と、 F 上記結線表示処理手段により算出された直線
    状結線を線長の短い順に表示させ、表示画面上
    でカーソルにて指定された点位置情報に基づい
    てラバーバンド法により上記電子部品間および
    電子部品−基板外部端子間を折線で結ぶ配線路
    を算出し、上記表示装置の画面上に表示させる
    配線路表示処理手段と、 G 上記配線路のデータに基づいてこれを幅を有
    する配線パターンデータに変換し表示させる配
    線パターン表示処理手段と、 H 上記配線パターンの表示画面上での交差部分
    についてカーソルによる指示に基づいて各々別
    の配線層として異なる色にて表示させるクロス
    配線処理手段と、 I 上記配線パターン表示処理手段およびクロス
    配線処理手段により算出されたパターンデータ
    をX−Yプロツタにより出力させる作図出力手
    段と、 J 上記デジタイザより入力された点座標データ
    に基づいて余分な線分の消去および線分補間を
    行なつて配線パターンの外形を算出するパター
    ン修正手段と、 K 上記パターン修正手段により修正されたパタ
    ーンデータを配線層別に分離して層別パターン
    データを算出する層分離処理手段と、 を備えていることを特徴とする電子部品実装配線
    基板の設計作図装置。
JP58200861A 1983-10-28 1983-10-28 電子部品実装配線基板の設計作図装置 Granted JPS6093436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58200861A JPS6093436A (ja) 1983-10-28 1983-10-28 電子部品実装配線基板の設計作図装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58200861A JPS6093436A (ja) 1983-10-28 1983-10-28 電子部品実装配線基板の設計作図装置

Publications (2)

Publication Number Publication Date
JPS6093436A JPS6093436A (ja) 1985-05-25
JPH058417B2 true JPH058417B2 (ja) 1993-02-02

Family

ID=16431438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58200861A Granted JPS6093436A (ja) 1983-10-28 1983-10-28 電子部品実装配線基板の設計作図装置

Country Status (1)

Country Link
JP (1) JPS6093436A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
JPH0721808B2 (ja) * 1987-02-24 1995-03-08 沖電気工業株式会社 回路図入力用cad装置
JPH0831108B2 (ja) * 1988-11-21 1996-03-27 三菱マテリアル株式会社 混成集積回路化設計した混成集積回路板の作製方法
JP2582297B2 (ja) * 1989-07-13 1997-02-19 ミノルタ株式会社 プリント基板設計装置における図形情報修正方法
JP2766378B2 (ja) * 1990-06-15 1998-06-18 株式会社東芝 電気品ユニット設計システム
JP2577510B2 (ja) * 1990-12-27 1997-02-05 インターナショナル・ビジネス・マシーンズ・コーポレイション 図形オブジェクト処理装置及び方法
JP2822677B2 (ja) * 1991-01-29 1998-11-11 日本電気株式会社 電子回路設計装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53110067A (en) * 1977-03-08 1978-09-26 Nippon Telegraph & Telephone Device for determining disposition
JPS5598890A (en) * 1979-01-24 1980-07-28 Tokyo Shibaura Electric Co Method of producing printed pattern
JPS5961195A (ja) * 1982-09-30 1984-04-07 大日本印刷株式会社 プリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53110067A (en) * 1977-03-08 1978-09-26 Nippon Telegraph & Telephone Device for determining disposition
JPS5598890A (en) * 1979-01-24 1980-07-28 Tokyo Shibaura Electric Co Method of producing printed pattern
JPS5961195A (ja) * 1982-09-30 1984-04-07 大日本印刷株式会社 プリント配線板の製造方法

Also Published As

Publication number Publication date
JPS6093436A (ja) 1985-05-25

Similar Documents

Publication Publication Date Title
JPS63245940A (ja) ブロック配置処理方式
JPH058417B2 (ja)
JP4156274B2 (ja) 対話型フロアプランナ装置
JP3824203B2 (ja) 電気電子回路の結線図作成装置
JP2004252743A (ja) 多層配線基板の設計装置、その設計方法及び記録媒体
JP2785751B2 (ja) 部品番号整列方法
CN111241777B (zh) 一种PCB Layout中更新放置封装pad的方法
JP2007004303A (ja) プリント回路板の設計支援方法、プリント回路板の設計支援システム及びプログラム
JP2000100955A (ja) 半導体集積回路装置及びその設計方法
JP3716747B2 (ja) 接続ピン番号対応データ生成システム
JP3140869B2 (ja) プリント配線板設計支援システム
JP2605932B2 (ja) 半導体集積回路のレイアウト設計装置
JP2000207438A (ja) プリント配線板設計支援装置
JP2582297B2 (ja) プリント基板設計装置における図形情報修正方法
JP2593202B2 (ja) 多層プリント配線板自動設計装置の自動配線処理装置
JP2589800Y2 (ja) プリント配線基板用cad装置
KR100500511B1 (ko) 배선패턴작성시스템, 배선패턴작성방법, 그 방법을 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
JPH02245977A (ja) プリント基板実装設計用計算機支援装置
JPH0728861A (ja) プリント基板配線の自動設計装置
JPH05174102A (ja) 回路設計支援装置
JPH06162143A (ja) Cadによる配線設計の際の表示方法
JPS62194579A (ja) 混成集積回路装置等の設計装置
JPH07182399A (ja) 設計ルールチェック装置
JPH03171260A (ja) グラフィックエディタ装置
JPH06313961A (ja) Cadシステムを利用したプリント配線板のパターンフィルムデータ作成方法