JP2000100955A - 半導体集積回路装置及びその設計方法 - Google Patents
半導体集積回路装置及びその設計方法Info
- Publication number
- JP2000100955A JP2000100955A JP10269848A JP26984898A JP2000100955A JP 2000100955 A JP2000100955 A JP 2000100955A JP 10269848 A JP10269848 A JP 10269848A JP 26984898 A JP26984898 A JP 26984898A JP 2000100955 A JP2000100955 A JP 2000100955A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- pads
- chip
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 Ｉ／Ｏセル、及びパッドからＩ／Ｏセルへの
引き出しパターンの関係から、様々な引き出しパターン
を用意しなければならない。 【解決手段】 Ｉ／Ｏセルからパッドへの接続をＩ／Ｏ
セル複数個１組の共通引き出しパターンを用いて行い、
ＬＳＩチップ上の各辺のＩ／Ｏセルアレイ数を、共通引
き出しパターンで引き出されるＩ／Ｏセルの組の整数倍
とした半導体集積回路装置において、共通引き出しパタ
ーンで引き出されるＩ／Ｏセルアレイの長さを、フリッ
プチップ用パッドの配列ピッチと同一とし、共通引き出
しパターンで引き出し対象となるＩ／Ｏセルアレイの中
心線の交点、及びその交点の外側では引き出しに必要な
数だけ、等間隔のピッチ上にパッドを配置し、共通引き
出しパターンで引き出されるＩ／Ｏセルアレイの長さを
フリップチップ用パッドの配列ピッチと同一とする。
引き出しパターンの関係から、様々な引き出しパターン
を用意しなければならない。 【解決手段】 Ｉ／Ｏセルからパッドへの接続をＩ／Ｏ
セル複数個１組の共通引き出しパターンを用いて行い、
ＬＳＩチップ上の各辺のＩ／Ｏセルアレイ数を、共通引
き出しパターンで引き出されるＩ／Ｏセルの組の整数倍
とした半導体集積回路装置において、共通引き出しパタ
ーンで引き出されるＩ／Ｏセルアレイの長さを、フリッ
プチップ用パッドの配列ピッチと同一とし、共通引き出
しパターンで引き出し対象となるＩ／Ｏセルアレイの中
心線の交点、及びその交点の外側では引き出しに必要な
数だけ、等間隔のピッチ上にパッドを配置し、共通引き
出しパターンで引き出されるＩ／Ｏセルアレイの長さを
フリップチップ用パッドの配列ピッチと同一とする。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップと
共にＬＳＩの周辺部にパッドを配置した半導体集積回路
装置、及びその設計方法に関する。
共にＬＳＩの周辺部にパッドを配置した半導体集積回路
装置、及びその設計方法に関する。
【０００２】
【従来の技術】従来、１０００ピン以上の多ピンのＬＳ
Ｉ実装を実現する方法として、フリップチップ実装方法
がある。これは、主としてＬＳＩの全面にパッドを設け
る構造で実現しているが、特定用途向けＩＣ（以下、
「ＡＳＩＣ」と記す）では、フリップチップと共にＬＳ
Ｉの周辺部にパッドを配置する一般的な実装方法が多く
使われる。
Ｉ実装を実現する方法として、フリップチップ実装方法
がある。これは、主としてＬＳＩの全面にパッドを設け
る構造で実現しているが、特定用途向けＩＣ（以下、
「ＡＳＩＣ」と記す）では、フリップチップと共にＬＳ
Ｉの周辺部にパッドを配置する一般的な実装方法が多く
使われる。
【０００３】従って、ＡＳＩＣでは、この両者を実現出
来る共通の基盤レイアウトがあれば、設計も容易とな
り、ミスも低減できる。
来る共通の基盤レイアウトがあれば、設計も容易とな
り、ミスも低減できる。
【０００４】ＡＳＩＣでは、１シリーズで、例えば４．
８ｍｍ×４．８ｍｍ〜１７．３ｍｍ×１７．３ｍｍの
０．５ｍｍステップで２６種類といった多数の種類のチ
ップサイズを用意している。従ってその種類の数だけ、
異なる基盤データを用意しなければならず、従来のチッ
プ最外周にパッドが存在するレイアウトとフリップチッ
プのレイアウトを共通にするため、例えばＩ／Ｏからパ
ッドへの引き出しパターンを複数用意したり、フリップ
チップのレイアウトを個別に用意しなければならない、
といった問題点があった。
８ｍｍ×４．８ｍｍ〜１７．３ｍｍ×１７．３ｍｍの
０．５ｍｍステップで２６種類といった多数の種類のチ
ップサイズを用意している。従ってその種類の数だけ、
異なる基盤データを用意しなければならず、従来のチッ
プ最外周にパッドが存在するレイアウトとフリップチッ
プのレイアウトを共通にするため、例えばＩ／Ｏからパ
ッドへの引き出しパターンを複数用意したり、フリップ
チップのレイアウトを個別に用意しなければならない、
といった問題点があった。
【０００５】またその引き出しパターンを配置する際、
各チップサイズで複雑な座標計算をしなければならなか
った。
各チップサイズで複雑な座標計算をしなければならなか
った。
【０００６】このため、自動配置配線までの設計のため
のデータを多く用意しなければならなかった。その理由
として、引き出しパターンは、Ｉ／Ｏセルの高さを最適
化した場合、フリップチップでは通常Ｉ／Ｏセル上だけ
ではなく、内部領域に配置されたパッドも使用して引き
出し信号端子数を確保していたことが挙げられる。
のデータを多く用意しなければならなかった。その理由
として、引き出しパターンは、Ｉ／Ｏセルの高さを最適
化した場合、フリップチップでは通常Ｉ／Ｏセル上だけ
ではなく、内部領域に配置されたパッドも使用して引き
出し信号端子数を確保していたことが挙げられる。
【０００７】この時、フリップチップ用のパッドからＩ
／Ｏへの配線接続を行うが、フリップチップでは、ＬＳ
Ｉ全面に存在するパッドと接続するのに５層、６層とい
った多層配線を用いないと接続が出来ないこと、及び高
駆動バッファー等で接続部分の配線抵抗を極力押さえる
必要があること、等の理由から、自動配線で接続せず、
固定のパターンで引き出している。
／Ｏへの配線接続を行うが、フリップチップでは、ＬＳ
Ｉ全面に存在するパッドと接続するのに５層、６層とい
った多層配線を用いないと接続が出来ないこと、及び高
駆動バッファー等で接続部分の配線抵抗を極力押さえる
必要があること、等の理由から、自動配線で接続せず、
固定のパターンで引き出している。
【０００８】この引き出しパターンを配置する場合、複
数個のＩ／Ｏセルに対応したパターンを通常用意する
が、ＡＳＩＣで用意しているチップサイズでは、引き出
されるＩ／Ｏ数やパッドピッチとの関係で、様々な場合
に対応した引き出しパターンを用意する必要があった。
数個のＩ／Ｏセルに対応したパターンを通常用意する
が、ＡＳＩＣで用意しているチップサイズでは、引き出
されるＩ／Ｏ数やパッドピッチとの関係で、様々な場合
に対応した引き出しパターンを用意する必要があった。
【０００９】あるいは、フリップチップを実現するた
め、引き出しを予め考慮したり、コーナー部を専用に作
り替えたレイアウトを新たに設計していた。
め、引き出しを予め考慮したり、コーナー部を専用に作
り替えたレイアウトを新たに設計していた。
【００１０】この場合には、引き出しパターンやパッド
の配置座標計算を数多く行う必要があり、自動配置配線
までの設計も、引き出しパターン、パッド配置まで時間
がかかり、容易ではなかった。
の配置座標計算を数多く行う必要があり、自動配置配線
までの設計も、引き出しパターン、パッド配置まで時間
がかかり、容易ではなかった。
【００１１】従来のＬＳＩにおいて、ＬＳＩ周辺にパッ
ド配置するレイアウトで、同一の拡散マスクを用い、配
線工程のみ変えてフリップチップを実現する場合のレイ
アウト方法を図１０に示す。
ド配置するレイアウトで、同一の拡散マスクを用い、配
線工程のみ変えてフリップチップを実現する場合のレイ
アウト方法を図１０に示す。
【００１２】図１０に示す通り、従来のレイアウト方法
は、Ｉ／Ｏセル数と引き出しパターンの関係から、全て
のチップサイズの適合するような引き出しパターンを用
意するステップＣ１と、Ｉ／Ｏセル、パッド、引き出し
パターンの情報を入力するステップＣ２と、その情報か
ら、場合に応じた最適引き出しパターンを選択するステ
ップＣ３と、引き出しパターンをＩ／Ｏ部に配置するス
テップＣ４と、コーナー部、内部領域にパッドを配置す
るステップＣ５を有し、その後、自動配置配線のステッ
プＣ６を行う。
は、Ｉ／Ｏセル数と引き出しパターンの関係から、全て
のチップサイズの適合するような引き出しパターンを用
意するステップＣ１と、Ｉ／Ｏセル、パッド、引き出し
パターンの情報を入力するステップＣ２と、その情報か
ら、場合に応じた最適引き出しパターンを選択するステ
ップＣ３と、引き出しパターンをＩ／Ｏ部に配置するス
テップＣ４と、コーナー部、内部領域にパッドを配置す
るステップＣ５を有し、その後、自動配置配線のステッ
プＣ６を行う。
【００１３】
【発明が解決しようとする課題】この様に、従来のレイ
アウト方法では、ＡＳＩＣの一つのシリーズにおいて、
従来のＬＳＩ周辺にパッドを配置したレイアウトでの配
線工程のみ変えてフリップチップのレイアウトを実現す
る場合、Ｉ／Ｏセル数と引き出しパターンの関係を調
べ、ＡＳＩＣの１シリーズで用意される全てのチップサ
イズに適合した引き出しパターンを多くの種類用意し
て、それらの中で最適な引き出しパターンを計算して求
められた最適な位置に配置していた。
アウト方法では、ＡＳＩＣの一つのシリーズにおいて、
従来のＬＳＩ周辺にパッドを配置したレイアウトでの配
線工程のみ変えてフリップチップのレイアウトを実現す
る場合、Ｉ／Ｏセル数と引き出しパターンの関係を調
べ、ＡＳＩＣの１シリーズで用意される全てのチップサ
イズに適合した引き出しパターンを多くの種類用意し
て、それらの中で最適な引き出しパターンを計算して求
められた最適な位置に配置していた。
【００１４】このため、Ｉ／Ｏセル、及びパッドからＩ
／Ｏセルへの引き出しパターンの関係から、様々な引き
出しパターンを用意しなければならなかった。
／Ｏセルへの引き出しパターンの関係から、様々な引き
出しパターンを用意しなければならなかった。
【００１５】
【課題を解決するための手段】本発明は、ＡＳＩＣにお
いて従来からのＬＳＩ周辺にパッド配置するレイアウト
で、同一の拡散マスクを用い、配線マスクのみ変えて容
易にフリップチップを実現する以下のレイアウト構造と
レイアウト方法を提供する。
いて従来からのＬＳＩ周辺にパッド配置するレイアウト
で、同一の拡散マスクを用い、配線マスクのみ変えて容
易にフリップチップを実現する以下のレイアウト構造と
レイアウト方法を提供する。
【００１６】本発明は、Ｉ／Ｏ（入出力）セルからパッ
ドへの引き出しパターンを、Ｉ／Ｏセル整数個１組での
共通引き出しパターンとし、ＬＳＩの上下左右各辺での
Ｉ／Ｏセルアレイ数はその共通引き出し対象Ｉ／Ｏセル
数の整数倍とする。このＩ／Ｏセルアレイの長さをフリ
ップチップのパッドピッチと同一にする。
ドへの引き出しパターンを、Ｉ／Ｏセル整数個１組での
共通引き出しパターンとし、ＬＳＩの上下左右各辺での
Ｉ／Ｏセルアレイ数はその共通引き出し対象Ｉ／Ｏセル
数の整数倍とする。このＩ／Ｏセルアレイの長さをフリ
ップチップのパッドピッチと同一にする。
【００１７】そして、この共通引き出しパターンで引き
出し対象となる各Ｉ／Ｏセルアレイの中心線上にパッド
が配置される構造とする。すなわちこの中心線の交点、
及びその交点を含んだ等間隔のピッチ上にパッドが配置
される。
出し対象となる各Ｉ／Ｏセルアレイの中心線上にパッド
が配置される構造とする。すなわちこの中心線の交点、
及びその交点を含んだ等間隔のピッチ上にパッドが配置
される。
【００１８】次に上記の構造を実現するレイアウト方法
として、Ｉ／Ｏセルとパッドとチップサイズと共通引き
出しパターンの情報を入力するステップと、引き出しパ
ターンの適合性を調べるステップと、共通引き出しパタ
ーンと対応するＩ／Ｏセルを決定するステップと、共通
引き出し対象のＩ／Ｏセルの中心線の交点座標を算出す
るステップと、交点座標を基に共通引き出しパターンと
パッドをＩ／Ｏ部に配置するステップと、コーナー部と
内部領域にパッドを配置するステップを行ってから、自
動配置配線のステップを行う。
として、Ｉ／Ｏセルとパッドとチップサイズと共通引き
出しパターンの情報を入力するステップと、引き出しパ
ターンの適合性を調べるステップと、共通引き出しパタ
ーンと対応するＩ／Ｏセルを決定するステップと、共通
引き出し対象のＩ／Ｏセルの中心線の交点座標を算出す
るステップと、交点座標を基に共通引き出しパターンと
パッドをＩ／Ｏ部に配置するステップと、コーナー部と
内部領域にパッドを配置するステップを行ってから、自
動配置配線のステップを行う。
【００１９】これらにより、ＡＳＩＣの一つのシリーズ
で供給される各チップサイズで容易にフリップチップの
レイアウトをＬＳＩ外周部にパッドを配列した従来のレ
イアウトと共通の拡散マスクで実現している。
で供給される各チップサイズで容易にフリップチップの
レイアウトをＬＳＩ外周部にパッドを配列した従来のレ
イアウトと共通の拡散マスクで実現している。
【００２０】
【発明の実施の形態】本発明の第１の実施の形態を図１
にしたがって説明する。
にしたがって説明する。
【００２１】図１は、本発明のＬＳＩの概略平面図であ
り、ＬＳＩチップ１の周辺部に複数個のＩ／Ｏセル２が
配列され、このＩ／Ｏセル２で囲まれたＬＳＩの内部領
域３では、所望の機能を実現する機能ブロックが構成さ
れ、各コーナー部には、例えば電源用となるコーナーセ
ル４が配置される。
り、ＬＳＩチップ１の周辺部に複数個のＩ／Ｏセル２が
配列され、このＩ／Ｏセル２で囲まれたＬＳＩの内部領
域３では、所望の機能を実現する機能ブロックが構成さ
れ、各コーナー部には、例えば電源用となるコーナーセ
ル４が配置される。
【００２２】さらにフリップチップを実現するため、Ｌ
ＳＩの全面にパッド５が配置され、例えばＩ／Ｏセルや
内部領域の電源などと電気的に接続されている。
ＳＩの全面にパッド５が配置され、例えばＩ／Ｏセルや
内部領域の電源などと電気的に接続されている。
【００２３】図２は、図１に破線で囲んだＡ部の拡大図
であり、ＬＳＩチップ１にＩ／Ｏセル２が複数個配列さ
れ、コーナー部にはコーナー用のコーナーセル４が配置
され、フリップチップ用のパッド５が配置されている。
であり、ＬＳＩチップ１にＩ／Ｏセル２が複数個配列さ
れ、コーナー部にはコーナー用のコーナーセル４が配置
され、フリップチップ用のパッド５が配置されている。
【００２４】パッドピッチは、例えば２４０μｍで配置
され、Ｉ／Ｏセルは８０μｍピッチで３セルアレイされ
ており、共通引き出し対象のＩ／Ｏセルアレイのピッチ
はＸ１、Ｘ２、Ｙ１、Ｙ２とも２４０μｍとなり、パッ
ドピッチと同じ値とする。ＬＳＩチップの上下辺と左右
辺で同一の共通引き出しパターンを用いてフリップチッ
プ用のパッドとＩ／Ｏセルを電気的に接続している。
され、Ｉ／Ｏセルは８０μｍピッチで３セルアレイされ
ており、共通引き出し対象のＩ／Ｏセルアレイのピッチ
はＸ１、Ｘ２、Ｙ１、Ｙ２とも２４０μｍとなり、パッ
ドピッチと同じ値とする。ＬＳＩチップの上下辺と左右
辺で同一の共通引き出しパターンを用いてフリップチッ
プ用のパッドとＩ／Ｏセルを電気的に接続している。
【００２５】このとき、コーナーセル４の部分のパッド
は例えば電源用とする。
は例えば電源用とする。
【００２６】さらにＬＳＩチップにおける各辺のＩ／Ｏ
セル数は、このＩ／Ｏセルの引き出しパターンの構成さ
れる組の整数倍とする。例えば、３セルで共通引き出し
パターンを構成した場合、３の整数倍とする。
セル数は、このＩ／Ｏセルの引き出しパターンの構成さ
れる組の整数倍とする。例えば、３セルで共通引き出し
パターンを構成した場合、３の整数倍とする。
【００２７】フリップチップ用のパッドはこのＩ／Ｏセ
ルの共通引き出しパターンで引き出し対象となるＩ／Ｏ
セルアレイの中心線上にパッドが配置される構造となっ
ており、この中心線の交点及びその交点を含んだ等間隔
のピッチ上にパッドが配置される。
ルの共通引き出しパターンで引き出し対象となるＩ／Ｏ
セルアレイの中心線上にパッドが配置される構造となっ
ており、この中心線の交点及びその交点を含んだ等間隔
のピッチ上にパッドが配置される。
【００２８】図３は、図２のＢ部の拡大図であり、本例
ではＩ／Ｏセルからパッドまでの共通引き出しパターン
を、Ｉ／Ｏセル３セルの１組で構成した例であり、この
場合のＩ／Ｏセルは、例えば８０μｍピッチで３セルア
レイされており、パッドピッチは２４０μｍとして配置
されている。
ではＩ／Ｏセルからパッドまでの共通引き出しパターン
を、Ｉ／Ｏセル３セルの１組で構成した例であり、この
場合のＩ／Ｏセルは、例えば８０μｍピッチで３セルア
レイされており、パッドピッチは２４０μｍとして配置
されている。
【００２９】Ｉ／Ｏセル１２が３セル配列され、Ｉ／Ｏ
セルの端子部１１とフリップチップ用のパッド１５は接
続配線１４で、電気的に接続している。
セルの端子部１１とフリップチップ用のパッド１５は接
続配線１４で、電気的に接続している。
【００３０】ここで、ＬＳＩチップＣ１のチップサイズ
を７．７ｍｍ×７．７ｍｍとし、Ｉ／Ｏ数は各辺２８個
×３＝８４個とすると、その長さは８０μｍ×８４＝６
７２０μｍとなり、この時、図２におけるＸ３、Ｙ３の
値は７７００μｍ−６７２０μｍ＝９８０μｍとなる。
を７．７ｍｍ×７．７ｍｍとし、Ｉ／Ｏ数は各辺２８個
×３＝８４個とすると、その長さは８０μｍ×８４＝６
７２０μｍとなり、この時、図２におけるＸ３、Ｙ３の
値は７７００μｍ−６７２０μｍ＝９８０μｍとなる。
【００３１】ＬＳＩチップＣ２のチップサイズが１２．
５ｍｍ×１２．５ｍｍの時、Ｉ／Ｏ数を各辺４８個×３
＝１４４個とすると、その長さは８０μｍ×１４４＝１
１５２０μｍとなり、Ｘ３、Ｙ３の値は、１２５００μ
ｍ−１１５２０μｍ＝９８０μｍとなり、ＬＳＩチップ
Ｃ１と同一の値となり、両チップは相対的に同一のレイ
アウトとなる。
５ｍｍ×１２．５ｍｍの時、Ｉ／Ｏ数を各辺４８個×３
＝１４４個とすると、その長さは８０μｍ×１４４＝１
１５２０μｍとなり、Ｘ３、Ｙ３の値は、１２５００μ
ｍ−１１５２０μｍ＝９８０μｍとなり、ＬＳＩチップ
Ｃ１と同一の値となり、両チップは相対的に同一のレイ
アウトとなる。
【００３２】この様に、チップサイズに応じてＩ／Ｏセ
ル数を増減し、コーナー部では相対的に同一のレイアウ
トとすることで、ＡＳＩＣにおいて提供される多種のチ
ップサイズで、フリップチップ用に特別なレイアウトを
用意する必要がなく、アートワークを共通に使用出来、
設計ミスも低減可能である。
ル数を増減し、コーナー部では相対的に同一のレイアウ
トとすることで、ＡＳＩＣにおいて提供される多種のチ
ップサイズで、フリップチップ用に特別なレイアウトを
用意する必要がなく、アートワークを共通に使用出来、
設計ミスも低減可能である。
【００３３】本発明では、ＡＳＩＣの一つのシリーズで
提供される全てのチップサイズにおいて、Ｉ／Ｏセルか
らフリップチップのパッドへの引き出しが、共通パター
ンで可能となる。
提供される全てのチップサイズにおいて、Ｉ／Ｏセルか
らフリップチップのパッドへの引き出しが、共通パター
ンで可能となる。
【００３４】図４は、図２におけるＩ／Ｏセルとパッド
の関係を示す概略平面図で、共通引き出し対象となるＩ
／Ｏセル３セルの１組がＣ部とＤ部であり、このＣ部と
Ｄ部におけるＩ／Ｏセルアレイの中心線２１及び２２の
交点２３上にパッドが配置される。ここで、Ｉ／Ｏセル
４はコーナーセルである。
の関係を示す概略平面図で、共通引き出し対象となるＩ
／Ｏセル３セルの１組がＣ部とＤ部であり、このＣ部と
Ｄ部におけるＩ／Ｏセルアレイの中心線２１及び２２の
交点２３上にパッドが配置される。ここで、Ｉ／Ｏセル
４はコーナーセルである。
【００３５】次に、本発明の半導体集積回路のレイアウ
ト方法として、第１の実施の形態の構造の半導体集積回
路に対して図５に示す自動配置配線までのパッド及びパ
ッド引き出しパターン配置方法を説明する。
ト方法として、第１の実施の形態の構造の半導体集積回
路に対して図５に示す自動配置配線までのパッド及びパ
ッド引き出しパターン配置方法を説明する。
【００３６】図５に示す通り、このレイアウト方法は、
Ｉ／Ｏセル、パッド、チップサイズ、共通引き出しパタ
ーンの情報を入力するステップＡ１と、引き出しパター
ンの適合性を調べるステップＡ２と、このステップＡ２
が真である時、共通引き出しパターンと対応するＩ／Ｏ
セルを決定するステップＡ３と、共通引き出し対象のＩ
／Ｏセルの中心線の交点座標を算出するステップＡ４
と、交点座標を基に、共通引き出しパターン及びパッド
をＩ／Ｏ部に配置するステップＡ５と、コーナー部、内
部領域にパッドを配置するステップＡ６とを備え、その
後、自動配置配線のステップＡ７を行う。またＡ２のス
テップで偽の場合に、共通引き出しパターンを追加作成
するステップＡ８を行い、Ａ１のステップを繰り返す。
このレイアウト方法は、後に詳しく説明する。
Ｉ／Ｏセル、パッド、チップサイズ、共通引き出しパタ
ーンの情報を入力するステップＡ１と、引き出しパター
ンの適合性を調べるステップＡ２と、このステップＡ２
が真である時、共通引き出しパターンと対応するＩ／Ｏ
セルを決定するステップＡ３と、共通引き出し対象のＩ
／Ｏセルの中心線の交点座標を算出するステップＡ４
と、交点座標を基に、共通引き出しパターン及びパッド
をＩ／Ｏ部に配置するステップＡ５と、コーナー部、内
部領域にパッドを配置するステップＡ６とを備え、その
後、自動配置配線のステップＡ７を行う。またＡ２のス
テップで偽の場合に、共通引き出しパターンを追加作成
するステップＡ８を行い、Ａ１のステップを繰り返す。
このレイアウト方法は、後に詳しく説明する。
【００３７】従来、ＡＳＩＣの一つのシリーズで、多数
の種類のチップサイズのレイアウトデータが用意されて
いたが、本発明の方法により、Ｉ／Ｏセルからパッドへ
共通引き出しパターンを用いて接続することが可能とな
り、共通引き出し対象のＩ／Ｏセルの中心線の交点座標
を基にすることで、容易にフリップチップ用のパッド及
びパッド引き出しパターンが配置可能となる。
の種類のチップサイズのレイアウトデータが用意されて
いたが、本発明の方法により、Ｉ／Ｏセルからパッドへ
共通引き出しパターンを用いて接続することが可能とな
り、共通引き出し対象のＩ／Ｏセルの中心線の交点座標
を基にすることで、容易にフリップチップ用のパッド及
びパッド引き出しパターンが配置可能となる。
【００３８】次に、第１の実施の形態の動作について説
明する。
明する。
【００３９】図１に示すＬＳＩチップにおいて、Ｉ／Ｏ
セルからパッドへの接続をＩ／Ｏセル複数個１組（本例
では３個１組）の共通引き出しパターンを用いている。
この時、ＬＳＩチップ上の各辺のＩ／Ｏセルアレイ数
は、前記共通引き出しパターンで引き出されるＩ／Ｏセ
ルの組の整数倍とする。図２のＸ１で示される様に、こ
の前記共通引き出しパターンで引き出されるＩ／Ｏセル
アレイの長さを、フリップチップ用パッドの配列ピッチ
と同一にする。
セルからパッドへの接続をＩ／Ｏセル複数個１組（本例
では３個１組）の共通引き出しパターンを用いている。
この時、ＬＳＩチップ上の各辺のＩ／Ｏセルアレイ数
は、前記共通引き出しパターンで引き出されるＩ／Ｏセ
ルの組の整数倍とする。図２のＸ１で示される様に、こ
の前記共通引き出しパターンで引き出されるＩ／Ｏセル
アレイの長さを、フリップチップ用パッドの配列ピッチ
と同一にする。
【００４０】この共通引き出しパターンで引き出し対象
となるＩ／Ｏセルアレイの中心線の交点、及びその交点
の外側では引き出しに必要な数だけ、等間隔のピッチ上
にパッドが配置される構造とし、この共通引き出しパタ
ーンで引き出されるＩ／Ｏセルアレイの長さを、フリッ
プチップ用パッドの配列ピッチと同一にする。
となるＩ／Ｏセルアレイの中心線の交点、及びその交点
の外側では引き出しに必要な数だけ、等間隔のピッチ上
にパッドが配置される構造とし、この共通引き出しパタ
ーンで引き出されるＩ／Ｏセルアレイの長さを、フリッ
プチップ用パッドの配列ピッチと同一にする。
【００４１】これにより、従来のＡＳＩＣの１シリーズ
で、多数の種類のチップサイズを用意していたフリップ
チップ用のパッドからＩ／Ｏセルへの引き出しパターン
が１種類で済み、チップサイズが変わっても、この共通
引き出し対象のＩ／Ｏセル数単位で、例えば３セル単位
で増加するだけであるので、Ｉ／Ｏセル数が変わって
も、コーナー部は同一のコーナーセルを用いることが出
来、相対的なレイアウト構造は同一とすることが出来
る。
で、多数の種類のチップサイズを用意していたフリップ
チップ用のパッドからＩ／Ｏセルへの引き出しパターン
が１種類で済み、チップサイズが変わっても、この共通
引き出し対象のＩ／Ｏセル数単位で、例えば３セル単位
で増加するだけであるので、Ｉ／Ｏセル数が変わって
も、コーナー部は同一のコーナーセルを用いることが出
来、相対的なレイアウト構造は同一とすることが出来
る。
【００４２】これにより、従来のＡＳＩＣで用意してい
た、ＬＳＩ最外周部にパッドが配列されている構造と同
一の拡散工程のレイアウトで、配線マスクを変更するだ
けでフリップチップも実現できる。
た、ＬＳＩ最外周部にパッドが配列されている構造と同
一の拡散工程のレイアウトで、配線マスクを変更するだ
けでフリップチップも実現できる。
【００４３】このレイアウトは、チップサイズの異なる
場合でも、Ｉ／Ｏセル数が共通引き出しの対象となるＩ
／Ｏセル数の組を単位に増減するために、相対的に同一
のレイアウトとなり、同一の共通引き出しパターンを用
いることが出来るため、容易に実現できる。
場合でも、Ｉ／Ｏセル数が共通引き出しの対象となるＩ
／Ｏセル数の組を単位に増減するために、相対的に同一
のレイアウトとなり、同一の共通引き出しパターンを用
いることが出来るため、容易に実現できる。
【００４４】さらに、このフリップチップ用パッド及び
共通引き出しパターンの配置座標は、パッドからＩ／Ｏ
セルの共通引き出しパターンでの引き出し対象Ｉ／Ｏセ
ルの中心線上の交点にパッドを配置することで、容易に
パッド配置座標とＩ／Ｏセル配置座標を決める事が出
来、そのパッド配置座標を基にして、共パッドからＩ／
Ｏセルへの共通引き出しパターンを容易に配置する事が
出来る。
共通引き出しパターンの配置座標は、パッドからＩ／Ｏ
セルの共通引き出しパターンでの引き出し対象Ｉ／Ｏセ
ルの中心線上の交点にパッドを配置することで、容易に
パッド配置座標とＩ／Ｏセル配置座標を決める事が出
来、そのパッド配置座標を基にして、共パッドからＩ／
Ｏセルへの共通引き出しパターンを容易に配置する事が
出来る。
【００４５】上記構造のＬＳＩを実現するレイアウト方
法が図５に示されている。
法が図５に示されている。
【００４６】本レイアウト方法は、Ｉ／Ｏセル、パッ
ド、チップサイズ、共通引き出しパターンの情報を入力
するステップＡ１と、引き出しパターンの適合性を調べ
るステップＡ２と、このステップＡ２が真（ＹＥＳ）で
ある時、共通引き出しパターンと対応するＩ／Ｏセルを
決定するステップＡ３と共通引き出し対象のＩ／Ｏセル
アレイの中心線の交点座標を算出するステップＡ４と、
交点座標を基に、共通引き出しパターン、パッドをＩ／
Ｏ部に配置するステップＡ５と、コーナー部、内部領域
にパッドを配置するステップＡ６を有し、その後自動配
置配線のステップＡ７を行い、またＡ２のステップで偽
（ＮＯ）の場合に共通引き出しパターンを追加作成する
ステップＡ８を行いＡ１のステップを繰り返している。
ド、チップサイズ、共通引き出しパターンの情報を入力
するステップＡ１と、引き出しパターンの適合性を調べ
るステップＡ２と、このステップＡ２が真（ＹＥＳ）で
ある時、共通引き出しパターンと対応するＩ／Ｏセルを
決定するステップＡ３と共通引き出し対象のＩ／Ｏセル
アレイの中心線の交点座標を算出するステップＡ４と、
交点座標を基に、共通引き出しパターン、パッドをＩ／
Ｏ部に配置するステップＡ５と、コーナー部、内部領域
にパッドを配置するステップＡ６を有し、その後自動配
置配線のステップＡ７を行い、またＡ２のステップで偽
（ＮＯ）の場合に共通引き出しパターンを追加作成する
ステップＡ８を行いＡ１のステップを繰り返している。
【００４７】ここでは、ステップＡ１で、Ｉ／Ｏセルの
サイズ、パッドのサイズ、配列ピッチ、配列数、チップ
サイズ、パッドからＩ／Ｏセルへの共通引き出しパター
ンの引き出し対象となるＩ／Ｏセル数、引き出しパター
ンの形状、パッドとＩ／Ｏセルの位置関係等の情報を入
力し、ステップＡ２で、この共通引き出しパターンを用
いてＩ／Ｏセルからのパッドへの引き出しがすべて可能
かどうかという適合性を調べ、この適合性が真の場合、
ステップＡ３でこの共通引き出しパターンとそれに対応
する共通引き出し対象となるＩ／Ｏセルを決定する。
サイズ、パッドのサイズ、配列ピッチ、配列数、チップ
サイズ、パッドからＩ／Ｏセルへの共通引き出しパター
ンの引き出し対象となるＩ／Ｏセル数、引き出しパター
ンの形状、パッドとＩ／Ｏセルの位置関係等の情報を入
力し、ステップＡ２で、この共通引き出しパターンを用
いてＩ／Ｏセルからのパッドへの引き出しがすべて可能
かどうかという適合性を調べ、この適合性が真の場合、
ステップＡ３でこの共通引き出しパターンとそれに対応
する共通引き出し対象となるＩ／Ｏセルを決定する。
【００４８】ステップＡ４で、この共通引き出し対象と
なるＩ／Ｏセルアレイの中心線をまず算出するが、これ
は例えばＩ／Ｏセル３セル単位で共通引き出しの対象と
なる場合、Ｉ／Ｏセル３セルのアレイの中心線を算出す
ることで、Ｉ／Ｏセルが８０μｍピッチでアレイする場
合３セル分の半分の１２０μｍの位置で中心線を算出す
ることであり、これらの中心線を各引き出し対象のＩ／
Ｏセルアレイについて求め、それらの中心線の交点の座
標を算出する。
なるＩ／Ｏセルアレイの中心線をまず算出するが、これ
は例えばＩ／Ｏセル３セル単位で共通引き出しの対象と
なる場合、Ｉ／Ｏセル３セルのアレイの中心線を算出す
ることで、Ｉ／Ｏセルが８０μｍピッチでアレイする場
合３セル分の半分の１２０μｍの位置で中心線を算出す
ることであり、これらの中心線を各引き出し対象のＩ／
Ｏセルアレイについて求め、それらの中心線の交点の座
標を算出する。
【００４９】ステップＡ５でこの中心線の交点座標を基
に、予めステップＡ１で入力している共通引き出しパタ
ーン、パッドの配置位置情報に従い、共通引き出しパタ
ーン、フリップチップ用のパッドをＩ／Ｏ部に配置す
る。ここで例えば、ある一定の条件を満たす交点座標に
共通引き出しパターンを配置する構成となっていれば、
容易に共通引き出しパターンやパッドが配置出来る。
に、予めステップＡ１で入力している共通引き出しパタ
ーン、パッドの配置位置情報に従い、共通引き出しパタ
ーン、フリップチップ用のパッドをＩ／Ｏ部に配置す
る。ここで例えば、ある一定の条件を満たす交点座標に
共通引き出しパターンを配置する構成となっていれば、
容易に共通引き出しパターンやパッドが配置出来る。
【００５０】ステップＡ６でＩ／Ｏセルから引き出され
た、引き出し対象のパッド以外のコーナー部や内部領域
に、ステップＡ１で入力しているパッドピッチやパッド
配列数の情報を基に、パッドを配置する。
た、引き出し対象のパッド以外のコーナー部や内部領域
に、ステップＡ１で入力しているパッドピッチやパッド
配列数の情報を基に、パッドを配置する。
【００５１】その後、自動配置配線を実行する。また、
ステップＡ２で適合性が偽の場合は、共通引き出しパタ
ーンを適合するように追加作成するステップＡ８を行
い、Ａ１のステップを繰り返すこととなる。
ステップＡ２で適合性が偽の場合は、共通引き出しパタ
ーンを適合するように追加作成するステップＡ８を行
い、Ａ１のステップを繰り返すこととなる。
【００５２】本発明では、共通引き出し対象のＩ／Ｏセ
ルアレイの中心線の交点座標を算出し、その座標を基に
してまず交点座標にパッドを配置し、そのパッド位置に
適応したＩ／Ｏセルから引き出される共通引き出しパタ
ーンを配置している。
ルアレイの中心線の交点座標を算出し、その座標を基に
してまず交点座標にパッドを配置し、そのパッド位置に
適応したＩ／Ｏセルから引き出される共通引き出しパタ
ーンを配置している。
【００５３】この共通引き出しパターンは、パッド位置
とＩ／Ｏセルの位置関係により、あるパッド位置に対し
て１種類の引き出しパターンを用意する。これによりパ
ッド位置に適応した共通引き出しパターンはパッド位置
とＩ／Ｏセル位置が決まればそれに合う共通引き出しパ
ターンを１種類用意するだけで済み、フリップチップの
レイアウトも容易に実現できる。
とＩ／Ｏセルの位置関係により、あるパッド位置に対し
て１種類の引き出しパターンを用意する。これによりパ
ッド位置に適応した共通引き出しパターンはパッド位置
とＩ／Ｏセル位置が決まればそれに合う共通引き出しパ
ターンを１種類用意するだけで済み、フリップチップの
レイアウトも容易に実現できる。
【００５４】従来のＬＳＩでは、Ｉ／Ｏ部周辺にパッド
を配置したレイアウトが一般的であり、特にＡＳＩＣで
フリップチップを実現する場合には、これらに共通の基
盤レイアウトを用いてＩ／Ｏセルからパッドへの引き出
しパターンをフリップチップ用に配置したり、うまく引
き出せない場合にはフリップチップ専用のレイアウトを
別に設計していた。
を配置したレイアウトが一般的であり、特にＡＳＩＣで
フリップチップを実現する場合には、これらに共通の基
盤レイアウトを用いてＩ／Ｏセルからパッドへの引き出
しパターンをフリップチップ用に配置したり、うまく引
き出せない場合にはフリップチップ専用のレイアウトを
別に設計していた。
【００５５】例えば、Ｉ／Ｏセル３セル１組で引き出し
パターンを設計する場合、下に示す様に、ＬＳＩのＩ／
Ｏセル数に応じて、次の３通りの構造が考えられる。
パターンを設計する場合、下に示す様に、ＬＳＩのＩ／
Ｏセル数に応じて、次の３通りの構造が考えられる。
【００５６】一つめは、図７に示すように、本発明と同
じくＬＳＩチップの各辺のＩ／Ｏセル数が、引き出しパ
ターンでパッドよりＩ／Ｏセルに引き出される際の、引
き出し対象Ｉ／Ｏセル数の整数倍の場合。
じくＬＳＩチップの各辺のＩ／Ｏセル数が、引き出しパ
ターンでパッドよりＩ／Ｏセルに引き出される際の、引
き出し対象Ｉ／Ｏセル数の整数倍の場合。
【００５７】図７はこの場合の概略を示す平面図で、簡
略化のため、Ｉ／Ｏセル数は各辺で６セルとしている。
略化のため、Ｉ／Ｏセル数は各辺で６セルとしている。
【００５８】図７において、ＬＳＩチップを３１、Ｉ／
Ｏセルを３２、コーナーセルを３４、フリップチップ用
のパッドを３５で示す。Ｍ１で示される領域に着目する
と、Ｉ／ＯセルＮ１、Ｎ２、Ｎ３は、それぞれパッドＰ
１、Ｐ２、Ｐ３と配線により電気的に接続しているもの
とする。
Ｏセルを３２、コーナーセルを３４、フリップチップ用
のパッドを３５で示す。Ｍ１で示される領域に着目する
と、Ｉ／ＯセルＮ１、Ｎ２、Ｎ３は、それぞれパッドＰ
１、Ｐ２、Ｐ３と配線により電気的に接続しているもの
とする。
【００５９】二つめは、図８に示すように、上記と同様
に引き出し対象Ｉ／Ｏセル数の整数倍より１個多い場
合。
に引き出し対象Ｉ／Ｏセル数の整数倍より１個多い場
合。
【００６０】図８はこの場合の概略を示す平面図で、簡
略化のため、Ｉ／Ｏセル数は各辺で７セルとしている。
略化のため、Ｉ／Ｏセル数は各辺で７セルとしている。
【００６１】図８において、ＬＳＩチップを４１、Ｉ／
Ｏセルを４２、コーナーセルを４４、フリップチップ用
のパッドを４５で示し、Ｍ２で示される領域に着目する
と、Ｉ／ＯセルＮ４、Ｎ５、Ｎ６はそれぞれパッドＰ
４、Ｐ５、Ｐ６と配線により電気的に接続しているもの
とする。
Ｏセルを４２、コーナーセルを４４、フリップチップ用
のパッドを４５で示し、Ｍ２で示される領域に着目する
と、Ｉ／ＯセルＮ４、Ｎ５、Ｎ６はそれぞれパッドＰ
４、Ｐ５、Ｐ６と配線により電気的に接続しているもの
とする。
【００６２】三つめは、図９に示すように、上記と同様
に引き出し対象のＩ／Ｏセル数の整数倍より２個多い場
合。
に引き出し対象のＩ／Ｏセル数の整数倍より２個多い場
合。
【００６３】図９はこの場合の概略を示す平面図で、簡
略化のため、Ｉ／Ｏセル数は各辺で８セルとしている。
略化のため、Ｉ／Ｏセル数は各辺で８セルとしている。
【００６４】図９において、ＬＳＩチップを５１、Ｉ／
Ｏセルを５２、コーナーセルを５４、フリップチップ用
のパッドを５５で示し、Ｍ３で示される領域に着目する
と、Ｉ／ＯセルＮ７、Ｎ８、Ｎ９はそれぞれパッドＰ
７、Ｐ８、Ｐ９と配線により電気的に接続しているもの
とする。
Ｏセルを５２、コーナーセルを５４、フリップチップ用
のパッドを５５で示し、Ｍ３で示される領域に着目する
と、Ｉ／ＯセルＮ７、Ｎ８、Ｎ９はそれぞれパッドＰ
７、Ｐ８、Ｐ９と配線により電気的に接続しているもの
とする。
【００６５】これらの３通りの場合を比べると解る様
に、フリップチップ用のパッドは、中心に対して点対称
で配置されるのが一般的であり、共通パターンでパッド
からＩ／Ｏセルへの引き出し対象となるＩ／Ｏセル数
と、各辺に配置されているＩ／Ｏセル数との関係によ
り、Ｉ／Ｏセル上のパッドの相対位置が変わり、これは
パッドからＩ／Ｏセルへの引き出すための共通パターン
をそれぞれの場合で異なることを意味しており、必要に
応じて多くの種類のこの引き出しパターンを用意して配
置していた。
に、フリップチップ用のパッドは、中心に対して点対称
で配置されるのが一般的であり、共通パターンでパッド
からＩ／Ｏセルへの引き出し対象となるＩ／Ｏセル数
と、各辺に配置されているＩ／Ｏセル数との関係によ
り、Ｉ／Ｏセル上のパッドの相対位置が変わり、これは
パッドからＩ／Ｏセルへの引き出すための共通パターン
をそれぞれの場合で異なることを意味しており、必要に
応じて多くの種類のこの引き出しパターンを用意して配
置していた。
【００６６】例えばＬＳＩのチップサイズが４．８２ｍ
ｍ×４．８２ｍｍ〜１７．３ｍｍ×１７．３ｍｍの０．
５ｍｍステップで２６種のマスターが存在する場合、従
来のレイアウト構造では、例えばＩ／Ｏセル６個で１組
の引き出しパターンを基本にすると、６種類の引き出し
パターンを用意しさらに２６通りのパッド、引き出しパ
ターンの配置組合せを計算し、場合によってはさらに調
整のため例えばコーナーセルを追加する必要があった。
ｍ×４．８２ｍｍ〜１７．３ｍｍ×１７．３ｍｍの０．
５ｍｍステップで２６種のマスターが存在する場合、従
来のレイアウト構造では、例えばＩ／Ｏセル６個で１組
の引き出しパターンを基本にすると、６種類の引き出し
パターンを用意しさらに２６通りのパッド、引き出しパ
ターンの配置組合せを計算し、場合によってはさらに調
整のため例えばコーナーセルを追加する必要があった。
【００６７】このように従来は、引き出しパターンを複
数用意したり、引き出しの整合性をとるのが難しい場
合、コーナー部で特別なパターンを作成し調整していた
りしていたが、本発明の構造のＬＳＩでは、本発明の方
法により、特に共通引き出し対象のＩ／Ｏセルの中心線
の交点座標を検出することにより、パッドの配置座標を
決定するので、Ｉ／ＯからＰＡＤへの共通引き出しパタ
ーンを容易に配置でき、またＩ／Ｏセルアレイの上下
辺、左右辺で同一のパターンを用いることが出来るた
め、特に多数のチップサイズを供給するＡＳＩＣにおい
て、容易にフリップチップのレイアウトを自動で実現で
きる。
数用意したり、引き出しの整合性をとるのが難しい場
合、コーナー部で特別なパターンを作成し調整していた
りしていたが、本発明の構造のＬＳＩでは、本発明の方
法により、特に共通引き出し対象のＩ／Ｏセルの中心線
の交点座標を検出することにより、パッドの配置座標を
決定するので、Ｉ／ＯからＰＡＤへの共通引き出しパタ
ーンを容易に配置でき、またＩ／Ｏセルアレイの上下
辺、左右辺で同一のパターンを用いることが出来るた
め、特に多数のチップサイズを供給するＡＳＩＣにおい
て、容易にフリップチップのレイアウトを自動で実現で
きる。
【００６８】次に、本発明第２の実施の形態を説明す
る。
る。
【００６９】図２に示すＬＳＩの構造で、Ｉ／Ｏセル３
パッドへの引き出しパターンを、一定個数のＩ／Ｏセル
で１組ないし２組の共通引き出しパターンとする構造。
例えば７セルで二組引き出しパターンを構成する。
パッドへの引き出しパターンを、一定個数のＩ／Ｏセル
で１組ないし２組の共通引き出しパターンとする構造。
例えば７セルで二組引き出しパターンを構成する。
【００７０】同じく、共通引き出しパターンで引き出し
対象となる各Ｉ／Ｏセルアレイの中の一定位置の線上に
パッドが配置される構造。例えば中心線ではなく、６対
４に位置の線上にパッドが配置される等が考えられる。
対象となる各Ｉ／Ｏセルアレイの中の一定位置の線上に
パッドが配置される構造。例えば中心線ではなく、６対
４に位置の線上にパッドが配置される等が考えられる。
【００７１】図６に、本発明の構造のＬＳＩにおける他
のレイアウト方法を示す。
のレイアウト方法を示す。
【００７２】このレイアウト方法は、Ｉ／Ｏセル、パッ
ド、チップサイズ、共通引き出しパターンの情報を入力
するステップＢ１と、フリップチップ用パッドのピッチ
と配列数からパッド配置位置を決定するステップＢ２
と、引き出しパターンの適合性を調べるステップＢ３
と、このステップＢ３が真（ＹＥＳ）の場合、パッド座
標情報から、パッド中心を結ぶ線を算出するステップＢ
４と、共通引き出し対象のＩ／Ｏセルの中心線を、パッ
ド座標中心線と一致させるステップＢ５と、その一致し
た中心線座標を基に、Ｉ／Ｏセルを配置するステップＢ
６を行い、その後自動配置配線のステップＢ７を行い、
ステップＢ３で偽（ＮＯ）の場合共通引き出しパターン
を追加作成するステップＢ８を行いステップＢ１を行っ
ている。
ド、チップサイズ、共通引き出しパターンの情報を入力
するステップＢ１と、フリップチップ用パッドのピッチ
と配列数からパッド配置位置を決定するステップＢ２
と、引き出しパターンの適合性を調べるステップＢ３
と、このステップＢ３が真（ＹＥＳ）の場合、パッド座
標情報から、パッド中心を結ぶ線を算出するステップＢ
４と、共通引き出し対象のＩ／Ｏセルの中心線を、パッ
ド座標中心線と一致させるステップＢ５と、その一致し
た中心線座標を基に、Ｉ／Ｏセルを配置するステップＢ
６を行い、その後自動配置配線のステップＢ７を行い、
ステップＢ３で偽（ＮＯ）の場合共通引き出しパターン
を追加作成するステップＢ８を行いステップＢ１を行っ
ている。
【００７３】この場合、フリップチップ用のパッド位置
をＬＳＩ中心に対し点対称となるようにまず決め、その
パッド情報と、Ｉ／Ｏセルからパッドへの引き出しパタ
ーンの情報から、Ｉ／Ｏセルの配置位置を引き出し対象
のＩ／Ｏセルアレイの中心線の情報を基にＩ／Ｏセルを
配置する。
をＬＳＩ中心に対し点対称となるようにまず決め、その
パッド情報と、Ｉ／Ｏセルからパッドへの引き出しパタ
ーンの情報から、Ｉ／Ｏセルの配置位置を引き出し対象
のＩ／Ｏセルアレイの中心線の情報を基にＩ／Ｏセルを
配置する。
【００７４】ここでは、ステップＢ１で、Ｉ／Ｏセルの
サイズ、パッドのサイズ、配列ピッチ、配列数、チップ
サイズ、パッドからＩ／Ｏセルへの共通引き出しパター
ンの引き出し対象となるＩ／Ｏセル数、引き出しパター
ンの形状、パッドとＩ／Ｏセルの位置関係等の情報を入
力し、ステップＢ２で、フリップチップ用のパッドの配
列ピッチ、配列数を基にＬＳＩチップの中心に対し点対
称となる様にフリップチップ用のパッドを配置し、ステ
ップＢ３で、共通引き出しパターンを用いてＩ／Ｏセル
からのパッドへの引き出しがすべて可能かどうかという
適合性を調べ、この適合性が真の場合、ステップＢ４で
パッド座標の情報からパッド中心同士を格子状に結ぶ線
分を算出する。
サイズ、パッドのサイズ、配列ピッチ、配列数、チップ
サイズ、パッドからＩ／Ｏセルへの共通引き出しパター
ンの引き出し対象となるＩ／Ｏセル数、引き出しパター
ンの形状、パッドとＩ／Ｏセルの位置関係等の情報を入
力し、ステップＢ２で、フリップチップ用のパッドの配
列ピッチ、配列数を基にＬＳＩチップの中心に対し点対
称となる様にフリップチップ用のパッドを配置し、ステ
ップＢ３で、共通引き出しパターンを用いてＩ／Ｏセル
からのパッドへの引き出しがすべて可能かどうかという
適合性を調べ、この適合性が真の場合、ステップＢ４で
パッド座標の情報からパッド中心同士を格子状に結ぶ線
分を算出する。
【００７５】ステップＢ５で、このパッド中心同士を格
子状に結ぶ線分と、パッドからＩ／Ｏセルへの共通引き
出し対象となるＩ／Ｏセルアレイの中心線を一致させる
ための座標計算を行い、ステップＢ６でこれらのパッド
中心同士を格子状に結ぶ線分と共通引き出し対象となる
Ｉ／Ｏセルアレイの中心線を一致させるように、Ｉ／Ｏ
セル及び共通引き出しパターンの配置座標を算出する。
子状に結ぶ線分と、パッドからＩ／Ｏセルへの共通引き
出し対象となるＩ／Ｏセルアレイの中心線を一致させる
ための座標計算を行い、ステップＢ６でこれらのパッド
中心同士を格子状に結ぶ線分と共通引き出し対象となる
Ｉ／Ｏセルアレイの中心線を一致させるように、Ｉ／Ｏ
セル及び共通引き出しパターンの配置座標を算出する。
【００７６】このとき、共通引き出し対象のＩ／Ｏセル
アレイの中心線がパッドの中心線を結ぶ格子状の線分と
一致する様にＩ／Ｏセルを配置し、さらに共通引き出し
パターンも、その配置されたＩ／Ｏセル位置と前記中心
線及び格子状線分を基に配置するため、容易に配置でき
る。
アレイの中心線がパッドの中心線を結ぶ格子状の線分と
一致する様にＩ／Ｏセルを配置し、さらに共通引き出し
パターンも、その配置されたＩ／Ｏセル位置と前記中心
線及び格子状線分を基に配置するため、容易に配置でき
る。
【００７７】そしてその後、自動配置配線を実行する。
またステップＢ３で適合性が偽の場合は、共通引き出し
パターンを適合するように追加作成するステップＢ８を
行い、Ｂ１のステップを繰り返すこととなる。
またステップＢ３で適合性が偽の場合は、共通引き出し
パターンを適合するように追加作成するステップＢ８を
行い、Ｂ１のステップを繰り返すこととなる。
【００７８】
【発明の効果】以上に説明したように、従来のＡＳＩＣ
の１シリーズで、多数の種類のチップサイズを用意して
いたフリップチップ用のパッドからＩ／Ｏセルへの引き
出しパターンが１種類で済み、チップサイズが変わって
も、この共通引き出し対象のＩ／Ｏセル数単位で、例え
ば３セル単位で増加するだけであるので、Ｉ／Ｏセル数
が変わっても、コーナー部は同一のコーナーセルを用い
ることが出来、相対的なレイアウト構造は同一とするこ
とが出来る。
の１シリーズで、多数の種類のチップサイズを用意して
いたフリップチップ用のパッドからＩ／Ｏセルへの引き
出しパターンが１種類で済み、チップサイズが変わって
も、この共通引き出し対象のＩ／Ｏセル数単位で、例え
ば３セル単位で増加するだけであるので、Ｉ／Ｏセル数
が変わっても、コーナー部は同一のコーナーセルを用い
ることが出来、相対的なレイアウト構造は同一とするこ
とが出来る。
【００７９】これにより、従来のＡＳＩＣで用意してい
た、ＬＳＩ最外周部にパッドが配列されている構造と同
一の拡散工程のレイアウトで、配線マスクを変更するだ
けでフリップチップも実現できる。
た、ＬＳＩ最外周部にパッドが配列されている構造と同
一の拡散工程のレイアウトで、配線マスクを変更するだ
けでフリップチップも実現できる。
【００８０】さらに本発明では、引き出しパターンを複
数用意したり、引き出しの整合性をとるのが難しい場
合、コーナー部で特別なパターンを作成し調整していた
従来の技術とは異なり、特に共通引き出し対象のＩ／Ｏ
セルの中心線の交点座標を検出することにより、パッド
の配置座標を決定するので、Ｉ／ＯからＰＡＤへの共通
引き出しパターンを容易に配置でき、またＩ／Ｏセルア
レイの上下辺、左右辺で同一のパターンを用いることが
出来るため、特に多数のチップサイズを供給するＡＳＩ
Ｃにおいて、容易にフリップチップのレイアウトを自動
で実現できる。
数用意したり、引き出しの整合性をとるのが難しい場
合、コーナー部で特別なパターンを作成し調整していた
従来の技術とは異なり、特に共通引き出し対象のＩ／Ｏ
セルの中心線の交点座標を検出することにより、パッド
の配置座標を決定するので、Ｉ／ＯからＰＡＤへの共通
引き出しパターンを容易に配置でき、またＩ／Ｏセルア
レイの上下辺、左右辺で同一のパターンを用いることが
出来るため、特に多数のチップサイズを供給するＡＳＩ
Ｃにおいて、容易にフリップチップのレイアウトを自動
で実現できる。
【図１】本発明の半導体集積回路装置を示す概略平面
図。
図。
【図２】図１に破線で囲んだＡ部の拡大平面図。
【図３】図２のＢ部の拡大平面図。
【図４】図２におけるＩ／Ｏセルとパッドの関係を示す
概略平面図。
概略平面図。
【図５】本発明の半導体集積回路のレイアウト方法の工
程を示すフロー図。
程を示すフロー図。
【図６】本発明の半導体集積回路のレイアウト方法の他
の工程を示すフロー図。
の工程を示すフロー図。
【図７】ＬＳＩチップの各辺のＩ／Ｏセル数が引き出し
対象Ｉ／Ｏセル数の整数倍の場合の概略を示す平面図。
対象Ｉ／Ｏセル数の整数倍の場合の概略を示す平面図。
【図８】引き出し対象Ｉ／Ｏセル数の整数倍より１個多
い場合の図７と同様の平面図。
い場合の図７と同様の平面図。
【図９】引き出し対象Ｉ／Ｏセル数の整数倍より２個多
い場合の図７と同様の平面図。
い場合の図７と同様の平面図。
【図１０】従来のＬＳＩにおいて、フリップチップを実
現する場合のレイアウト方法の工程を示すフロー図。
現する場合のレイアウト方法の工程を示すフロー図。
１ ＬＳＩチップ ２ Ｉ／Ｏセル ３ 内部領域 ４ コーナーセル ５ パッド １１ 端子部 １２ Ｉ／Ｏセル １４ 接続配線 １５ パッド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年８月２３日（１９９９．８．２
３）
３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M105 AA09 AA12 FF01 5B046 AA08 BA06 5F064 AA03 AA04 DD02 DD14 DD18 DD32 DD42 DD43 EE17 EE18 EE53 HH06
Claims (2)
- 【請求項１】 Ｉ／Ｏセルからパッドへの接続をＩ／Ｏ
セル複数個１組の共通引き出しパターンを用いて行い、
ＬＳＩチップ上の各辺のＩ／Ｏセルアレイ数を、前記共
通引き出しパターンで引き出されるＩ／Ｏセルの組の整
数倍とした半導体集積回路装置において、前記共通引き
出しパターンで引き出されるＩ／Ｏセルアレイの長さ
が、フリップチップ用パッドの配列ピッチと同一であ
り、前記共通引き出しパターンで引き出し対象となるＩ
／Ｏセルアレイの中心線の交点、及びその交点の外側で
は引き出しに必要な数だけ、等間隔のピッチ上にパッド
が配置され、前記共通引き出しパターンで引き出される
Ｉ／Ｏセルアレイの長さがフリップチップ用パッドの配
列ピッチと同一であることを特徴とする半導体集積回路
装置。 - 【請求項２】 Ｉ／Ｏセルからパッドへの接続をＩ／Ｏ
セル複数個１組の共通引き出しパターンを用いて行い、
ＬＳＩチップ上の各辺のＩ／Ｏセルアレイ数を、前記共
通引き出しパターンで引き出されるＩ／Ｏセルの組の整
数倍とした半導体集積回路装置の設計方法において、 Ｉ／Ｏセルとパッドとチップサイズと共通引き出しパタ
ーンの情報を入力するステップと、引き出しパターンの
適合性を調べる工程と、 前記共通引き出しパターンと対応するＩ／Ｏセルを決定
する工程と、 前記共通引き出し対象のＩ／Ｏセルの中心線の交点座標
を算出する工程と、 交点座標を基に前記共通引き出しパターンとパッドをＩ
／Ｏ部に配置する工程と、 コーナー部と内部領域にパッドを配置する工程と、 前記パッドを配置する工程の後に自動配置配線を行う工
程と、を備えたことを特徴とする半導体集積回路装置の
設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269848A JP3119631B2 (ja) | 1998-09-24 | 1998-09-24 | 半導体集積回路装置及びその設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10269848A JP3119631B2 (ja) | 1998-09-24 | 1998-09-24 | 半導体集積回路装置及びその設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000100955A true JP2000100955A (ja) | 2000-04-07 |
| JP3119631B2 JP3119631B2 (ja) | 2000-12-25 |
Family
ID=17478045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10269848A Expired - Fee Related JP3119631B2 (ja) | 1998-09-24 | 1998-09-24 | 半導体集積回路装置及びその設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119631B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847120B2 (en) | 2000-12-21 | 2005-01-25 | Nec Electronics Corporation | Flip chip semiconductor device having signal pads arranged outside of power supply pads |
| US7266789B2 (en) | 2005-04-04 | 2007-09-04 | International Business Machines Corporation | Method and apparatus of optimizing the IO collar of a peripheral image |
| JP2007335511A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Ltd | 半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法 |
| US7397256B2 (en) | 2005-05-30 | 2008-07-08 | Oki Electric Industry Co., Ltd. | Automatic design method for semiconductor device |
| US7444611B2 (en) | 2005-06-02 | 2008-10-28 | Oki Electric Industry Co., Ltd. | Automatic design method including automatic processing for equalizing spacing wiring and automatic designing apparatus thereof |
-
1998
- 1998-09-24 JP JP10269848A patent/JP3119631B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847120B2 (en) | 2000-12-21 | 2005-01-25 | Nec Electronics Corporation | Flip chip semiconductor device having signal pads arranged outside of power supply pads |
| DE10164606B4 (de) * | 2000-12-21 | 2006-10-12 | Nec Electronics Corp., Kawasaki | Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen |
| US7266789B2 (en) | 2005-04-04 | 2007-09-04 | International Business Machines Corporation | Method and apparatus of optimizing the IO collar of a peripheral image |
| US7397256B2 (en) | 2005-05-30 | 2008-07-08 | Oki Electric Industry Co., Ltd. | Automatic design method for semiconductor device |
| US7444611B2 (en) | 2005-06-02 | 2008-10-28 | Oki Electric Industry Co., Ltd. | Automatic design method including automatic processing for equalizing spacing wiring and automatic designing apparatus thereof |
| JP2007335511A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Ltd | 半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3119631B2 (ja) | 2000-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8495547B2 (en) | Providing secondary power pins in integrated circuit design | |
| JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
| JP2006196627A (ja) | 半導体装置、及び半導体装置の設計プログラム | |
| US20040098690A1 (en) | Method and apparatus for establishment of a die connection bump layout | |
| US6976236B1 (en) | Method for automatically routing connections between top side conductors and bottom side conductors of an integrated circuit package | |
| US6308143B1 (en) | Layout input apparatus, layout input method, layout verification apparatus, and layout verification method | |
| JP3119631B2 (ja) | 半導体集積回路装置及びその設計方法 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
| JP5337119B2 (ja) | 半導体集積回路及びｉ／ｏブロック配置方法 | |
| JP2002026130A (ja) | 半導体集積回路及びｉ／ｏブロック配置方法 | |
| US7397256B2 (en) | Automatic design method for semiconductor device | |
| JP2001044284A (ja) | 半導体装置の設計方法 | |
| JPH09289253A (ja) | レイアウト入力装置および方法、ならびにレイアウト検証装置および方法 | |
| JP3556767B2 (ja) | 半導体集積回路装置の設計装置 | |
| JP3502311B2 (ja) | 集積回路レイアウトシステム、レイアウト方法及び記録媒体 | |
| JP5125415B2 (ja) | 半導体集積回路およびその設計方法 | |
| JP3064925B2 (ja) | レイアウト方法 | |
| JP4237611B2 (ja) | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 | |
| JPH0794587A (ja) | 半導体装置、半導体設計方法及びその設計装置 | |
| JP2864679B2 (ja) | 部品配置による配置禁止領域決定方法 | |
| JP3028938B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH04322372A (ja) | レイアウトパターン作成装置 | |
| JP2004086755A (ja) | マクロの端子配置の最適化方法 | |
| JPH11345255A (ja) | 半導体装置のレイアウト方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |