JP2000100955A - 半導体集積回路装置及びその設計方法 - Google Patents
半導体集積回路装置及びその設計方法Info
- Publication number
- JP2000100955A JP2000100955A JP10269848A JP26984898A JP2000100955A JP 2000100955 A JP2000100955 A JP 2000100955A JP 10269848 A JP10269848 A JP 10269848A JP 26984898 A JP26984898 A JP 26984898A JP 2000100955 A JP2000100955 A JP 2000100955A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- pads
- chip
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 I/Oセル、及びパッドからI/Oセルへの
引き出しパターンの関係から、様々な引き出しパターン
を用意しなければならない。 【解決手段】 I/Oセルからパッドへの接続をI/O
セル複数個1組の共通引き出しパターンを用いて行い、
LSIチップ上の各辺のI/Oセルアレイ数を、共通引
き出しパターンで引き出されるI/Oセルの組の整数倍
とした半導体集積回路装置において、共通引き出しパタ
ーンで引き出されるI/Oセルアレイの長さを、フリッ
プチップ用パッドの配列ピッチと同一とし、共通引き出
しパターンで引き出し対象となるI/Oセルアレイの中
心線の交点、及びその交点の外側では引き出しに必要な
数だけ、等間隔のピッチ上にパッドを配置し、共通引き
出しパターンで引き出されるI/Oセルアレイの長さを
フリップチップ用パッドの配列ピッチと同一とする。
引き出しパターンの関係から、様々な引き出しパターン
を用意しなければならない。 【解決手段】 I/Oセルからパッドへの接続をI/O
セル複数個1組の共通引き出しパターンを用いて行い、
LSIチップ上の各辺のI/Oセルアレイ数を、共通引
き出しパターンで引き出されるI/Oセルの組の整数倍
とした半導体集積回路装置において、共通引き出しパタ
ーンで引き出されるI/Oセルアレイの長さを、フリッ
プチップ用パッドの配列ピッチと同一とし、共通引き出
しパターンで引き出し対象となるI/Oセルアレイの中
心線の交点、及びその交点の外側では引き出しに必要な
数だけ、等間隔のピッチ上にパッドを配置し、共通引き
出しパターンで引き出されるI/Oセルアレイの長さを
フリップチップ用パッドの配列ピッチと同一とする。
Description
【0001】
【発明の属する技術分野】本発明は、フリップチップと
共にLSIの周辺部にパッドを配置した半導体集積回路
装置、及びその設計方法に関する。
共にLSIの周辺部にパッドを配置した半導体集積回路
装置、及びその設計方法に関する。
【0002】
【従来の技術】従来、1000ピン以上の多ピンのLS
I実装を実現する方法として、フリップチップ実装方法
がある。これは、主としてLSIの全面にパッドを設け
る構造で実現しているが、特定用途向けIC(以下、
「ASIC」と記す)では、フリップチップと共にLS
Iの周辺部にパッドを配置する一般的な実装方法が多く
使われる。
I実装を実現する方法として、フリップチップ実装方法
がある。これは、主としてLSIの全面にパッドを設け
る構造で実現しているが、特定用途向けIC(以下、
「ASIC」と記す)では、フリップチップと共にLS
Iの周辺部にパッドを配置する一般的な実装方法が多く
使われる。
【0003】従って、ASICでは、この両者を実現出
来る共通の基盤レイアウトがあれば、設計も容易とな
り、ミスも低減できる。
来る共通の基盤レイアウトがあれば、設計も容易とな
り、ミスも低減できる。
【0004】ASICでは、1シリーズで、例えば4.
8mm×4.8mm〜17.3mm×17.3mmの
0.5mmステップで26種類といった多数の種類のチ
ップサイズを用意している。従ってその種類の数だけ、
異なる基盤データを用意しなければならず、従来のチッ
プ最外周にパッドが存在するレイアウトとフリップチッ
プのレイアウトを共通にするため、例えばI/Oからパ
ッドへの引き出しパターンを複数用意したり、フリップ
チップのレイアウトを個別に用意しなければならない、
といった問題点があった。
8mm×4.8mm〜17.3mm×17.3mmの
0.5mmステップで26種類といった多数の種類のチ
ップサイズを用意している。従ってその種類の数だけ、
異なる基盤データを用意しなければならず、従来のチッ
プ最外周にパッドが存在するレイアウトとフリップチッ
プのレイアウトを共通にするため、例えばI/Oからパ
ッドへの引き出しパターンを複数用意したり、フリップ
チップのレイアウトを個別に用意しなければならない、
といった問題点があった。
【0005】またその引き出しパターンを配置する際、
各チップサイズで複雑な座標計算をしなければならなか
った。
各チップサイズで複雑な座標計算をしなければならなか
った。
【0006】このため、自動配置配線までの設計のため
のデータを多く用意しなければならなかった。その理由
として、引き出しパターンは、I/Oセルの高さを最適
化した場合、フリップチップでは通常I/Oセル上だけ
ではなく、内部領域に配置されたパッドも使用して引き
出し信号端子数を確保していたことが挙げられる。
のデータを多く用意しなければならなかった。その理由
として、引き出しパターンは、I/Oセルの高さを最適
化した場合、フリップチップでは通常I/Oセル上だけ
ではなく、内部領域に配置されたパッドも使用して引き
出し信号端子数を確保していたことが挙げられる。
【0007】この時、フリップチップ用のパッドからI
/Oへの配線接続を行うが、フリップチップでは、LS
I全面に存在するパッドと接続するのに5層、6層とい
った多層配線を用いないと接続が出来ないこと、及び高
駆動バッファー等で接続部分の配線抵抗を極力押さえる
必要があること、等の理由から、自動配線で接続せず、
固定のパターンで引き出している。
/Oへの配線接続を行うが、フリップチップでは、LS
I全面に存在するパッドと接続するのに5層、6層とい
った多層配線を用いないと接続が出来ないこと、及び高
駆動バッファー等で接続部分の配線抵抗を極力押さえる
必要があること、等の理由から、自動配線で接続せず、
固定のパターンで引き出している。
【0008】この引き出しパターンを配置する場合、複
数個のI/Oセルに対応したパターンを通常用意する
が、ASICで用意しているチップサイズでは、引き出
されるI/O数やパッドピッチとの関係で、様々な場合
に対応した引き出しパターンを用意する必要があった。
数個のI/Oセルに対応したパターンを通常用意する
が、ASICで用意しているチップサイズでは、引き出
されるI/O数やパッドピッチとの関係で、様々な場合
に対応した引き出しパターンを用意する必要があった。
【0009】あるいは、フリップチップを実現するた
め、引き出しを予め考慮したり、コーナー部を専用に作
り替えたレイアウトを新たに設計していた。
め、引き出しを予め考慮したり、コーナー部を専用に作
り替えたレイアウトを新たに設計していた。
【0010】この場合には、引き出しパターンやパッド
の配置座標計算を数多く行う必要があり、自動配置配線
までの設計も、引き出しパターン、パッド配置まで時間
がかかり、容易ではなかった。
の配置座標計算を数多く行う必要があり、自動配置配線
までの設計も、引き出しパターン、パッド配置まで時間
がかかり、容易ではなかった。
【0011】従来のLSIにおいて、LSI周辺にパッ
ド配置するレイアウトで、同一の拡散マスクを用い、配
線工程のみ変えてフリップチップを実現する場合のレイ
アウト方法を図10に示す。
ド配置するレイアウトで、同一の拡散マスクを用い、配
線工程のみ変えてフリップチップを実現する場合のレイ
アウト方法を図10に示す。
【0012】図10に示す通り、従来のレイアウト方法
は、I/Oセル数と引き出しパターンの関係から、全て
のチップサイズの適合するような引き出しパターンを用
意するステップC1と、I/Oセル、パッド、引き出し
パターンの情報を入力するステップC2と、その情報か
ら、場合に応じた最適引き出しパターンを選択するステ
ップC3と、引き出しパターンをI/O部に配置するス
テップC4と、コーナー部、内部領域にパッドを配置す
るステップC5を有し、その後、自動配置配線のステッ
プC6を行う。
は、I/Oセル数と引き出しパターンの関係から、全て
のチップサイズの適合するような引き出しパターンを用
意するステップC1と、I/Oセル、パッド、引き出し
パターンの情報を入力するステップC2と、その情報か
ら、場合に応じた最適引き出しパターンを選択するステ
ップC3と、引き出しパターンをI/O部に配置するス
テップC4と、コーナー部、内部領域にパッドを配置す
るステップC5を有し、その後、自動配置配線のステッ
プC6を行う。
【0013】
【発明が解決しようとする課題】この様に、従来のレイ
アウト方法では、ASICの一つのシリーズにおいて、
従来のLSI周辺にパッドを配置したレイアウトでの配
線工程のみ変えてフリップチップのレイアウトを実現す
る場合、I/Oセル数と引き出しパターンの関係を調
べ、ASICの1シリーズで用意される全てのチップサ
イズに適合した引き出しパターンを多くの種類用意し
て、それらの中で最適な引き出しパターンを計算して求
められた最適な位置に配置していた。
アウト方法では、ASICの一つのシリーズにおいて、
従来のLSI周辺にパッドを配置したレイアウトでの配
線工程のみ変えてフリップチップのレイアウトを実現す
る場合、I/Oセル数と引き出しパターンの関係を調
べ、ASICの1シリーズで用意される全てのチップサ
イズに適合した引き出しパターンを多くの種類用意し
て、それらの中で最適な引き出しパターンを計算して求
められた最適な位置に配置していた。
【0014】このため、I/Oセル、及びパッドからI
/Oセルへの引き出しパターンの関係から、様々な引き
出しパターンを用意しなければならなかった。
/Oセルへの引き出しパターンの関係から、様々な引き
出しパターンを用意しなければならなかった。
【0015】
【課題を解決するための手段】本発明は、ASICにお
いて従来からのLSI周辺にパッド配置するレイアウト
で、同一の拡散マスクを用い、配線マスクのみ変えて容
易にフリップチップを実現する以下のレイアウト構造と
レイアウト方法を提供する。
いて従来からのLSI周辺にパッド配置するレイアウト
で、同一の拡散マスクを用い、配線マスクのみ変えて容
易にフリップチップを実現する以下のレイアウト構造と
レイアウト方法を提供する。
【0016】本発明は、I/O(入出力)セルからパッ
ドへの引き出しパターンを、I/Oセル整数個1組での
共通引き出しパターンとし、LSIの上下左右各辺での
I/Oセルアレイ数はその共通引き出し対象I/Oセル
数の整数倍とする。このI/Oセルアレイの長さをフリ
ップチップのパッドピッチと同一にする。
ドへの引き出しパターンを、I/Oセル整数個1組での
共通引き出しパターンとし、LSIの上下左右各辺での
I/Oセルアレイ数はその共通引き出し対象I/Oセル
数の整数倍とする。このI/Oセルアレイの長さをフリ
ップチップのパッドピッチと同一にする。
【0017】そして、この共通引き出しパターンで引き
出し対象となる各I/Oセルアレイの中心線上にパッド
が配置される構造とする。すなわちこの中心線の交点、
及びその交点を含んだ等間隔のピッチ上にパッドが配置
される。
出し対象となる各I/Oセルアレイの中心線上にパッド
が配置される構造とする。すなわちこの中心線の交点、
及びその交点を含んだ等間隔のピッチ上にパッドが配置
される。
【0018】次に上記の構造を実現するレイアウト方法
として、I/Oセルとパッドとチップサイズと共通引き
出しパターンの情報を入力するステップと、引き出しパ
ターンの適合性を調べるステップと、共通引き出しパタ
ーンと対応するI/Oセルを決定するステップと、共通
引き出し対象のI/Oセルの中心線の交点座標を算出す
るステップと、交点座標を基に共通引き出しパターンと
パッドをI/O部に配置するステップと、コーナー部と
内部領域にパッドを配置するステップを行ってから、自
動配置配線のステップを行う。
として、I/Oセルとパッドとチップサイズと共通引き
出しパターンの情報を入力するステップと、引き出しパ
ターンの適合性を調べるステップと、共通引き出しパタ
ーンと対応するI/Oセルを決定するステップと、共通
引き出し対象のI/Oセルの中心線の交点座標を算出す
るステップと、交点座標を基に共通引き出しパターンと
パッドをI/O部に配置するステップと、コーナー部と
内部領域にパッドを配置するステップを行ってから、自
動配置配線のステップを行う。
【0019】これらにより、ASICの一つのシリーズ
で供給される各チップサイズで容易にフリップチップの
レイアウトをLSI外周部にパッドを配列した従来のレ
イアウトと共通の拡散マスクで実現している。
で供給される各チップサイズで容易にフリップチップの
レイアウトをLSI外周部にパッドを配列した従来のレ
イアウトと共通の拡散マスクで実現している。
【0020】
【発明の実施の形態】本発明の第1の実施の形態を図1
にしたがって説明する。
にしたがって説明する。
【0021】図1は、本発明のLSIの概略平面図であ
り、LSIチップ1の周辺部に複数個のI/Oセル2が
配列され、このI/Oセル2で囲まれたLSIの内部領
域3では、所望の機能を実現する機能ブロックが構成さ
れ、各コーナー部には、例えば電源用となるコーナーセ
ル4が配置される。
り、LSIチップ1の周辺部に複数個のI/Oセル2が
配列され、このI/Oセル2で囲まれたLSIの内部領
域3では、所望の機能を実現する機能ブロックが構成さ
れ、各コーナー部には、例えば電源用となるコーナーセ
ル4が配置される。
【0022】さらにフリップチップを実現するため、L
SIの全面にパッド5が配置され、例えばI/Oセルや
内部領域の電源などと電気的に接続されている。
SIの全面にパッド5が配置され、例えばI/Oセルや
内部領域の電源などと電気的に接続されている。
【0023】図2は、図1に破線で囲んだA部の拡大図
であり、LSIチップ1にI/Oセル2が複数個配列さ
れ、コーナー部にはコーナー用のコーナーセル4が配置
され、フリップチップ用のパッド5が配置されている。
であり、LSIチップ1にI/Oセル2が複数個配列さ
れ、コーナー部にはコーナー用のコーナーセル4が配置
され、フリップチップ用のパッド5が配置されている。
【0024】パッドピッチは、例えば240μmで配置
され、I/Oセルは80μmピッチで3セルアレイされ
ており、共通引き出し対象のI/Oセルアレイのピッチ
はX1、X2、Y1、Y2とも240μmとなり、パッ
ドピッチと同じ値とする。LSIチップの上下辺と左右
辺で同一の共通引き出しパターンを用いてフリップチッ
プ用のパッドとI/Oセルを電気的に接続している。
され、I/Oセルは80μmピッチで3セルアレイされ
ており、共通引き出し対象のI/Oセルアレイのピッチ
はX1、X2、Y1、Y2とも240μmとなり、パッ
ドピッチと同じ値とする。LSIチップの上下辺と左右
辺で同一の共通引き出しパターンを用いてフリップチッ
プ用のパッドとI/Oセルを電気的に接続している。
【0025】このとき、コーナーセル4の部分のパッド
は例えば電源用とする。
は例えば電源用とする。
【0026】さらにLSIチップにおける各辺のI/O
セル数は、このI/Oセルの引き出しパターンの構成さ
れる組の整数倍とする。例えば、3セルで共通引き出し
パターンを構成した場合、3の整数倍とする。
セル数は、このI/Oセルの引き出しパターンの構成さ
れる組の整数倍とする。例えば、3セルで共通引き出し
パターンを構成した場合、3の整数倍とする。
【0027】フリップチップ用のパッドはこのI/Oセ
ルの共通引き出しパターンで引き出し対象となるI/O
セルアレイの中心線上にパッドが配置される構造となっ
ており、この中心線の交点及びその交点を含んだ等間隔
のピッチ上にパッドが配置される。
ルの共通引き出しパターンで引き出し対象となるI/O
セルアレイの中心線上にパッドが配置される構造となっ
ており、この中心線の交点及びその交点を含んだ等間隔
のピッチ上にパッドが配置される。
【0028】図3は、図2のB部の拡大図であり、本例
ではI/Oセルからパッドまでの共通引き出しパターン
を、I/Oセル3セルの1組で構成した例であり、この
場合のI/Oセルは、例えば80μmピッチで3セルア
レイされており、パッドピッチは240μmとして配置
されている。
ではI/Oセルからパッドまでの共通引き出しパターン
を、I/Oセル3セルの1組で構成した例であり、この
場合のI/Oセルは、例えば80μmピッチで3セルア
レイされており、パッドピッチは240μmとして配置
されている。
【0029】I/Oセル12が3セル配列され、I/O
セルの端子部11とフリップチップ用のパッド15は接
続配線14で、電気的に接続している。
セルの端子部11とフリップチップ用のパッド15は接
続配線14で、電気的に接続している。
【0030】ここで、LSIチップC1のチップサイズ
を7.7mm×7.7mmとし、I/O数は各辺28個
×3=84個とすると、その長さは80μm×84=6
720μmとなり、この時、図2におけるX3、Y3の
値は7700μm−6720μm=980μmとなる。
を7.7mm×7.7mmとし、I/O数は各辺28個
×3=84個とすると、その長さは80μm×84=6
720μmとなり、この時、図2におけるX3、Y3の
値は7700μm−6720μm=980μmとなる。
【0031】LSIチップC2のチップサイズが12.
5mm×12.5mmの時、I/O数を各辺48個×3
=144個とすると、その長さは80μm×144=1
1520μmとなり、X3、Y3の値は、12500μ
m−11520μm=980μmとなり、LSIチップ
C1と同一の値となり、両チップは相対的に同一のレイ
アウトとなる。
5mm×12.5mmの時、I/O数を各辺48個×3
=144個とすると、その長さは80μm×144=1
1520μmとなり、X3、Y3の値は、12500μ
m−11520μm=980μmとなり、LSIチップ
C1と同一の値となり、両チップは相対的に同一のレイ
アウトとなる。
【0032】この様に、チップサイズに応じてI/Oセ
ル数を増減し、コーナー部では相対的に同一のレイアウ
トとすることで、ASICにおいて提供される多種のチ
ップサイズで、フリップチップ用に特別なレイアウトを
用意する必要がなく、アートワークを共通に使用出来、
設計ミスも低減可能である。
ル数を増減し、コーナー部では相対的に同一のレイアウ
トとすることで、ASICにおいて提供される多種のチ
ップサイズで、フリップチップ用に特別なレイアウトを
用意する必要がなく、アートワークを共通に使用出来、
設計ミスも低減可能である。
【0033】本発明では、ASICの一つのシリーズで
提供される全てのチップサイズにおいて、I/Oセルか
らフリップチップのパッドへの引き出しが、共通パター
ンで可能となる。
提供される全てのチップサイズにおいて、I/Oセルか
らフリップチップのパッドへの引き出しが、共通パター
ンで可能となる。
【0034】図4は、図2におけるI/Oセルとパッド
の関係を示す概略平面図で、共通引き出し対象となるI
/Oセル3セルの1組がC部とD部であり、このC部と
D部におけるI/Oセルアレイの中心線21及び22の
交点23上にパッドが配置される。ここで、I/Oセル
4はコーナーセルである。
の関係を示す概略平面図で、共通引き出し対象となるI
/Oセル3セルの1組がC部とD部であり、このC部と
D部におけるI/Oセルアレイの中心線21及び22の
交点23上にパッドが配置される。ここで、I/Oセル
4はコーナーセルである。
【0035】次に、本発明の半導体集積回路のレイアウ
ト方法として、第1の実施の形態の構造の半導体集積回
路に対して図5に示す自動配置配線までのパッド及びパ
ッド引き出しパターン配置方法を説明する。
ト方法として、第1の実施の形態の構造の半導体集積回
路に対して図5に示す自動配置配線までのパッド及びパ
ッド引き出しパターン配置方法を説明する。
【0036】図5に示す通り、このレイアウト方法は、
I/Oセル、パッド、チップサイズ、共通引き出しパタ
ーンの情報を入力するステップA1と、引き出しパター
ンの適合性を調べるステップA2と、このステップA2
が真である時、共通引き出しパターンと対応するI/O
セルを決定するステップA3と、共通引き出し対象のI
/Oセルの中心線の交点座標を算出するステップA4
と、交点座標を基に、共通引き出しパターン及びパッド
をI/O部に配置するステップA5と、コーナー部、内
部領域にパッドを配置するステップA6とを備え、その
後、自動配置配線のステップA7を行う。またA2のス
テップで偽の場合に、共通引き出しパターンを追加作成
するステップA8を行い、A1のステップを繰り返す。
このレイアウト方法は、後に詳しく説明する。
I/Oセル、パッド、チップサイズ、共通引き出しパタ
ーンの情報を入力するステップA1と、引き出しパター
ンの適合性を調べるステップA2と、このステップA2
が真である時、共通引き出しパターンと対応するI/O
セルを決定するステップA3と、共通引き出し対象のI
/Oセルの中心線の交点座標を算出するステップA4
と、交点座標を基に、共通引き出しパターン及びパッド
をI/O部に配置するステップA5と、コーナー部、内
部領域にパッドを配置するステップA6とを備え、その
後、自動配置配線のステップA7を行う。またA2のス
テップで偽の場合に、共通引き出しパターンを追加作成
するステップA8を行い、A1のステップを繰り返す。
このレイアウト方法は、後に詳しく説明する。
【0037】従来、ASICの一つのシリーズで、多数
の種類のチップサイズのレイアウトデータが用意されて
いたが、本発明の方法により、I/Oセルからパッドへ
共通引き出しパターンを用いて接続することが可能とな
り、共通引き出し対象のI/Oセルの中心線の交点座標
を基にすることで、容易にフリップチップ用のパッド及
びパッド引き出しパターンが配置可能となる。
の種類のチップサイズのレイアウトデータが用意されて
いたが、本発明の方法により、I/Oセルからパッドへ
共通引き出しパターンを用いて接続することが可能とな
り、共通引き出し対象のI/Oセルの中心線の交点座標
を基にすることで、容易にフリップチップ用のパッド及
びパッド引き出しパターンが配置可能となる。
【0038】次に、第1の実施の形態の動作について説
明する。
明する。
【0039】図1に示すLSIチップにおいて、I/O
セルからパッドへの接続をI/Oセル複数個1組(本例
では3個1組)の共通引き出しパターンを用いている。
この時、LSIチップ上の各辺のI/Oセルアレイ数
は、前記共通引き出しパターンで引き出されるI/Oセ
ルの組の整数倍とする。図2のX1で示される様に、こ
の前記共通引き出しパターンで引き出されるI/Oセル
アレイの長さを、フリップチップ用パッドの配列ピッチ
と同一にする。
セルからパッドへの接続をI/Oセル複数個1組(本例
では3個1組)の共通引き出しパターンを用いている。
この時、LSIチップ上の各辺のI/Oセルアレイ数
は、前記共通引き出しパターンで引き出されるI/Oセ
ルの組の整数倍とする。図2のX1で示される様に、こ
の前記共通引き出しパターンで引き出されるI/Oセル
アレイの長さを、フリップチップ用パッドの配列ピッチ
と同一にする。
【0040】この共通引き出しパターンで引き出し対象
となるI/Oセルアレイの中心線の交点、及びその交点
の外側では引き出しに必要な数だけ、等間隔のピッチ上
にパッドが配置される構造とし、この共通引き出しパタ
ーンで引き出されるI/Oセルアレイの長さを、フリッ
プチップ用パッドの配列ピッチと同一にする。
となるI/Oセルアレイの中心線の交点、及びその交点
の外側では引き出しに必要な数だけ、等間隔のピッチ上
にパッドが配置される構造とし、この共通引き出しパタ
ーンで引き出されるI/Oセルアレイの長さを、フリッ
プチップ用パッドの配列ピッチと同一にする。
【0041】これにより、従来のASICの1シリーズ
で、多数の種類のチップサイズを用意していたフリップ
チップ用のパッドからI/Oセルへの引き出しパターン
が1種類で済み、チップサイズが変わっても、この共通
引き出し対象のI/Oセル数単位で、例えば3セル単位
で増加するだけであるので、I/Oセル数が変わって
も、コーナー部は同一のコーナーセルを用いることが出
来、相対的なレイアウト構造は同一とすることが出来
る。
で、多数の種類のチップサイズを用意していたフリップ
チップ用のパッドからI/Oセルへの引き出しパターン
が1種類で済み、チップサイズが変わっても、この共通
引き出し対象のI/Oセル数単位で、例えば3セル単位
で増加するだけであるので、I/Oセル数が変わって
も、コーナー部は同一のコーナーセルを用いることが出
来、相対的なレイアウト構造は同一とすることが出来
る。
【0042】これにより、従来のASICで用意してい
た、LSI最外周部にパッドが配列されている構造と同
一の拡散工程のレイアウトで、配線マスクを変更するだ
けでフリップチップも実現できる。
た、LSI最外周部にパッドが配列されている構造と同
一の拡散工程のレイアウトで、配線マスクを変更するだ
けでフリップチップも実現できる。
【0043】このレイアウトは、チップサイズの異なる
場合でも、I/Oセル数が共通引き出しの対象となるI
/Oセル数の組を単位に増減するために、相対的に同一
のレイアウトとなり、同一の共通引き出しパターンを用
いることが出来るため、容易に実現できる。
場合でも、I/Oセル数が共通引き出しの対象となるI
/Oセル数の組を単位に増減するために、相対的に同一
のレイアウトとなり、同一の共通引き出しパターンを用
いることが出来るため、容易に実現できる。
【0044】さらに、このフリップチップ用パッド及び
共通引き出しパターンの配置座標は、パッドからI/O
セルの共通引き出しパターンでの引き出し対象I/Oセ
ルの中心線上の交点にパッドを配置することで、容易に
パッド配置座標とI/Oセル配置座標を決める事が出
来、そのパッド配置座標を基にして、共パッドからI/
Oセルへの共通引き出しパターンを容易に配置する事が
出来る。
共通引き出しパターンの配置座標は、パッドからI/O
セルの共通引き出しパターンでの引き出し対象I/Oセ
ルの中心線上の交点にパッドを配置することで、容易に
パッド配置座標とI/Oセル配置座標を決める事が出
来、そのパッド配置座標を基にして、共パッドからI/
Oセルへの共通引き出しパターンを容易に配置する事が
出来る。
【0045】上記構造のLSIを実現するレイアウト方
法が図5に示されている。
法が図5に示されている。
【0046】本レイアウト方法は、I/Oセル、パッ
ド、チップサイズ、共通引き出しパターンの情報を入力
するステップA1と、引き出しパターンの適合性を調べ
るステップA2と、このステップA2が真(YES)で
ある時、共通引き出しパターンと対応するI/Oセルを
決定するステップA3と共通引き出し対象のI/Oセル
アレイの中心線の交点座標を算出するステップA4と、
交点座標を基に、共通引き出しパターン、パッドをI/
O部に配置するステップA5と、コーナー部、内部領域
にパッドを配置するステップA6を有し、その後自動配
置配線のステップA7を行い、またA2のステップで偽
(NO)の場合に共通引き出しパターンを追加作成する
ステップA8を行いA1のステップを繰り返している。
ド、チップサイズ、共通引き出しパターンの情報を入力
するステップA1と、引き出しパターンの適合性を調べ
るステップA2と、このステップA2が真(YES)で
ある時、共通引き出しパターンと対応するI/Oセルを
決定するステップA3と共通引き出し対象のI/Oセル
アレイの中心線の交点座標を算出するステップA4と、
交点座標を基に、共通引き出しパターン、パッドをI/
O部に配置するステップA5と、コーナー部、内部領域
にパッドを配置するステップA6を有し、その後自動配
置配線のステップA7を行い、またA2のステップで偽
(NO)の場合に共通引き出しパターンを追加作成する
ステップA8を行いA1のステップを繰り返している。
【0047】ここでは、ステップA1で、I/Oセルの
サイズ、パッドのサイズ、配列ピッチ、配列数、チップ
サイズ、パッドからI/Oセルへの共通引き出しパター
ンの引き出し対象となるI/Oセル数、引き出しパター
ンの形状、パッドとI/Oセルの位置関係等の情報を入
力し、ステップA2で、この共通引き出しパターンを用
いてI/Oセルからのパッドへの引き出しがすべて可能
かどうかという適合性を調べ、この適合性が真の場合、
ステップA3でこの共通引き出しパターンとそれに対応
する共通引き出し対象となるI/Oセルを決定する。
サイズ、パッドのサイズ、配列ピッチ、配列数、チップ
サイズ、パッドからI/Oセルへの共通引き出しパター
ンの引き出し対象となるI/Oセル数、引き出しパター
ンの形状、パッドとI/Oセルの位置関係等の情報を入
力し、ステップA2で、この共通引き出しパターンを用
いてI/Oセルからのパッドへの引き出しがすべて可能
かどうかという適合性を調べ、この適合性が真の場合、
ステップA3でこの共通引き出しパターンとそれに対応
する共通引き出し対象となるI/Oセルを決定する。
【0048】ステップA4で、この共通引き出し対象と
なるI/Oセルアレイの中心線をまず算出するが、これ
は例えばI/Oセル3セル単位で共通引き出しの対象と
なる場合、I/Oセル3セルのアレイの中心線を算出す
ることで、I/Oセルが80μmピッチでアレイする場
合3セル分の半分の120μmの位置で中心線を算出す
ることであり、これらの中心線を各引き出し対象のI/
Oセルアレイについて求め、それらの中心線の交点の座
標を算出する。
なるI/Oセルアレイの中心線をまず算出するが、これ
は例えばI/Oセル3セル単位で共通引き出しの対象と
なる場合、I/Oセル3セルのアレイの中心線を算出す
ることで、I/Oセルが80μmピッチでアレイする場
合3セル分の半分の120μmの位置で中心線を算出す
ることであり、これらの中心線を各引き出し対象のI/
Oセルアレイについて求め、それらの中心線の交点の座
標を算出する。
【0049】ステップA5でこの中心線の交点座標を基
に、予めステップA1で入力している共通引き出しパタ
ーン、パッドの配置位置情報に従い、共通引き出しパタ
ーン、フリップチップ用のパッドをI/O部に配置す
る。ここで例えば、ある一定の条件を満たす交点座標に
共通引き出しパターンを配置する構成となっていれば、
容易に共通引き出しパターンやパッドが配置出来る。
に、予めステップA1で入力している共通引き出しパタ
ーン、パッドの配置位置情報に従い、共通引き出しパタ
ーン、フリップチップ用のパッドをI/O部に配置す
る。ここで例えば、ある一定の条件を満たす交点座標に
共通引き出しパターンを配置する構成となっていれば、
容易に共通引き出しパターンやパッドが配置出来る。
【0050】ステップA6でI/Oセルから引き出され
た、引き出し対象のパッド以外のコーナー部や内部領域
に、ステップA1で入力しているパッドピッチやパッド
配列数の情報を基に、パッドを配置する。
た、引き出し対象のパッド以外のコーナー部や内部領域
に、ステップA1で入力しているパッドピッチやパッド
配列数の情報を基に、パッドを配置する。
【0051】その後、自動配置配線を実行する。また、
ステップA2で適合性が偽の場合は、共通引き出しパタ
ーンを適合するように追加作成するステップA8を行
い、A1のステップを繰り返すこととなる。
ステップA2で適合性が偽の場合は、共通引き出しパタ
ーンを適合するように追加作成するステップA8を行
い、A1のステップを繰り返すこととなる。
【0052】本発明では、共通引き出し対象のI/Oセ
ルアレイの中心線の交点座標を算出し、その座標を基に
してまず交点座標にパッドを配置し、そのパッド位置に
適応したI/Oセルから引き出される共通引き出しパタ
ーンを配置している。
ルアレイの中心線の交点座標を算出し、その座標を基に
してまず交点座標にパッドを配置し、そのパッド位置に
適応したI/Oセルから引き出される共通引き出しパタ
ーンを配置している。
【0053】この共通引き出しパターンは、パッド位置
とI/Oセルの位置関係により、あるパッド位置に対し
て1種類の引き出しパターンを用意する。これによりパ
ッド位置に適応した共通引き出しパターンはパッド位置
とI/Oセル位置が決まればそれに合う共通引き出しパ
ターンを1種類用意するだけで済み、フリップチップの
レイアウトも容易に実現できる。
とI/Oセルの位置関係により、あるパッド位置に対し
て1種類の引き出しパターンを用意する。これによりパ
ッド位置に適応した共通引き出しパターンはパッド位置
とI/Oセル位置が決まればそれに合う共通引き出しパ
ターンを1種類用意するだけで済み、フリップチップの
レイアウトも容易に実現できる。
【0054】従来のLSIでは、I/O部周辺にパッド
を配置したレイアウトが一般的であり、特にASICで
フリップチップを実現する場合には、これらに共通の基
盤レイアウトを用いてI/Oセルからパッドへの引き出
しパターンをフリップチップ用に配置したり、うまく引
き出せない場合にはフリップチップ専用のレイアウトを
別に設計していた。
を配置したレイアウトが一般的であり、特にASICで
フリップチップを実現する場合には、これらに共通の基
盤レイアウトを用いてI/Oセルからパッドへの引き出
しパターンをフリップチップ用に配置したり、うまく引
き出せない場合にはフリップチップ専用のレイアウトを
別に設計していた。
【0055】例えば、I/Oセル3セル1組で引き出し
パターンを設計する場合、下に示す様に、LSIのI/
Oセル数に応じて、次の3通りの構造が考えられる。
パターンを設計する場合、下に示す様に、LSIのI/
Oセル数に応じて、次の3通りの構造が考えられる。
【0056】一つめは、図7に示すように、本発明と同
じくLSIチップの各辺のI/Oセル数が、引き出しパ
ターンでパッドよりI/Oセルに引き出される際の、引
き出し対象I/Oセル数の整数倍の場合。
じくLSIチップの各辺のI/Oセル数が、引き出しパ
ターンでパッドよりI/Oセルに引き出される際の、引
き出し対象I/Oセル数の整数倍の場合。
【0057】図7はこの場合の概略を示す平面図で、簡
略化のため、I/Oセル数は各辺で6セルとしている。
略化のため、I/Oセル数は各辺で6セルとしている。
【0058】図7において、LSIチップを31、I/
Oセルを32、コーナーセルを34、フリップチップ用
のパッドを35で示す。M1で示される領域に着目する
と、I/OセルN1、N2、N3は、それぞれパッドP
1、P2、P3と配線により電気的に接続しているもの
とする。
Oセルを32、コーナーセルを34、フリップチップ用
のパッドを35で示す。M1で示される領域に着目する
と、I/OセルN1、N2、N3は、それぞれパッドP
1、P2、P3と配線により電気的に接続しているもの
とする。
【0059】二つめは、図8に示すように、上記と同様
に引き出し対象I/Oセル数の整数倍より1個多い場
合。
に引き出し対象I/Oセル数の整数倍より1個多い場
合。
【0060】図8はこの場合の概略を示す平面図で、簡
略化のため、I/Oセル数は各辺で7セルとしている。
略化のため、I/Oセル数は各辺で7セルとしている。
【0061】図8において、LSIチップを41、I/
Oセルを42、コーナーセルを44、フリップチップ用
のパッドを45で示し、M2で示される領域に着目する
と、I/OセルN4、N5、N6はそれぞれパッドP
4、P5、P6と配線により電気的に接続しているもの
とする。
Oセルを42、コーナーセルを44、フリップチップ用
のパッドを45で示し、M2で示される領域に着目する
と、I/OセルN4、N5、N6はそれぞれパッドP
4、P5、P6と配線により電気的に接続しているもの
とする。
【0062】三つめは、図9に示すように、上記と同様
に引き出し対象のI/Oセル数の整数倍より2個多い場
合。
に引き出し対象のI/Oセル数の整数倍より2個多い場
合。
【0063】図9はこの場合の概略を示す平面図で、簡
略化のため、I/Oセル数は各辺で8セルとしている。
略化のため、I/Oセル数は各辺で8セルとしている。
【0064】図9において、LSIチップを51、I/
Oセルを52、コーナーセルを54、フリップチップ用
のパッドを55で示し、M3で示される領域に着目する
と、I/OセルN7、N8、N9はそれぞれパッドP
7、P8、P9と配線により電気的に接続しているもの
とする。
Oセルを52、コーナーセルを54、フリップチップ用
のパッドを55で示し、M3で示される領域に着目する
と、I/OセルN7、N8、N9はそれぞれパッドP
7、P8、P9と配線により電気的に接続しているもの
とする。
【0065】これらの3通りの場合を比べると解る様
に、フリップチップ用のパッドは、中心に対して点対称
で配置されるのが一般的であり、共通パターンでパッド
からI/Oセルへの引き出し対象となるI/Oセル数
と、各辺に配置されているI/Oセル数との関係によ
り、I/Oセル上のパッドの相対位置が変わり、これは
パッドからI/Oセルへの引き出すための共通パターン
をそれぞれの場合で異なることを意味しており、必要に
応じて多くの種類のこの引き出しパターンを用意して配
置していた。
に、フリップチップ用のパッドは、中心に対して点対称
で配置されるのが一般的であり、共通パターンでパッド
からI/Oセルへの引き出し対象となるI/Oセル数
と、各辺に配置されているI/Oセル数との関係によ
り、I/Oセル上のパッドの相対位置が変わり、これは
パッドからI/Oセルへの引き出すための共通パターン
をそれぞれの場合で異なることを意味しており、必要に
応じて多くの種類のこの引き出しパターンを用意して配
置していた。
【0066】例えばLSIのチップサイズが4.82m
m×4.82mm〜17.3mm×17.3mmの0.
5mmステップで26種のマスターが存在する場合、従
来のレイアウト構造では、例えばI/Oセル6個で1組
の引き出しパターンを基本にすると、6種類の引き出し
パターンを用意しさらに26通りのパッド、引き出しパ
ターンの配置組合せを計算し、場合によってはさらに調
整のため例えばコーナーセルを追加する必要があった。
m×4.82mm〜17.3mm×17.3mmの0.
5mmステップで26種のマスターが存在する場合、従
来のレイアウト構造では、例えばI/Oセル6個で1組
の引き出しパターンを基本にすると、6種類の引き出し
パターンを用意しさらに26通りのパッド、引き出しパ
ターンの配置組合せを計算し、場合によってはさらに調
整のため例えばコーナーセルを追加する必要があった。
【0067】このように従来は、引き出しパターンを複
数用意したり、引き出しの整合性をとるのが難しい場
合、コーナー部で特別なパターンを作成し調整していた
りしていたが、本発明の構造のLSIでは、本発明の方
法により、特に共通引き出し対象のI/Oセルの中心線
の交点座標を検出することにより、パッドの配置座標を
決定するので、I/OからPADへの共通引き出しパタ
ーンを容易に配置でき、またI/Oセルアレイの上下
辺、左右辺で同一のパターンを用いることが出来るた
め、特に多数のチップサイズを供給するASICにおい
て、容易にフリップチップのレイアウトを自動で実現で
きる。
数用意したり、引き出しの整合性をとるのが難しい場
合、コーナー部で特別なパターンを作成し調整していた
りしていたが、本発明の構造のLSIでは、本発明の方
法により、特に共通引き出し対象のI/Oセルの中心線
の交点座標を検出することにより、パッドの配置座標を
決定するので、I/OからPADへの共通引き出しパタ
ーンを容易に配置でき、またI/Oセルアレイの上下
辺、左右辺で同一のパターンを用いることが出来るた
め、特に多数のチップサイズを供給するASICにおい
て、容易にフリップチップのレイアウトを自動で実現で
きる。
【0068】次に、本発明第2の実施の形態を説明す
る。
る。
【0069】図2に示すLSIの構造で、I/Oセル3
パッドへの引き出しパターンを、一定個数のI/Oセル
で1組ないし2組の共通引き出しパターンとする構造。
例えば7セルで二組引き出しパターンを構成する。
パッドへの引き出しパターンを、一定個数のI/Oセル
で1組ないし2組の共通引き出しパターンとする構造。
例えば7セルで二組引き出しパターンを構成する。
【0070】同じく、共通引き出しパターンで引き出し
対象となる各I/Oセルアレイの中の一定位置の線上に
パッドが配置される構造。例えば中心線ではなく、6対
4に位置の線上にパッドが配置される等が考えられる。
対象となる各I/Oセルアレイの中の一定位置の線上に
パッドが配置される構造。例えば中心線ではなく、6対
4に位置の線上にパッドが配置される等が考えられる。
【0071】図6に、本発明の構造のLSIにおける他
のレイアウト方法を示す。
のレイアウト方法を示す。
【0072】このレイアウト方法は、I/Oセル、パッ
ド、チップサイズ、共通引き出しパターンの情報を入力
するステップB1と、フリップチップ用パッドのピッチ
と配列数からパッド配置位置を決定するステップB2
と、引き出しパターンの適合性を調べるステップB3
と、このステップB3が真(YES)の場合、パッド座
標情報から、パッド中心を結ぶ線を算出するステップB
4と、共通引き出し対象のI/Oセルの中心線を、パッ
ド座標中心線と一致させるステップB5と、その一致し
た中心線座標を基に、I/Oセルを配置するステップB
6を行い、その後自動配置配線のステップB7を行い、
ステップB3で偽(NO)の場合共通引き出しパターン
を追加作成するステップB8を行いステップB1を行っ
ている。
ド、チップサイズ、共通引き出しパターンの情報を入力
するステップB1と、フリップチップ用パッドのピッチ
と配列数からパッド配置位置を決定するステップB2
と、引き出しパターンの適合性を調べるステップB3
と、このステップB3が真(YES)の場合、パッド座
標情報から、パッド中心を結ぶ線を算出するステップB
4と、共通引き出し対象のI/Oセルの中心線を、パッ
ド座標中心線と一致させるステップB5と、その一致し
た中心線座標を基に、I/Oセルを配置するステップB
6を行い、その後自動配置配線のステップB7を行い、
ステップB3で偽(NO)の場合共通引き出しパターン
を追加作成するステップB8を行いステップB1を行っ
ている。
【0073】この場合、フリップチップ用のパッド位置
をLSI中心に対し点対称となるようにまず決め、その
パッド情報と、I/Oセルからパッドへの引き出しパタ
ーンの情報から、I/Oセルの配置位置を引き出し対象
のI/Oセルアレイの中心線の情報を基にI/Oセルを
配置する。
をLSI中心に対し点対称となるようにまず決め、その
パッド情報と、I/Oセルからパッドへの引き出しパタ
ーンの情報から、I/Oセルの配置位置を引き出し対象
のI/Oセルアレイの中心線の情報を基にI/Oセルを
配置する。
【0074】ここでは、ステップB1で、I/Oセルの
サイズ、パッドのサイズ、配列ピッチ、配列数、チップ
サイズ、パッドからI/Oセルへの共通引き出しパター
ンの引き出し対象となるI/Oセル数、引き出しパター
ンの形状、パッドとI/Oセルの位置関係等の情報を入
力し、ステップB2で、フリップチップ用のパッドの配
列ピッチ、配列数を基にLSIチップの中心に対し点対
称となる様にフリップチップ用のパッドを配置し、ステ
ップB3で、共通引き出しパターンを用いてI/Oセル
からのパッドへの引き出しがすべて可能かどうかという
適合性を調べ、この適合性が真の場合、ステップB4で
パッド座標の情報からパッド中心同士を格子状に結ぶ線
分を算出する。
サイズ、パッドのサイズ、配列ピッチ、配列数、チップ
サイズ、パッドからI/Oセルへの共通引き出しパター
ンの引き出し対象となるI/Oセル数、引き出しパター
ンの形状、パッドとI/Oセルの位置関係等の情報を入
力し、ステップB2で、フリップチップ用のパッドの配
列ピッチ、配列数を基にLSIチップの中心に対し点対
称となる様にフリップチップ用のパッドを配置し、ステ
ップB3で、共通引き出しパターンを用いてI/Oセル
からのパッドへの引き出しがすべて可能かどうかという
適合性を調べ、この適合性が真の場合、ステップB4で
パッド座標の情報からパッド中心同士を格子状に結ぶ線
分を算出する。
【0075】ステップB5で、このパッド中心同士を格
子状に結ぶ線分と、パッドからI/Oセルへの共通引き
出し対象となるI/Oセルアレイの中心線を一致させる
ための座標計算を行い、ステップB6でこれらのパッド
中心同士を格子状に結ぶ線分と共通引き出し対象となる
I/Oセルアレイの中心線を一致させるように、I/O
セル及び共通引き出しパターンの配置座標を算出する。
子状に結ぶ線分と、パッドからI/Oセルへの共通引き
出し対象となるI/Oセルアレイの中心線を一致させる
ための座標計算を行い、ステップB6でこれらのパッド
中心同士を格子状に結ぶ線分と共通引き出し対象となる
I/Oセルアレイの中心線を一致させるように、I/O
セル及び共通引き出しパターンの配置座標を算出する。
【0076】このとき、共通引き出し対象のI/Oセル
アレイの中心線がパッドの中心線を結ぶ格子状の線分と
一致する様にI/Oセルを配置し、さらに共通引き出し
パターンも、その配置されたI/Oセル位置と前記中心
線及び格子状線分を基に配置するため、容易に配置でき
る。
アレイの中心線がパッドの中心線を結ぶ格子状の線分と
一致する様にI/Oセルを配置し、さらに共通引き出し
パターンも、その配置されたI/Oセル位置と前記中心
線及び格子状線分を基に配置するため、容易に配置でき
る。
【0077】そしてその後、自動配置配線を実行する。
またステップB3で適合性が偽の場合は、共通引き出し
パターンを適合するように追加作成するステップB8を
行い、B1のステップを繰り返すこととなる。
またステップB3で適合性が偽の場合は、共通引き出し
パターンを適合するように追加作成するステップB8を
行い、B1のステップを繰り返すこととなる。
【0078】
【発明の効果】以上に説明したように、従来のASIC
の1シリーズで、多数の種類のチップサイズを用意して
いたフリップチップ用のパッドからI/Oセルへの引き
出しパターンが1種類で済み、チップサイズが変わって
も、この共通引き出し対象のI/Oセル数単位で、例え
ば3セル単位で増加するだけであるので、I/Oセル数
が変わっても、コーナー部は同一のコーナーセルを用い
ることが出来、相対的なレイアウト構造は同一とするこ
とが出来る。
の1シリーズで、多数の種類のチップサイズを用意して
いたフリップチップ用のパッドからI/Oセルへの引き
出しパターンが1種類で済み、チップサイズが変わって
も、この共通引き出し対象のI/Oセル数単位で、例え
ば3セル単位で増加するだけであるので、I/Oセル数
が変わっても、コーナー部は同一のコーナーセルを用い
ることが出来、相対的なレイアウト構造は同一とするこ
とが出来る。
【0079】これにより、従来のASICで用意してい
た、LSI最外周部にパッドが配列されている構造と同
一の拡散工程のレイアウトで、配線マスクを変更するだ
けでフリップチップも実現できる。
た、LSI最外周部にパッドが配列されている構造と同
一の拡散工程のレイアウトで、配線マスクを変更するだ
けでフリップチップも実現できる。
【0080】さらに本発明では、引き出しパターンを複
数用意したり、引き出しの整合性をとるのが難しい場
合、コーナー部で特別なパターンを作成し調整していた
従来の技術とは異なり、特に共通引き出し対象のI/O
セルの中心線の交点座標を検出することにより、パッド
の配置座標を決定するので、I/OからPADへの共通
引き出しパターンを容易に配置でき、またI/Oセルア
レイの上下辺、左右辺で同一のパターンを用いることが
出来るため、特に多数のチップサイズを供給するASI
Cにおいて、容易にフリップチップのレイアウトを自動
で実現できる。
数用意したり、引き出しの整合性をとるのが難しい場
合、コーナー部で特別なパターンを作成し調整していた
従来の技術とは異なり、特に共通引き出し対象のI/O
セルの中心線の交点座標を検出することにより、パッド
の配置座標を決定するので、I/OからPADへの共通
引き出しパターンを容易に配置でき、またI/Oセルア
レイの上下辺、左右辺で同一のパターンを用いることが
出来るため、特に多数のチップサイズを供給するASI
Cにおいて、容易にフリップチップのレイアウトを自動
で実現できる。
【図1】本発明の半導体集積回路装置を示す概略平面
図。
図。
【図2】図1に破線で囲んだA部の拡大平面図。
【図3】図2のB部の拡大平面図。
【図4】図2におけるI/Oセルとパッドの関係を示す
概略平面図。
概略平面図。
【図5】本発明の半導体集積回路のレイアウト方法の工
程を示すフロー図。
程を示すフロー図。
【図6】本発明の半導体集積回路のレイアウト方法の他
の工程を示すフロー図。
の工程を示すフロー図。
【図7】LSIチップの各辺のI/Oセル数が引き出し
対象I/Oセル数の整数倍の場合の概略を示す平面図。
対象I/Oセル数の整数倍の場合の概略を示す平面図。
【図8】引き出し対象I/Oセル数の整数倍より1個多
い場合の図7と同様の平面図。
い場合の図7と同様の平面図。
【図9】引き出し対象I/Oセル数の整数倍より2個多
い場合の図7と同様の平面図。
い場合の図7と同様の平面図。
【図10】従来のLSIにおいて、フリップチップを実
現する場合のレイアウト方法の工程を示すフロー図。
現する場合のレイアウト方法の工程を示すフロー図。
1 LSIチップ 2 I/Oセル 3 内部領域 4 コーナーセル 5 パッド 11 端子部 12 I/Oセル 14 接続配線 15 パッド
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年8月23日(1999.8.2
3)
3)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M105 AA09 AA12 FF01 5B046 AA08 BA06 5F064 AA03 AA04 DD02 DD14 DD18 DD32 DD42 DD43 EE17 EE18 EE53 HH06
Claims (2)
- 【請求項1】 I/Oセルからパッドへの接続をI/O
セル複数個1組の共通引き出しパターンを用いて行い、
LSIチップ上の各辺のI/Oセルアレイ数を、前記共
通引き出しパターンで引き出されるI/Oセルの組の整
数倍とした半導体集積回路装置において、前記共通引き
出しパターンで引き出されるI/Oセルアレイの長さ
が、フリップチップ用パッドの配列ピッチと同一であ
り、前記共通引き出しパターンで引き出し対象となるI
/Oセルアレイの中心線の交点、及びその交点の外側で
は引き出しに必要な数だけ、等間隔のピッチ上にパッド
が配置され、前記共通引き出しパターンで引き出される
I/Oセルアレイの長さがフリップチップ用パッドの配
列ピッチと同一であることを特徴とする半導体集積回路
装置。 - 【請求項2】 I/Oセルからパッドへの接続をI/O
セル複数個1組の共通引き出しパターンを用いて行い、
LSIチップ上の各辺のI/Oセルアレイ数を、前記共
通引き出しパターンで引き出されるI/Oセルの組の整
数倍とした半導体集積回路装置の設計方法において、 I/Oセルとパッドとチップサイズと共通引き出しパタ
ーンの情報を入力するステップと、引き出しパターンの
適合性を調べる工程と、 前記共通引き出しパターンと対応するI/Oセルを決定
する工程と、 前記共通引き出し対象のI/Oセルの中心線の交点座標
を算出する工程と、 交点座標を基に前記共通引き出しパターンとパッドをI
/O部に配置する工程と、 コーナー部と内部領域にパッドを配置する工程と、 前記パッドを配置する工程の後に自動配置配線を行う工
程と、を備えたことを特徴とする半導体集積回路装置の
設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10269848A JP3119631B2 (ja) | 1998-09-24 | 1998-09-24 | 半導体集積回路装置及びその設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10269848A JP3119631B2 (ja) | 1998-09-24 | 1998-09-24 | 半導体集積回路装置及びその設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000100955A true JP2000100955A (ja) | 2000-04-07 |
JP3119631B2 JP3119631B2 (ja) | 2000-12-25 |
Family
ID=17478045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10269848A Expired - Fee Related JP3119631B2 (ja) | 1998-09-24 | 1998-09-24 | 半導体集積回路装置及びその設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3119631B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847120B2 (en) | 2000-12-21 | 2005-01-25 | Nec Electronics Corporation | Flip chip semiconductor device having signal pads arranged outside of power supply pads |
US7266789B2 (en) | 2005-04-04 | 2007-09-04 | International Business Machines Corporation | Method and apparatus of optimizing the IO collar of a peripheral image |
JP2007335511A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Ltd | 半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法 |
US7397256B2 (en) | 2005-05-30 | 2008-07-08 | Oki Electric Industry Co., Ltd. | Automatic design method for semiconductor device |
US7444611B2 (en) | 2005-06-02 | 2008-10-28 | Oki Electric Industry Co., Ltd. | Automatic design method including automatic processing for equalizing spacing wiring and automatic designing apparatus thereof |
-
1998
- 1998-09-24 JP JP10269848A patent/JP3119631B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847120B2 (en) | 2000-12-21 | 2005-01-25 | Nec Electronics Corporation | Flip chip semiconductor device having signal pads arranged outside of power supply pads |
DE10164606B4 (de) * | 2000-12-21 | 2006-10-12 | Nec Electronics Corp., Kawasaki | Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen |
US7266789B2 (en) | 2005-04-04 | 2007-09-04 | International Business Machines Corporation | Method and apparatus of optimizing the IO collar of a peripheral image |
US7397256B2 (en) | 2005-05-30 | 2008-07-08 | Oki Electric Industry Co., Ltd. | Automatic design method for semiconductor device |
US7444611B2 (en) | 2005-06-02 | 2008-10-28 | Oki Electric Industry Co., Ltd. | Automatic design method including automatic processing for equalizing spacing wiring and automatic designing apparatus thereof |
JP2007335511A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Ltd | 半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3119631B2 (ja) | 2000-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8495547B2 (en) | Providing secondary power pins in integrated circuit design | |
US5729467A (en) | Method of and system for routing | |
JP2006196627A (ja) | 半導体装置、及び半導体装置の設計プログラム | |
US6952814B2 (en) | Method and apparatus for establishment of a die connection bump layout | |
US6308143B1 (en) | Layout input apparatus, layout input method, layout verification apparatus, and layout verification method | |
JP3119631B2 (ja) | 半導体集積回路装置及びその設計方法 | |
JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
JP3270427B2 (ja) | 半導体装置の設計方法 | |
JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
JP5337119B2 (ja) | 半導体集積回路及びi/oブロック配置方法 | |
JP2002026130A (ja) | 半導体集積回路及びi/oブロック配置方法 | |
US7397256B2 (en) | Automatic design method for semiconductor device | |
JP3502311B2 (ja) | 集積回路レイアウトシステム、レイアウト方法及び記録媒体 | |
JP5125415B2 (ja) | 半導体集積回路およびその設計方法 | |
JP3064925B2 (ja) | レイアウト方法 | |
JP4237611B2 (ja) | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 | |
JPH0794587A (ja) | 半導体装置、半導体設計方法及びその設計装置 | |
JP2864679B2 (ja) | 部品配置による配置禁止領域決定方法 | |
JP3028938B2 (ja) | 半導体集積回路のレイアウト方法 | |
JPH04322372A (ja) | レイアウトパターン作成装置 | |
JPH06131418A (ja) | 自動配置優先順位決定方法及び装置 | |
JP2004086755A (ja) | マクロの端子配置の最適化方法 | |
JPH11345255A (ja) | 半導体装置のレイアウト方法及び半導体装置 | |
JP2003249591A (ja) | エリアio型半導体装置の配線基板の設計方法 | |
JPH08125025A (ja) | マイコンコア及びそのレイアウト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |