JP2004071837A - 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 - Google Patents
半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 Download PDFInfo
- Publication number
- JP2004071837A JP2004071837A JP2002229216A JP2002229216A JP2004071837A JP 2004071837 A JP2004071837 A JP 2004071837A JP 2002229216 A JP2002229216 A JP 2002229216A JP 2002229216 A JP2002229216 A JP 2002229216A JP 2004071837 A JP2004071837 A JP 2004071837A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring
- layer
- dummy
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title description 4
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 25
- 238000013461 design Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 5
- 230000007261 regionalization Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 95
- 238000010586 diagram Methods 0.000 description 16
- 230000005855 radiation Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 239000011295 pitch Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 238000012795 verification Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】デカップリング容量の増大が可能で、有効に電源ノイズの吸収をはかり、回路の安定動作を実現することのできる半導体装置を提供する。
【解決手段】電源配線あるいはグランド配線に近接した領域であるか否かにかかわらず、チップの空き領域にＭＯＳを敷き詰め、配線層、拡散層を利用して電源配線・グランド配線に接続させるようにしたものである。
【選択図】図２
【解決手段】電源配線あるいはグランド配線に近接した領域であるか否かにかかわらず、チップの空き領域にＭＯＳを敷き詰め、配線層、拡散層を利用して電源配線・グランド配線に接続させるようにしたものである。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の生成方法、半導体装置の製造方法および半導体装置の生成装置に係り、特に高速駆動に際しても不要輻射ノイズの低減を図ることの可能な半導体装置用パターンの生成に関するものである。
【０００２】
【従来の技術】
コンピュータはいうまでもなく、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで、ＬＳＩの利用は拡大の一途をたどっている。しかし、その一方で、これらの製品から生じる不要輻射（ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ：ＥＭＩ）がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。
これらの問題に対して、フィルタリングやシールディングというような製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、ＬＳＩパッケージとしてのノイズ抑制が強く要請されている。
【０００３】
このような状況のなかで、各製品においてＬＳＩはキーデバイスとして位置付けられており、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、かつ大規模・高速のＬＳＩとなれば、その瞬時電流は非常に大きくなってしまうことになり、不要輻射の増大を引き起こすことになる。
【０００４】
このように、ＬＳＩの微細化及び、動作周波数の高速化に伴い、ラッチアップ対策、ノイズ対策が大きな問題となってきている。
一般に、セルベースの設計手法においては、基板セル内に拡散領域とスルーホールを形成しておくことで、コンタクトを形成し、当該コンタクトを介して、基板もしくはウェルを電源電位に固定しているが、ラッチアップ対策として基本セル内に基板コンタクトを追加したのでは、チップ面積は増大の一途をたどる。
【０００５】
そこで、本発明者らは、チップ面積増大を防止すべく、電源配線下に基板コンタクトを配置し、電源配線とグランド配線との間にセルをバイパスしたコンデンサを配置することにより、半導体装置の面積増大を抑制しつつも、ラッチアップ耐圧の向上を実現し、ノイズ放射の低減、外部から侵入するノイズによる誤動作の低減を実現する方法を提案している（特開２０００−２０８６３４号）。
【０００６】
また、さらなる半導体装置の微細化や動作周波数の高速化に伴って、深刻化する電源ノイズを低減させるべく、レイアウトパターンの存在しない空き領域を検出するとともに、電源配線領域と隣接する領域を検出し、これらの検出領域を論理演算して得られた領域にデカップリング容量を配置する方法が提案されている（特願平２００１−３５６２７９号）。
この方法では、電源配線領域と隣接する領域であってかつレイアウトパターンのない空き領域にデカップリング容量を追加配置するようにしているため、デカップリング容量をさらに増大することができる。
【０００７】
【発明が解決しようとする課題】
これらの方法は、電源ノイズの低減をはかることのできる方法ではあるが、さらなる半導体装置の微細化や動作周波数の高速化の進む現在においては、さらに大きなデカップリング容量を追加することは、極めて重大な課題であった。
特に、ＬＳＩの開発を終えて、レイアウト検証も終了した半導体チップ設計に対し、半導体チップ全体として、不要輻射（ＥＭＩ）を算出し、このＥＭＩ低減対策としてデカップリング容量を形成する際にさらに大きなデカップリング容量が必要となることがある。
さらにまた、デカップリング容量を増大したとしても、レイアウトパターンに偏りがある場合、当該層について十分なパターン精度を得ることができないのみならず、当該層よりも上層のパターン精度にも影響を及ぼすという問題があり、プロセス精度を十分に得ることができないという問題があった。
そこで、チップのレイアウト決定の最終段階としては、再度プロセス条件を考慮して自動配線を行うことが望ましい場合もあった。
【０００８】
本発明は、前記実情に鑑みてなされたもので、デカップリング容量の増大が可能で、有効に電源ノイズの吸収をはかり、回路の安定動作を実現することのできる半導体装置を提供することを目的とする。
【０００９】
また、確実なパターン精度を求めて、パターン生成の自動化を容易にすることを目的とする。
【００１０】
【課題を解決するための手段】
この目的を達成するために、本発明の方法では、電源配線あるいはグランド配線に近接した領域であるか否かにかかわらず、チップの空き領域にＭＯＳ容量を敷き詰め、配線層、拡散層を利用して電源配線・グランド配線に接続させるようにしたものである。
【００１１】
すなわち、本発明の方法は、半導体チップの機能情報に基づいて機能素子のレイアウトパターンを設計し配置するレイアウトパターン形成工程と、前記レイアウトパターンの存在しない空き領域を検出する空き領域検出工程と、前記空き領域に、ゲート酸化膜を絶縁膜とするＭＯＳ容量セルの配置が可能であるか否かを判断する判断工程と、上記判断工程で可であると判断された領域にＭＯＳ容量セルを配置する工程と、前記ＭＯＳ容量セルのゲート導体を第１の電位に接続するとともに、基板を第２の電位に接続するように配線を形成する配線配置工程とを具備したことを特徴とする。
【００１２】
かかる方法によれば、空き領域を検出して、空き領域にＭＯＳ容量セルを形成し、必要である場所で、配線を行うことによってデカップリング容量を増大する自動設計が容易に可能となる。なお、ＭＯＳ容量セルを配置する工程では、判断工程で配置可能と判断された領域全体にセルを配置しておき、後の制約で不可であれば削除するのが、空き領域を最大限に利用するという点で望ましい。
【００１３】
望ましくは、前記配線配置工程は、前記ＭＯＳ容量セルのゲート導体を電源配線に接続するとともに、基板をグランド配線に接続する工程を含むことを特徴とする。
【００１４】
また望ましくは、前記配線配置工程は、上層に形成される配線から前記ゲート導体への接続用のコンタクトを形成し、前記配線と電源配線との接続を行うように、配線のレイアウトパターンを生成する工程を含むことを特徴とする。
【００１５】
また望ましくは、上層に形成される配線から前記基板への接続用のコンタクトを形成し、前記基板とグランド配線との接続を行うように配線のレイアウトパターンを生成する工程を含むことを特徴とする。
【００１６】
また望ましくは、前記コンタクトは、下層に電源配線またはグランド配線があるところに形成されるコンタクトに前記配線を介して接続されることを特徴とする。
【００１７】
また望ましくは、前記上層に形成される配線は、前記機能素子のレイアウトパターンのない領域であって、上に信号線がない領域を抽出する工程を含み、前記抽出された領域に配置されることを特徴とする。
【００１８】
また望ましくは、前記配線のレイアウトパターン生成工程は、前記レイアウトパターンから下地層パターンの有無を検出し、同一層に機能素子のレイアウトパターンがあるか否かを検知し、配線の生成可能領域を抽出する工程とを含むことを特徴とする。
【００１９】
また望ましくは、前記配線のレイアウトパターン生成工程は、前記レイアウトパターンから下地層パターンの有無を検出するとともに、前記レイアウトパターンから上層パターンの有無を検出し、同一層に機能素子のレイアウトパターンがあるか否かを検知し、前記下地層パターンと前記上層パターンとの間に位置する中間層配線の生成可能領域を抽出する工程とを含むことを特徴とする。
【００２０】
また望ましくは、前記配線配置工程は、連続する２層のダミーパターンセルが交差パターンを有し、各層のダミーパターンセルが相互に、前記交差パターンの交差領域に相当する領域に島状の孤立パターンをもつように構成されたことを特徴とする。
【００２１】
かかる構成によれば、ＭＯＳ容量セルを電源電位あるいは接地電位などの所望の電位に接続するのに配線長を低減し接続を容易にすることができる。また接続したり、接続することなく浮遊状態にしたりするために、孤立パターンにスルーホールを形成するか否かで、容易に接続状態をコントロールすることが可能となる。
【００２２】
また、電源直下に敷き詰められたデカップリング容量は、直上にビアをうてば電源電位の接続が容易となる。ここで電源配線が上位層である場合には、ＭＯＳ容量セルの上部があいていれば（信号線が形成されていなければ）自動的にスタック用のビアおよびパッドを形成するようにする。
【００２３】
一方電源配線から離れたところに配置されたＭＯＳ容量セルは、配線を十字状に形成してセルと等ピッチで形成するようにすれば、容易に接続可能である。
【００２４】
また望ましくは、前記ダミーパターンセルは、十字状パターンと前記十字状パターンで分割された４つの領域にそれぞれ孤立の島状パターンを有する第１層セルと、前記第１層セルと連続する上層または下層に位置し、４個の前記島状パターンに相当する４点で交差するように配置されたシャープ符号状パターンからなる第２層セルとで構成されており、第１層および第２層のそれぞれが電源配線およびグランド配線を構成していることを特徴とする。
【００２５】
かかる構成によれば、ＭＯＳ容量セルを電源電位あるいは接地電位などの所望の電位に接続したり、接続することなく浮遊状態にしたりすることができ、極めてシンプルなダミーパターンセルを構成するものである。
【００２６】
また望ましくは、さらに、前記機能素子、前記ＭＯＳ容量素子および前記配線を構成する各層のレイアウトパターンからその面積率を抽出する工程と、前記レイアウトパターンを構成する各層のプロセス条件にもとづいて得られる層毎のレイアウトパターンの最適面積率を考慮して、層毎のマスクパターンの面積率をあわせるように、前記レイアウトパターンに、ダミーパターンを追加配置するダミーパターン追加工程とを含み、各層の面積率を揃えるようにしたことを特徴とする。
【００２７】
かかる方法によれば、プロセス条件を考慮し、回路の機能的にはパターンの不要な領域にもダミーパターンを残しておくことで、エッチング種、注入イオンなどの集中を防ぐことができるとともに、またマクロな次元での平坦化を防ぐことができ、パターン精度の向上および拡散層の不純物プロファイルの最適化、あるいは表面の平坦化をはかることが可能となる。
【００２８】
また望ましくは、前記レイアウトパターン形成工程で形成されたレイアウトパターンを所望の大きさの小領域に分割する工程と、分割された前記小領域毎にレイアウトパターンの面積率を抽出する工程と、マスクパターンの面積率をあわせるように、ダミーパターンを追加配置するダミーパターン追加工程とを含み、前記小領域毎に各層の面積率を揃えるようにしたことを特徴とする。
【００２９】
かかる構成によれば、小領域毎に、面積率をそろえることにより、当該層全体として面積率を最適化することが可能となる。また小領域毎に追加するダミーパターンの大きさとピッチとを調整することにより、容易に面積率の最適化をはかることが可能となる。
【００３０】
また望ましくは、さらに面積率の異なるダミーパターンセルを複数種用意する工程を含み、前記ダミーパターン追加工程は、当該小領域の面積率に応じて所望のダミーパターンセルを選択する工程を含むことを特徴とする。
【００３１】
かかる構成によれば、面積率の異なるダミーパターンセルから、最適なダミーパターンセルを選択することにより、容易に面積率をそろえることができ、当該層全体として面積率を最適化することが可能となる。またこの複数種のダミーパターンセルは、小領域毎に大きさとピッチとの異なる追加ダミーパターンを用意することにより、容易に最適なダミーパターンセルを選択することが可能となる。
【００３２】
また望ましくは、ダミーパターン形成後の面積率を算出し、あらかじめ決められた条件の範囲内であるか否かを判定して、入っていない場合に、前記ダミーパターンのうちいくつかを取替え、最適なダミーセルを算出する工程とを含むことを特徴とする。
【００３３】
また望ましくは、前記ダミーパターン追加工程は、配線層、拡散層、ゲート導体、ウェルの少なくとも一つに対して実行されることを特徴とする。
【００３４】
このようにして、自動的に効率よく半導体装置のパターン生成を行うことが可能となる。
【００３５】
また、本発明の半導体装置用パターン生成装置は、半導体チップのレイアウトデータからレイアウトパターンを形成するレイアウトパターン形成手段と、この半導体チップ上でレイアウトパターンの存在しない空き領域を検出する空き領域検出手段と、レイアウトパターン形成手段で形成されたレイアウトパターンからデザインルールによるテクノロジを考慮し、この空き領域検出手段で検出された領域とデザインルールとを論理演算する論理演算手段と、この論理演算手段で抽出された領域を、デカップリング容量追加配置領域とする配置手段とを含み、空き領域にデカップリング容量を追加配置するようにしたことを特徴とする。
【００３６】
本発明の半導体装置の製造方法では、上記方法または装置を用いて生成された半導体装置用パターンに基づいて、各工程のマスクパターンを形成する工程と、前記マスクパターンを用いて各プロセスを実行し半導体装置を形成する工程とを含むことを特徴とする。
【００３７】
また本発明の半導体装置は、上記方法または装置を用いて生成された半導体装置用パターンを具備している。
【００３８】
望ましくは、前記半導体装置は、同一サイズのダミー容量セルの集合体であって少なくともひとつの電気的接続をなさないダミー容量セルを含むことを特徴とする。
【００３９】
なお、ここで機能素子とは、トランジスタ、メモリ、配線などＬＳＩを構成する機能素子を含むものとする。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（第１の実施の形態）
図１は、本発明の実施の形態におけるパターン生成装置を示すブロック図である。この装置では半導体チップのレイアウトパターンを設計し配置するレイアウトパターン形成手段１０１と、この半導体チップ上でレイアウトパターンの存在しない空き領域を検出する空き領域検出手段１０２と、レイアウトパターン形成手段で形成されたレイアウトパターンからデザインルール１０３によるテクノロジを考慮し、この空き領域検出手段１０２で検出された領域とデザインルールとを論理演算する論理演算手段１０４と、この論理演算手段で抽出された領域を、デカップリング容量追加配置領域とする配置手段１０５とを含み、空き領域にデカップリング容量を追加配置するようにし、再度付加のなされたレイアウトパターンデータをレイアウトパターン形成手段１０１から出力するように構成されている。
ここでデザインルールによるテクノロジとはデザインルールにより算出したテクノロジをいい、セル、バイパスコンデンサ、配線などの部材の大きさを、拡散、スパッタリング、エッチングなどの各プロセスのデザインルールによって定義したものをいう。
【００４１】
すなわちこのパターン生成装置では、図２及び図３にフローチャートを示すようにしてＭＯＳ容量付加のなされたレイアウトパターンを形成する。
【００４２】
まず、不要輻射対策を考慮したＬＳＩの開発を終え、レイアウト検証も終了した半導体チップのレイアウトデータ（図４参照）（Ｓ２０１）から、図５に示すように、トランジスタ配置領域Ｔを抽出する（ステップＳ２０２）。ここで全工程にわたって、レイアウトデータは半導体チップの左下及び右上を位置合わせし、当該２点を基準として生成されるものとする。
【００４３】
そして、このトランジスタ配置領域Ｔと当該半導体チップ領域とを論理演算にかけ、反転させることにより、半導体チップ上でトランジスタの配置されていない領域を抽出し、この領域を所定幅Ｗだけ小さくするリサイズ工程を実行する（論理演算ステップＳ２０３）。この反転によりトランジスタの配置されていない領域が得られ、これをリサイズにより縮小することにより、図６に示すようにセル形成可能な空き領域Ｖが得られる。
【００４４】
さらにデザインルール（Ｓ２０４）にもとづき形成可能な隣接パターン間距離を考慮し、形成可能領域を抽出する（ステップＳ２０５）。
この後デカップリング容量用種パターンＳを生成する（ステップＳ２０６）。
【００４５】
そして、このデカップリング容量用種パターンＳと、空き領域とを論理演算し（ステップＳ２０７）、図７に示すようにこのデカップリング容量用種パターンＣＳのみの半導体装置用レイアウトパターンを得る（ステップＳ２０８）。
【００４６】
一方また前記半導体チップのレイアウトデータ（Ｓ２０１）から、全配線パターンＰを抽出する（ステップＳ３０２）。
【００４７】
そして、この配線パターン配置領域Ｐと当該半導体チップ領域とを論理演算にかけ、反転させることにより、半導体チップ上で配線の配置されていない領域を抽出し、この領域を所定幅Ｗだけ小さくするリサイズ工程を実行する（論理演算ステップＳ３０３）。この反転により配線配置されていない領域が得られ、これをリサイズにより縮小することにより、配線層ダミーセル形成可能な空き領域ＶＣが得られる。
【００４８】
さらにデザインルール（Ｓ３０４）にもとづき形成可能な隣接パターン間距離を考慮し、ダミー配線形成可能領域を抽出する（ステップＳ３０５）。
【００４９】
この後ダミー配線用種データＤを生成する（ステップＳ３０６）。
そして、このダミー配線用種データＤと、配線層ダミーセル形成可能な空き領域ＶＣとを論理演算し（ステップＳ３０７）、図８に示すように、この配線層ダミー用種データのみの半導体装置を得る（ステップＳ３０８）。
【００５０】
さらにまた、前記半導体チップのレイアウトデータ（Ｓ２０１）から、図９に示すように、電源及びグランド配線を各配線層別にパターンを抽出する（ステップＳ４０２）。
【００５１】
このようにして得られた配線層ダミー用種データとデカップリング容量用種データとを合成し（ステップ５００）、合成領域において、差し替え用図形パターンを複数種用意しておき（ステップ５０１）、境界にかかって形成不可能な領域では種パターン差し替えを行い（ステップ５０２）、デカップリング容量用パターンと、配線用ダミーパターンのみの半導体装置を得る（ステップ５０３）。
【００５２】
この後、前記ステップ５０３で得られた半導体装置のレイアウトパターンに、図１０に示すように、前記ステップ４０２で前記半導体チップのレイアウトデータ（２０１）から抽出された電源及びグランド配線の各パターンを合成する（ステップ６００）。
【００５３】
そしてこのパターンデータから、ゲート導体、拡散層、各層の配線の面積率を算出する（面積率算出ステップ６０１）。
【００５４】
この後、プロセス条件７０１から、ゲート導体、拡散層、配線の最適面積率を得る（７０２）。ここでは例えばポリゲートを用いておりゲート導体の最適面積率は２５％、ＣＭＰ前の下地配線の最適面積率は６５％以上であった。
【００５５】
そして面積率算出ステップ６０１で得られたゲート導体、拡散層、各層の配線の面積率にもとづいて、前記ステップ７０２で得られた最適面積率となるように、デカップリング容量用パターンおよびダミー用配線を調整する（ステップ６０２）。
【００５６】
このようにして、図１１（ａ）乃至（ｃ）に示すように、スタック用コンタクト図形パターンの生成を行う（ステップ６０３）とともに、電源接続用図形パターンの生成を行う（ステップ６０４）。この電源接続用図形パターンについては後述する。
【００５７】
そしてこれに当初の半導体チップのレイアウトデータ（２０１）を合成し（ステップ６０６）、半導体装置の最適レイアウトデータを得ることができる（ステップ６０７）。
【００５８】
この電源接続用図形パターンは、図１１（ａ）乃至（ｃ）に示すように、半導体基板１に形成された拡散領域１Ｓとゲート電極３とがゲート酸化膜２を絶縁膜として挟んだＭＯＳ容量セルの上に、接続用として形成したダミーパターンセルである。このダミーパターンセルは交差パターンを有し、交差パターンの上層または下層のダミーパターンセルが相互に、前記交差パターンの交差領域に相当する領域に島状の孤立パターンをもつように構成されている。
【００５９】
すなわち、このダミーパターンセルは、図１１（ｂ）に示すように、十字状パターンと前記十字状パターンで分割された４つの領域にそれぞれ孤立の島状パターンを有する第１層セル４と、前記第１層セル４と連続する上層または下層に位置し、図１１（ｃ）に示すように、前記４個の島状パターンに相当する４点で交差するように配置されたシャープ符号状パターンからなる第２層セル５とで構成されており、第１層および第２層のそれぞれが電源配線およびグランド配線を構成していることを特徴とする。ここで、図１１（ａ）および図１１（ｂ）はそれぞれ図１１（ｃ）のＡ−Ａ断面、およびＢ―Ｂ断面を示す図である。１０は層間絶縁膜である。
【００６０】
このようにして、ＭＯＳ容量セルを電源電位あるいは接地電位などの所望の電位に接続するのに配線長を低減し接続を容易にすることができる。また接続したり、接続することなく浮遊状態にしたりするために、孤立パターンにスルーホールを形成するか否かで、容易に接続状態をコントロールすることが可能となる。また孤立パターンを貫通するようにスルーホールを形成することにより、１層とばしで、上層側または下層側で電源電位に接続できればよい。
【００６１】
また、電源直下に敷き詰められたデカップリング容量は、直上にビアをうてば電源電位との接続が容易となる。ここでＭＯＳ容量セルの上部があいていれば（信号線が形成されていなければ）自動的にスタック用のビアおよびパッドを形成するようにする。
【００６２】
このようにして電源配線から離れたところに配置されたものであっても、デカップリング容量の増大をはかることができる。また配線を十字状に形成してＭＯＳ容量セルと等ピッチで形成することにより、容易に接続可能である。
【００６３】
なお、面積率算出ステップ６０１以降のステップにより、プロセス条件に対応して面積率を調整することにより、レイアウト設計に高精度に対応したパターンを得ることが可能となる。
【００６４】
すなわちこれは以下のような理由によるものである。
例えば配線パターンの形成に際しては、多結晶シリコン層、アルミニウム層、金属シリサイド層などの導電性膜を形成した後、フォトリソグラフィにより所望のマスクパターンを形成し、このマスクパターンをマスクとしてエッチングを行うことにより、配線パターンの形成がなされる。
【００６５】
エッチング工程においては、マスクパターンから露呈する導電性膜が選択的に除去されるが、エッチャントの濃度、温度などの諸条件を最適化しても、マスクパターンの密度（面積率）ひいてはマスクパターンの周辺長によってエッチング速度にばらつきがある。このため、マスクパターンの密度あるいはパターンピッチによって、エッチング精度が異なり、マスクパターン領域が大き過ぎても小さ過ぎてもエッチング精度が低下する。
【００６６】
また、拡散層の形成についても同様の問題があり、拡散層形成のためのイオン注入領域が狭過ぎると、イオンの集中が生じ、所望の拡散プロファイルを得ることができないことがある。
【００６７】
また基板表面の平坦化のためにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｅｔｃｈｉｎｇ）という方法が提案されているが、この方法は例えば、塗布法あるいはＣＶＤ法などにより、表面に絶縁膜を形成した後、機械的に研磨しながら、化学的にエッチングを行うことにより、表面の平坦化をはかるものである。しかしながら、下層の配線層のパターン密度が小さい場合、所定面積以上のパターンのない領域が存在すると、絶縁膜を厚く形成しても平坦化できず、その結果ＣＭＰを行っても配線パターンのない領域が凹部となり、へこんだ状態のままとなることがある。
【００６８】
このように、レイアウトパターンに偏りがある場合、当該層について十分なパターン精度を得ることができないのみならず、当該層よりも上層のパターン精度にも影響を及ぼし、プロセス精度を十分に得ることができないという問題があったが、上記面積率の調整ステップを行うことにより、プロセス精度を高めることができる。
【００６９】
（第２の実施の形態）
またダミーパターンセルの変形例として、図１２（ａ）乃至（ｃ）に示すような構造も有効である。すなわち、このダミーパターンセルは、図１２（ａ）に単位ユニット、図１２（ｂ）にその接続体、図１２（ｃ）に断面図を示すように、セルと等ピッチで形成された、十字状パターンを有する第１層セル４、６，８と、前記第１層セル４、６，８と連続する上層または下層に位置するシャープ符号状パターンからなる第２層セル５、７，９とを相互にずらして形成してもよい。
【００７０】
ここで、図１２（ａ）は１ユニット、図１２（ｂ）はその組み合わせ、図１２（ｃ）は図１２（ｂ）のＡ−Ａ断面を示す図である。１０は層間絶縁膜である。
【００７１】
かかる構成によれば、電源配線及びグランド配線への接続は敷き詰められたセル近傍へは横方向に接続、またセルの上方向に電源あるいはグランド配線があれば上層の配線で接続すればよい。
【００７２】
このようにして、ＭＯＳ容量セルを電源電位あるいは接地電位などの所望の電位に接続するのに配線長を低減し接続を容易にすることができる。
【００７３】
（第３の実施の形態）
また、電源配線及びグランド配線への接続に際し、配線が利用できないときは、図１３に示すように、セルを配置した状態で拡散層１Ｓ同士、ゲート３同士が接続されるようなセル形状をとるようにしてもよい。
【００７４】
かかる構成によれば、どこか一部でも電源配線、あるいはグランド配線に接続できれば接続された全セルをセルとして利用することが可能である。
【００７５】
また、上層あるいは下層に余分のメタル配線を形成する必要がないため、配線容量の増大を防ぐことができる。これにより、配線容量が気になる領域ではこのような構造をとることにより、配線容量を増大することなくでカップリング容量の追加を行うことが可能となる。
【００７６】
（第４の実施の形態）
また図１４に示すように、拡散層１Ｓ同士を配線Ｍで接続するようにしても、同様の効果を得ることが可能となる。
【００７７】
（第５の実施の形態）
本発明の方法は、ＭＯＳ容量セルとしてゲート酸化膜の厚い領域と薄い領域とを有するＬＳＩにおいても、本発明の方法によれば、自動配置配線が容易であるため、用途に応じた条件を加味して自動配置配線を行うことができる。
例えば、高耐圧である必要があるアナログ回路領域などでは、ゲート酸化膜の膜厚を大きくする必要があるのに対し、他の論理回路領域ではゲート酸化膜の膜厚は大きくする必要がない。そこで、アナログ回路領域ではゲート酸化膜の膜厚を大きくし、他の論理回路領域ではデカップリング容量を大きくするためゲート酸化膜の膜厚を比較的小さくした構造が望ましいが、近年、半導体装置の高集積化・高機能化に伴い、ゲートリークの問題が浮き彫りになってきており、信頼性の向上を目指して、論理回路領域でも厚いゲート酸化膜を採用する傾向にある。例えば、アナログ回路領域を耐圧３．３Ｖ仕様、他の論理回路領域を耐圧１．５Ｖとしていたのに対し、近年では他の論理回路領域でも耐圧３．３Ｖとするものが出現している。このような場合、論理回路領域で不要輻射対策としてデカップリング容量を増大したい場合に、デカップリング容量を最大限に付加することが可能となる。
【００７８】
このように、本発明によれば、空き領域を抽出し最大限に多くデカップリング容量を形成することができるため、ゲートリークの低減とデカップリング容量の増大というトレードオフ関係にある機能を満たすことが可能となる。すなわちゲートリークを低減しながら、デカップリング容量を増大することが可能となる。
【００７９】
このようにして、高周波動作による不要輻射ノイズを低減する機能の高い半導体装置を提供することが可能となる。
【００８０】
また、仕様を考慮して、デザインルールから領域の状況を判断し、領域毎に特性の異なるバイパスコンデンサを設けることも可能である。例えば、電源配線に近い、チップの外周部では、サージ対策のために高耐圧である必要があるのに対し、内部では特に高耐圧である必要はないため、チップ外周近傍ではゲート酸化膜を厚くし、内部では薄くしている。
【００８１】
また、チップ外周近傍でのみ多層構造のゲート酸化膜とするなどの方法をとるようにしてもよい。
また機能素子の近傍では周波数特性が重要であり、高周波用である場合は大容量のバイパスコンデンサを形成する必要があるのに対し、低周波用である場合には小容量のバイパスコンデンサとなるように、使用する周波数帯域に応じて適切なものを選択してもよい。
【００８２】
（第６の実施の形態）
前記第１の実施の形態ではレイアウトパターンの空き領域を検出し空き領域にＭＯＳ容量セルを配置するようにしたが、各層ごとに面積率を考慮しながらダミーパターンを配置し、最後に拡散領域、ゲート酸化膜、ゲート電極の垂直方向の配列を考慮しデカップリング容量を形成し、ＭＯＳ容量付加のなされたレイアウトパターンを形成するようにしてもよい。
ここでは図１５に示すように、不要輻射対策を考慮したＬＳＩの開発を終え、レイアウト検証も終了した半導体チップのレイアウトデータからレイアウトパターンを形成するレイアウトパターン形成手段１１０１と、このレイアウトパターンに基づいて層毎の空き領域検出を行う空き領域検出手段１１０２と、デザインルール１１０３に基づく各層のパターン形成のための最適面積率を抽出する最適面積率抽出手段１１０４と、空き領域検出手段１１０２から各層の面積率を算出し、最適面積率となるように、ダミーパターンを配置するダミーパターン配置手段１１０５と、更にこれらのダミーパターンのうち拡散領域とゲート導体との間の垂直方向の位置関係を考慮し、デカップリング容量の付加が可能かどうかを判断し可能である領域には電源配線およびグランド配線との接続を行う容量配置手段１１０６とを具備したことを特徴とする。
この場合のパターン生成方法について、図１６乃至図１８にフローチャートを示す。
【００８３】
まず、不要輻射対策を考慮したＬＳＩの開発を終え、レイアウト検証も終了した半導体チップのレイアウトデータ（Ｓ１２０１）から、トランジスタ配置領域Ｔを抽出する（図５参照）（ステップＳ１２０２）。ここで全工程にわたって、レイアウトデータは半導体チップの左下及び右上を位置合わせし、当該２点を基準として生成されるものとする。
【００８４】
そして、このトランジスタ配置領域Ｔと当該半導体チップ領域とを論理演算にかけ、反転させることにより、半導体チップ上でトランジスタの配置されていない領域を抽出し、この領域を所定幅Ｗだけ小さくするリサイズ工程を実行する（論理演算ステップＳ１２０３）。この反転によりトランジスタの配置されていない領域が得られ、これをリサイズにより縮小することにより、図６に示したようにダミーパターンセル形成可能な空き領域Ｖが得られる。
【００８５】
さらにデザインルール（Ｓ１２０４）にもとづき形成可能な隣接パターン間距離を考慮し、ダミーパターン形成可能領域を抽出する（ステップＳ１２０５）。ここでは拡散層、ゲート導体と層毎にステップＳ１２０５を実行する。
この後、拡散領域形成用ダミーパターン用種データおよびゲート導体形成用ダミーパターン用種データを生成する（ステップＳ１２０６）。
【００８６】
そして、これら各層についての拡散領域形成用ダミーパターン用種データおよびゲート導体形成用ダミーパターン用種データのそれぞれとダミーパターン形成可能領域とを論理演算し（ステップＳ１２０７）、図１９に示すようにこの拡散領域形成用ダミーパターン用種パターンおよびゲート導体形成用ダミーパターンデカップリング容量用種パターンのみの半導体装置を得る（ステップＳ１２０８）。
【００８７】
一方また前記半導体チップのレイアウトデータ（Ｓ１２０１）から、全配線パターンを抽出する（ステップＳ１３０２）。
【００８８】
そして、この配線パターン配置領域と当該半導体チップ領域とを論理演算にかけ、反転させることにより、半導体チップ上で配線の配置されていない領域を抽出し、この領域を所定幅Ｗだけ小さくするリサイズ工程を実行する（理演算ステップＳ１３０３）。この反転により配線配置されていない領域が得られ、これをリサイズにより縮小することにより、配線層ダミーセル形成可能な空き領域が得られる。
【００８９】
さらにデザインルール（Ｓ１３０４）にもとづき形成可能な隣接パターン間距離を考慮し、ダミー配線形成可能領域を抽出する（ステップＳ１３０５）。
【００９０】
この後ダミー配線用種データを生成する（ステップＳ１３０６）。
そして、このダミー配線用種データと、配線層ダミーセル形成可能な空き領域ＶＣとを論理演算し（ステップＳ１３０７）、この配線層ダミー用種パターンのみの半導体装置を得る（ステップＳ１３０８）。
【００９１】
このようにして得られた配線層ダミー用種パターンと拡散領域形成用ダミーパターン用種データ、ゲート導体形成用ダミーパターン用種データとを合成し（ステップＳ１５００）、各ブロック（小領域）毎にゲート導体、拡散領域及び配線について合成を行う。そして各層に対してブロックごとに面積率を抽出する（ステップＳ１８００）。そして、差し替え用図形パターンを複数種用意しておき（ステップＳ１５０１）、境界にかかって形成不可能な領域では小さい種パターンと差し替えを行い、形成可能な領域には最適な種パターン差し替えを行い（ステップＳ１５０２）、目標面積率に沿うように最適化された拡散層用ダミーパターン、ゲート導体用ダミーパターン、配線層用ダミーパターンのみの半導体装置を得る（ステップＳ１６００）。
ここでブロックとは１チップ全体ではなく、ある程度の大きさのウインドウを持った枠を用い、その枠内で面積率計算を行っていく。このようにして、もともとのオリジナルレイアウト中に面積率が低いパターンが存在するウインドウ内の空き領域には、面積率が高めのダミーパターンを配置することが可能となり。チップ全体の平坦化に極めて有効な手法となる。
このようにして最適面積率に基づいて設定された目標面積率に沿うように最適化された拡散領域用ダミーパターン、ゲート導体用ダミーパターン、配線層用ダミーパターンのみの半導体装置が完成する。
【００９２】
この後、前記ステップ１６００で得られた最適化された拡散層用ダミーパターン、ゲート導体用ダミーパターン、配線層用ダミーパターンのみの半導体装置のレイアウトパターンに、前記半導体チップのレイアウトデータ（Ｓ１２０１）から抽出されたレイアウトパターンとを層毎に合成する（ステップＳ１６０６）。このようにダミーパターンのない半導体装置のレイアウトデータを合成することにより、未トランジスタ、未配線領域にダミーパターンのある半導体装置が完成する。
【００９３】
この後、プロセス条件から、１チップとしてのゲート導体、拡散層、配線の最適面積率を算出する（Ｓ１９０１）。
そして再度１チップとして面積率計算を行い、面積率が足りなかったり多すぎたりする場合は、差し替え用図形パターン２０００から適切にダミーパターンセルＤ１を差し替える（ステップＳ２００１）。
このようにして図２０（ａ）および（ｂ）に示すように、１チップとして最適な面積率に調整されたダミーパターンセルＤ２が生成される（ステップ２００２）。
ここでセルの差し替えステップ２００１では、均一にダミーパターンを配置した場所はあらかじめ特定できるので、面積率が足りない場合は、均一に配置した領域中のダミーパターンを均等に面積率の大きいものに変更することによって所望の面積率に調整されたダミーパターンが生成される。一方面積率が大きすぎる場合は、均一に配置した領域中のダミーパターンを均等に面積率の小さいものに変更することによって所望の面積率に調整されたダミーパターンが生成される。
【００９４】
そしてさらに図１８にフローチャートを示すように、デカップリング容量の追加を行う。
まずデカップリング容量の追加を希望するか否かの判断を行い（ステップ２００３）、要であるとデカップリング容量配置可能スペースを抽出する（ステップ２００４）。ここでは、拡散領域パターンとゲート導体パターンとが垂直方向で一致して存在しているか否かを判断し、デカップリング容量形成可能スペースを抽出する。本実施の形態では、各層のパターン配置をする際にチップの左下と右上を確認し位置決めを行っているため、各層のダミーパターンを同一ピッチで配置し、全使用、１個おき、２個おきなどピッチを調整して面積率を調整すれば、垂直方向には自動的に重なるようにすることが可能である。
従って、差し替え用デカップリング図形パターン２００８を用いてデカップリング容量の差し替えを行い（ステップ２００５）、面積率調整およびデカップリング容量付加のなされた半導体装置のレイアウトパターンを生成する（ステップ２００８）。ここでは、拡散領域パターン、ゲート導体パターンのいずれかを調整することにより、デカップリング容量付加を行うことが可能となる。
【００９５】
電源配線及びグランド配線とデカップリング容量セルとの接続については、ダミー配線パターンとして前記第２乃至第５の実施の形態で説明したダミー配線セルを用いるようにしておくことにより、容易に達成可能である。
【００９６】
このようにして、半導体装置の最適レイアウトデータを得ることができ、高周波動作による不要輻射ノイズを低減する機能の高い半導体装置を提供することが可能となる。
【００９７】
また、仕様を考慮して、デザインルールから領域の状況を判断し、領域毎に特性の異なるバイパスコンデンサを設けることも可能である。例えば、電源配線に近い、チップの外周部では、サージ対策のために高耐圧である必要があるのに対し、内部では特に高耐圧である必要はないため、チップ外周近傍ではゲート酸化膜を厚くし、内部では薄くしている。
【００９８】
また、チップ外周近傍でのみ多層構造のゲート酸化膜とするなどの方法を取るようにしてもよい。
また機能素子の近傍では周波数特性が重要であり、高周波用である場合は大容量のバイパスコンデンサを形成する必要があるのに対し、低周波用である場合には小容量のバイパスコンデンサとなるように、使用する周波数帯域に応じて適切なものを選択してもよい。
【００９９】
なお、Ｐチャネルの容量セルとＮチャネルの容量セルとを用意しておき、Ｐチャネルの容量セルの電源供給ができない場合はＮチャネルの容量セルを配置しなおすようにすることも可能である。
【０１００】
さらにまたＰチャネルとＮチャネルの両方の容量をもつ容量セルとを用意しておき、ＰチャネルとＮチャネルの両方の容量配置をすることにより、一導電型の拡散領域に偏ることなく容量配置を行うことができるため、均一性を確保することができ、イオンの集中を防止し、所望の拡散プロファイルを得ることができる。
【０１０１】
【発明の効果】
以上説明したように、本発明の半導体装置は、空き領域下にセルを配置しておき、デカップリング容量の増大をはかるもので簡単な構成で、チップ面積の増大なしに、空き領域を利用してコンデンサを形成することが可能となり、ノイズの低減を図ることが可能となる。
【０１０２】
また、パターンの生成に際しても、チップのレイアウトパターンを生成した後、空き領域（他のレイヤーがまったく存在しない場所）を、図形論理演算、リサイズ処理を利用して、自動的に探し出し、この探し出した領域をデカップリング容量配置領域として利用するもので、自動的にパターン生成が可能であり、高精度のノイズ低減が可能となる。
【０１０３】
また接続先の配線層もパターンとして形成することができ、より高精度のノイズ低減が可能となる。この時デザインルールを守るように配置することが必要であり、これによりさらに高精度で信頼の高いパターン形成を行うことが可能となる。
【０１０４】
かかる方法によれば、空き領域を検出して、空き領域にＭＯＳ容量セルを形成し、必要である場所で、配線を行うことによってデカップリング容量を増大する自動配置配線が容易に可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のパターン生成装置を示すブロック図である。
【図２】本発明の第１の実施の形態のパターン生成方法を示すフローチャートである。
【図３】本発明の第１の実施の形態のパターン生成方法を示すフローチャートである。
【図４】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図５】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図６】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図７】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図８】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図９】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図１０】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図１１】本発明の第２の実施形態を示す図である。
【図１２】本発明の第３の実施形態を示す図である。
【図１３】本発明の第４の実施形態を示す図である。
【図１４】本発明の第５の実施形態を示す図である。
【図１５】本発明の第６の実施形態のパターン生成装置を示すブロック図である。
【図１６】本発明の第６の実施の形態のパターン生成方法を示すフローチャートである。
【図１７】本発明の第６の実施の形態のパターン生成方法を示すフローチャートである。
【図１８】本発明の第６の実施の形態のパターン生成プロセスを示すフローチャートである。
【図１９】本発明の第６の実施の形態のパターン生成プロセスを示す説明図である。
【図２０】本発明の第６の実施の形態のパターン生成プロセスを示す説明図である。
【符号の説明】
１０１ レイアウトパターン形成手段
１０２ 空き領域検出手段
１０３ デザインルール
１０４ 論理演算手段
１０５ 配置手段
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の生成方法、半導体装置の製造方法および半導体装置の生成装置に係り、特に高速駆動に際しても不要輻射ノイズの低減を図ることの可能な半導体装置用パターンの生成に関するものである。
【０００２】
【従来の技術】
コンピュータはいうまでもなく、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで、ＬＳＩの利用は拡大の一途をたどっている。しかし、その一方で、これらの製品から生じる不要輻射（ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ：ＥＭＩ）がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。
これらの問題に対して、フィルタリングやシールディングというような製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、ＬＳＩパッケージとしてのノイズ抑制が強く要請されている。
【０００３】
このような状況のなかで、各製品においてＬＳＩはキーデバイスとして位置付けられており、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、かつ大規模・高速のＬＳＩとなれば、その瞬時電流は非常に大きくなってしまうことになり、不要輻射の増大を引き起こすことになる。
【０００４】
このように、ＬＳＩの微細化及び、動作周波数の高速化に伴い、ラッチアップ対策、ノイズ対策が大きな問題となってきている。
一般に、セルベースの設計手法においては、基板セル内に拡散領域とスルーホールを形成しておくことで、コンタクトを形成し、当該コンタクトを介して、基板もしくはウェルを電源電位に固定しているが、ラッチアップ対策として基本セル内に基板コンタクトを追加したのでは、チップ面積は増大の一途をたどる。
【０００５】
そこで、本発明者らは、チップ面積増大を防止すべく、電源配線下に基板コンタクトを配置し、電源配線とグランド配線との間にセルをバイパスしたコンデンサを配置することにより、半導体装置の面積増大を抑制しつつも、ラッチアップ耐圧の向上を実現し、ノイズ放射の低減、外部から侵入するノイズによる誤動作の低減を実現する方法を提案している（特開２０００−２０８６３４号）。
【０００６】
また、さらなる半導体装置の微細化や動作周波数の高速化に伴って、深刻化する電源ノイズを低減させるべく、レイアウトパターンの存在しない空き領域を検出するとともに、電源配線領域と隣接する領域を検出し、これらの検出領域を論理演算して得られた領域にデカップリング容量を配置する方法が提案されている（特願平２００１−３５６２７９号）。
この方法では、電源配線領域と隣接する領域であってかつレイアウトパターンのない空き領域にデカップリング容量を追加配置するようにしているため、デカップリング容量をさらに増大することができる。
【０００７】
【発明が解決しようとする課題】
これらの方法は、電源ノイズの低減をはかることのできる方法ではあるが、さらなる半導体装置の微細化や動作周波数の高速化の進む現在においては、さらに大きなデカップリング容量を追加することは、極めて重大な課題であった。
特に、ＬＳＩの開発を終えて、レイアウト検証も終了した半導体チップ設計に対し、半導体チップ全体として、不要輻射（ＥＭＩ）を算出し、このＥＭＩ低減対策としてデカップリング容量を形成する際にさらに大きなデカップリング容量が必要となることがある。
さらにまた、デカップリング容量を増大したとしても、レイアウトパターンに偏りがある場合、当該層について十分なパターン精度を得ることができないのみならず、当該層よりも上層のパターン精度にも影響を及ぼすという問題があり、プロセス精度を十分に得ることができないという問題があった。
そこで、チップのレイアウト決定の最終段階としては、再度プロセス条件を考慮して自動配線を行うことが望ましい場合もあった。
【０００８】
本発明は、前記実情に鑑みてなされたもので、デカップリング容量の増大が可能で、有効に電源ノイズの吸収をはかり、回路の安定動作を実現することのできる半導体装置を提供することを目的とする。
【０００９】
また、確実なパターン精度を求めて、パターン生成の自動化を容易にすることを目的とする。
【００１０】
【課題を解決するための手段】
この目的を達成するために、本発明の方法では、電源配線あるいはグランド配線に近接した領域であるか否かにかかわらず、チップの空き領域にＭＯＳ容量を敷き詰め、配線層、拡散層を利用して電源配線・グランド配線に接続させるようにしたものである。
【００１１】
すなわち、本発明の方法は、半導体チップの機能情報に基づいて機能素子のレイアウトパターンを設計し配置するレイアウトパターン形成工程と、前記レイアウトパターンの存在しない空き領域を検出する空き領域検出工程と、前記空き領域に、ゲート酸化膜を絶縁膜とするＭＯＳ容量セルの配置が可能であるか否かを判断する判断工程と、上記判断工程で可であると判断された領域にＭＯＳ容量セルを配置する工程と、前記ＭＯＳ容量セルのゲート導体を第１の電位に接続するとともに、基板を第２の電位に接続するように配線を形成する配線配置工程とを具備したことを特徴とする。
【００１２】
かかる方法によれば、空き領域を検出して、空き領域にＭＯＳ容量セルを形成し、必要である場所で、配線を行うことによってデカップリング容量を増大する自動設計が容易に可能となる。なお、ＭＯＳ容量セルを配置する工程では、判断工程で配置可能と判断された領域全体にセルを配置しておき、後の制約で不可であれば削除するのが、空き領域を最大限に利用するという点で望ましい。
【００１３】
望ましくは、前記配線配置工程は、前記ＭＯＳ容量セルのゲート導体を電源配線に接続するとともに、基板をグランド配線に接続する工程を含むことを特徴とする。
【００１４】
また望ましくは、前記配線配置工程は、上層に形成される配線から前記ゲート導体への接続用のコンタクトを形成し、前記配線と電源配線との接続を行うように、配線のレイアウトパターンを生成する工程を含むことを特徴とする。
【００１５】
また望ましくは、上層に形成される配線から前記基板への接続用のコンタクトを形成し、前記基板とグランド配線との接続を行うように配線のレイアウトパターンを生成する工程を含むことを特徴とする。
【００１６】
また望ましくは、前記コンタクトは、下層に電源配線またはグランド配線があるところに形成されるコンタクトに前記配線を介して接続されることを特徴とする。
【００１７】
また望ましくは、前記上層に形成される配線は、前記機能素子のレイアウトパターンのない領域であって、上に信号線がない領域を抽出する工程を含み、前記抽出された領域に配置されることを特徴とする。
【００１８】
また望ましくは、前記配線のレイアウトパターン生成工程は、前記レイアウトパターンから下地層パターンの有無を検出し、同一層に機能素子のレイアウトパターンがあるか否かを検知し、配線の生成可能領域を抽出する工程とを含むことを特徴とする。
【００１９】
また望ましくは、前記配線のレイアウトパターン生成工程は、前記レイアウトパターンから下地層パターンの有無を検出するとともに、前記レイアウトパターンから上層パターンの有無を検出し、同一層に機能素子のレイアウトパターンがあるか否かを検知し、前記下地層パターンと前記上層パターンとの間に位置する中間層配線の生成可能領域を抽出する工程とを含むことを特徴とする。
【００２０】
また望ましくは、前記配線配置工程は、連続する２層のダミーパターンセルが交差パターンを有し、各層のダミーパターンセルが相互に、前記交差パターンの交差領域に相当する領域に島状の孤立パターンをもつように構成されたことを特徴とする。
【００２１】
かかる構成によれば、ＭＯＳ容量セルを電源電位あるいは接地電位などの所望の電位に接続するのに配線長を低減し接続を容易にすることができる。また接続したり、接続することなく浮遊状態にしたりするために、孤立パターンにスルーホールを形成するか否かで、容易に接続状態をコントロールすることが可能となる。
【００２２】
また、電源直下に敷き詰められたデカップリング容量は、直上にビアをうてば電源電位の接続が容易となる。ここで電源配線が上位層である場合には、ＭＯＳ容量セルの上部があいていれば（信号線が形成されていなければ）自動的にスタック用のビアおよびパッドを形成するようにする。
【００２３】
一方電源配線から離れたところに配置されたＭＯＳ容量セルは、配線を十字状に形成してセルと等ピッチで形成するようにすれば、容易に接続可能である。
【００２４】
また望ましくは、前記ダミーパターンセルは、十字状パターンと前記十字状パターンで分割された４つの領域にそれぞれ孤立の島状パターンを有する第１層セルと、前記第１層セルと連続する上層または下層に位置し、４個の前記島状パターンに相当する４点で交差するように配置されたシャープ符号状パターンからなる第２層セルとで構成されており、第１層および第２層のそれぞれが電源配線およびグランド配線を構成していることを特徴とする。
【００２５】
かかる構成によれば、ＭＯＳ容量セルを電源電位あるいは接地電位などの所望の電位に接続したり、接続することなく浮遊状態にしたりすることができ、極めてシンプルなダミーパターンセルを構成するものである。
【００２６】
また望ましくは、さらに、前記機能素子、前記ＭＯＳ容量素子および前記配線を構成する各層のレイアウトパターンからその面積率を抽出する工程と、前記レイアウトパターンを構成する各層のプロセス条件にもとづいて得られる層毎のレイアウトパターンの最適面積率を考慮して、層毎のマスクパターンの面積率をあわせるように、前記レイアウトパターンに、ダミーパターンを追加配置するダミーパターン追加工程とを含み、各層の面積率を揃えるようにしたことを特徴とする。
【００２７】
かかる方法によれば、プロセス条件を考慮し、回路の機能的にはパターンの不要な領域にもダミーパターンを残しておくことで、エッチング種、注入イオンなどの集中を防ぐことができるとともに、またマクロな次元での平坦化を防ぐことができ、パターン精度の向上および拡散層の不純物プロファイルの最適化、あるいは表面の平坦化をはかることが可能となる。
【００２８】
また望ましくは、前記レイアウトパターン形成工程で形成されたレイアウトパターンを所望の大きさの小領域に分割する工程と、分割された前記小領域毎にレイアウトパターンの面積率を抽出する工程と、マスクパターンの面積率をあわせるように、ダミーパターンを追加配置するダミーパターン追加工程とを含み、前記小領域毎に各層の面積率を揃えるようにしたことを特徴とする。
【００２９】
かかる構成によれば、小領域毎に、面積率をそろえることにより、当該層全体として面積率を最適化することが可能となる。また小領域毎に追加するダミーパターンの大きさとピッチとを調整することにより、容易に面積率の最適化をはかることが可能となる。
【００３０】
また望ましくは、さらに面積率の異なるダミーパターンセルを複数種用意する工程を含み、前記ダミーパターン追加工程は、当該小領域の面積率に応じて所望のダミーパターンセルを選択する工程を含むことを特徴とする。
【００３１】
かかる構成によれば、面積率の異なるダミーパターンセルから、最適なダミーパターンセルを選択することにより、容易に面積率をそろえることができ、当該層全体として面積率を最適化することが可能となる。またこの複数種のダミーパターンセルは、小領域毎に大きさとピッチとの異なる追加ダミーパターンを用意することにより、容易に最適なダミーパターンセルを選択することが可能となる。
【００３２】
また望ましくは、ダミーパターン形成後の面積率を算出し、あらかじめ決められた条件の範囲内であるか否かを判定して、入っていない場合に、前記ダミーパターンのうちいくつかを取替え、最適なダミーセルを算出する工程とを含むことを特徴とする。
【００３３】
また望ましくは、前記ダミーパターン追加工程は、配線層、拡散層、ゲート導体、ウェルの少なくとも一つに対して実行されることを特徴とする。
【００３４】
このようにして、自動的に効率よく半導体装置のパターン生成を行うことが可能となる。
【００３５】
また、本発明の半導体装置用パターン生成装置は、半導体チップのレイアウトデータからレイアウトパターンを形成するレイアウトパターン形成手段と、この半導体チップ上でレイアウトパターンの存在しない空き領域を検出する空き領域検出手段と、レイアウトパターン形成手段で形成されたレイアウトパターンからデザインルールによるテクノロジを考慮し、この空き領域検出手段で検出された領域とデザインルールとを論理演算する論理演算手段と、この論理演算手段で抽出された領域を、デカップリング容量追加配置領域とする配置手段とを含み、空き領域にデカップリング容量を追加配置するようにしたことを特徴とする。
【００３６】
本発明の半導体装置の製造方法では、上記方法または装置を用いて生成された半導体装置用パターンに基づいて、各工程のマスクパターンを形成する工程と、前記マスクパターンを用いて各プロセスを実行し半導体装置を形成する工程とを含むことを特徴とする。
【００３７】
また本発明の半導体装置は、上記方法または装置を用いて生成された半導体装置用パターンを具備している。
【００３８】
望ましくは、前記半導体装置は、同一サイズのダミー容量セルの集合体であって少なくともひとつの電気的接続をなさないダミー容量セルを含むことを特徴とする。
【００３９】
なお、ここで機能素子とは、トランジスタ、メモリ、配線などＬＳＩを構成する機能素子を含むものとする。
【００４０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（第１の実施の形態）
図１は、本発明の実施の形態におけるパターン生成装置を示すブロック図である。この装置では半導体チップのレイアウトパターンを設計し配置するレイアウトパターン形成手段１０１と、この半導体チップ上でレイアウトパターンの存在しない空き領域を検出する空き領域検出手段１０２と、レイアウトパターン形成手段で形成されたレイアウトパターンからデザインルール１０３によるテクノロジを考慮し、この空き領域検出手段１０２で検出された領域とデザインルールとを論理演算する論理演算手段１０４と、この論理演算手段で抽出された領域を、デカップリング容量追加配置領域とする配置手段１０５とを含み、空き領域にデカップリング容量を追加配置するようにし、再度付加のなされたレイアウトパターンデータをレイアウトパターン形成手段１０１から出力するように構成されている。
ここでデザインルールによるテクノロジとはデザインルールにより算出したテクノロジをいい、セル、バイパスコンデンサ、配線などの部材の大きさを、拡散、スパッタリング、エッチングなどの各プロセスのデザインルールによって定義したものをいう。
【００４１】
すなわちこのパターン生成装置では、図２及び図３にフローチャートを示すようにしてＭＯＳ容量付加のなされたレイアウトパターンを形成する。
【００４２】
まず、不要輻射対策を考慮したＬＳＩの開発を終え、レイアウト検証も終了した半導体チップのレイアウトデータ（図４参照）（Ｓ２０１）から、図５に示すように、トランジスタ配置領域Ｔを抽出する（ステップＳ２０２）。ここで全工程にわたって、レイアウトデータは半導体チップの左下及び右上を位置合わせし、当該２点を基準として生成されるものとする。
【００４３】
そして、このトランジスタ配置領域Ｔと当該半導体チップ領域とを論理演算にかけ、反転させることにより、半導体チップ上でトランジスタの配置されていない領域を抽出し、この領域を所定幅Ｗだけ小さくするリサイズ工程を実行する（論理演算ステップＳ２０３）。この反転によりトランジスタの配置されていない領域が得られ、これをリサイズにより縮小することにより、図６に示すようにセル形成可能な空き領域Ｖが得られる。
【００４４】
さらにデザインルール（Ｓ２０４）にもとづき形成可能な隣接パターン間距離を考慮し、形成可能領域を抽出する（ステップＳ２０５）。
この後デカップリング容量用種パターンＳを生成する（ステップＳ２０６）。
【００４５】
そして、このデカップリング容量用種パターンＳと、空き領域とを論理演算し（ステップＳ２０７）、図７に示すようにこのデカップリング容量用種パターンＣＳのみの半導体装置用レイアウトパターンを得る（ステップＳ２０８）。
【００４６】
一方また前記半導体チップのレイアウトデータ（Ｓ２０１）から、全配線パターンＰを抽出する（ステップＳ３０２）。
【００４７】
そして、この配線パターン配置領域Ｐと当該半導体チップ領域とを論理演算にかけ、反転させることにより、半導体チップ上で配線の配置されていない領域を抽出し、この領域を所定幅Ｗだけ小さくするリサイズ工程を実行する（論理演算ステップＳ３０３）。この反転により配線配置されていない領域が得られ、これをリサイズにより縮小することにより、配線層ダミーセル形成可能な空き領域ＶＣが得られる。
【００４８】
さらにデザインルール（Ｓ３０４）にもとづき形成可能な隣接パターン間距離を考慮し、ダミー配線形成可能領域を抽出する（ステップＳ３０５）。
【００４９】
この後ダミー配線用種データＤを生成する（ステップＳ３０６）。
そして、このダミー配線用種データＤと、配線層ダミーセル形成可能な空き領域ＶＣとを論理演算し（ステップＳ３０７）、図８に示すように、この配線層ダミー用種データのみの半導体装置を得る（ステップＳ３０８）。
【００５０】
さらにまた、前記半導体チップのレイアウトデータ（Ｓ２０１）から、図９に示すように、電源及びグランド配線を各配線層別にパターンを抽出する（ステップＳ４０２）。
【００５１】
このようにして得られた配線層ダミー用種データとデカップリング容量用種データとを合成し（ステップ５００）、合成領域において、差し替え用図形パターンを複数種用意しておき（ステップ５０１）、境界にかかって形成不可能な領域では種パターン差し替えを行い（ステップ５０２）、デカップリング容量用パターンと、配線用ダミーパターンのみの半導体装置を得る（ステップ５０３）。
【００５２】
この後、前記ステップ５０３で得られた半導体装置のレイアウトパターンに、図１０に示すように、前記ステップ４０２で前記半導体チップのレイアウトデータ（２０１）から抽出された電源及びグランド配線の各パターンを合成する（ステップ６００）。
【００５３】
そしてこのパターンデータから、ゲート導体、拡散層、各層の配線の面積率を算出する（面積率算出ステップ６０１）。
【００５４】
この後、プロセス条件７０１から、ゲート導体、拡散層、配線の最適面積率を得る（７０２）。ここでは例えばポリゲートを用いておりゲート導体の最適面積率は２５％、ＣＭＰ前の下地配線の最適面積率は６５％以上であった。
【００５５】
そして面積率算出ステップ６０１で得られたゲート導体、拡散層、各層の配線の面積率にもとづいて、前記ステップ７０２で得られた最適面積率となるように、デカップリング容量用パターンおよびダミー用配線を調整する（ステップ６０２）。
【００５６】
このようにして、図１１（ａ）乃至（ｃ）に示すように、スタック用コンタクト図形パターンの生成を行う（ステップ６０３）とともに、電源接続用図形パターンの生成を行う（ステップ６０４）。この電源接続用図形パターンについては後述する。
【００５７】
そしてこれに当初の半導体チップのレイアウトデータ（２０１）を合成し（ステップ６０６）、半導体装置の最適レイアウトデータを得ることができる（ステップ６０７）。
【００５８】
この電源接続用図形パターンは、図１１（ａ）乃至（ｃ）に示すように、半導体基板１に形成された拡散領域１Ｓとゲート電極３とがゲート酸化膜２を絶縁膜として挟んだＭＯＳ容量セルの上に、接続用として形成したダミーパターンセルである。このダミーパターンセルは交差パターンを有し、交差パターンの上層または下層のダミーパターンセルが相互に、前記交差パターンの交差領域に相当する領域に島状の孤立パターンをもつように構成されている。
【００５９】
すなわち、このダミーパターンセルは、図１１（ｂ）に示すように、十字状パターンと前記十字状パターンで分割された４つの領域にそれぞれ孤立の島状パターンを有する第１層セル４と、前記第１層セル４と連続する上層または下層に位置し、図１１（ｃ）に示すように、前記４個の島状パターンに相当する４点で交差するように配置されたシャープ符号状パターンからなる第２層セル５とで構成されており、第１層および第２層のそれぞれが電源配線およびグランド配線を構成していることを特徴とする。ここで、図１１（ａ）および図１１（ｂ）はそれぞれ図１１（ｃ）のＡ−Ａ断面、およびＢ―Ｂ断面を示す図である。１０は層間絶縁膜である。
【００６０】
このようにして、ＭＯＳ容量セルを電源電位あるいは接地電位などの所望の電位に接続するのに配線長を低減し接続を容易にすることができる。また接続したり、接続することなく浮遊状態にしたりするために、孤立パターンにスルーホールを形成するか否かで、容易に接続状態をコントロールすることが可能となる。また孤立パターンを貫通するようにスルーホールを形成することにより、１層とばしで、上層側または下層側で電源電位に接続できればよい。
【００６１】
また、電源直下に敷き詰められたデカップリング容量は、直上にビアをうてば電源電位との接続が容易となる。ここでＭＯＳ容量セルの上部があいていれば（信号線が形成されていなければ）自動的にスタック用のビアおよびパッドを形成するようにする。
【００６２】
このようにして電源配線から離れたところに配置されたものであっても、デカップリング容量の増大をはかることができる。また配線を十字状に形成してＭＯＳ容量セルと等ピッチで形成することにより、容易に接続可能である。
【００６３】
なお、面積率算出ステップ６０１以降のステップにより、プロセス条件に対応して面積率を調整することにより、レイアウト設計に高精度に対応したパターンを得ることが可能となる。
【００６４】
すなわちこれは以下のような理由によるものである。
例えば配線パターンの形成に際しては、多結晶シリコン層、アルミニウム層、金属シリサイド層などの導電性膜を形成した後、フォトリソグラフィにより所望のマスクパターンを形成し、このマスクパターンをマスクとしてエッチングを行うことにより、配線パターンの形成がなされる。
【００６５】
エッチング工程においては、マスクパターンから露呈する導電性膜が選択的に除去されるが、エッチャントの濃度、温度などの諸条件を最適化しても、マスクパターンの密度（面積率）ひいてはマスクパターンの周辺長によってエッチング速度にばらつきがある。このため、マスクパターンの密度あるいはパターンピッチによって、エッチング精度が異なり、マスクパターン領域が大き過ぎても小さ過ぎてもエッチング精度が低下する。
【００６６】
また、拡散層の形成についても同様の問題があり、拡散層形成のためのイオン注入領域が狭過ぎると、イオンの集中が生じ、所望の拡散プロファイルを得ることができないことがある。
【００６７】
また基板表面の平坦化のためにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｅｔｃｈｉｎｇ）という方法が提案されているが、この方法は例えば、塗布法あるいはＣＶＤ法などにより、表面に絶縁膜を形成した後、機械的に研磨しながら、化学的にエッチングを行うことにより、表面の平坦化をはかるものである。しかしながら、下層の配線層のパターン密度が小さい場合、所定面積以上のパターンのない領域が存在すると、絶縁膜を厚く形成しても平坦化できず、その結果ＣＭＰを行っても配線パターンのない領域が凹部となり、へこんだ状態のままとなることがある。
【００６８】
このように、レイアウトパターンに偏りがある場合、当該層について十分なパターン精度を得ることができないのみならず、当該層よりも上層のパターン精度にも影響を及ぼし、プロセス精度を十分に得ることができないという問題があったが、上記面積率の調整ステップを行うことにより、プロセス精度を高めることができる。
【００６９】
（第２の実施の形態）
またダミーパターンセルの変形例として、図１２（ａ）乃至（ｃ）に示すような構造も有効である。すなわち、このダミーパターンセルは、図１２（ａ）に単位ユニット、図１２（ｂ）にその接続体、図１２（ｃ）に断面図を示すように、セルと等ピッチで形成された、十字状パターンを有する第１層セル４、６，８と、前記第１層セル４、６，８と連続する上層または下層に位置するシャープ符号状パターンからなる第２層セル５、７，９とを相互にずらして形成してもよい。
【００７０】
ここで、図１２（ａ）は１ユニット、図１２（ｂ）はその組み合わせ、図１２（ｃ）は図１２（ｂ）のＡ−Ａ断面を示す図である。１０は層間絶縁膜である。
【００７１】
かかる構成によれば、電源配線及びグランド配線への接続は敷き詰められたセル近傍へは横方向に接続、またセルの上方向に電源あるいはグランド配線があれば上層の配線で接続すればよい。
【００７２】
このようにして、ＭＯＳ容量セルを電源電位あるいは接地電位などの所望の電位に接続するのに配線長を低減し接続を容易にすることができる。
【００７３】
（第３の実施の形態）
また、電源配線及びグランド配線への接続に際し、配線が利用できないときは、図１３に示すように、セルを配置した状態で拡散層１Ｓ同士、ゲート３同士が接続されるようなセル形状をとるようにしてもよい。
【００７４】
かかる構成によれば、どこか一部でも電源配線、あるいはグランド配線に接続できれば接続された全セルをセルとして利用することが可能である。
【００７５】
また、上層あるいは下層に余分のメタル配線を形成する必要がないため、配線容量の増大を防ぐことができる。これにより、配線容量が気になる領域ではこのような構造をとることにより、配線容量を増大することなくでカップリング容量の追加を行うことが可能となる。
【００７６】
（第４の実施の形態）
また図１４に示すように、拡散層１Ｓ同士を配線Ｍで接続するようにしても、同様の効果を得ることが可能となる。
【００７７】
（第５の実施の形態）
本発明の方法は、ＭＯＳ容量セルとしてゲート酸化膜の厚い領域と薄い領域とを有するＬＳＩにおいても、本発明の方法によれば、自動配置配線が容易であるため、用途に応じた条件を加味して自動配置配線を行うことができる。
例えば、高耐圧である必要があるアナログ回路領域などでは、ゲート酸化膜の膜厚を大きくする必要があるのに対し、他の論理回路領域ではゲート酸化膜の膜厚は大きくする必要がない。そこで、アナログ回路領域ではゲート酸化膜の膜厚を大きくし、他の論理回路領域ではデカップリング容量を大きくするためゲート酸化膜の膜厚を比較的小さくした構造が望ましいが、近年、半導体装置の高集積化・高機能化に伴い、ゲートリークの問題が浮き彫りになってきており、信頼性の向上を目指して、論理回路領域でも厚いゲート酸化膜を採用する傾向にある。例えば、アナログ回路領域を耐圧３．３Ｖ仕様、他の論理回路領域を耐圧１．５Ｖとしていたのに対し、近年では他の論理回路領域でも耐圧３．３Ｖとするものが出現している。このような場合、論理回路領域で不要輻射対策としてデカップリング容量を増大したい場合に、デカップリング容量を最大限に付加することが可能となる。
【００７８】
このように、本発明によれば、空き領域を抽出し最大限に多くデカップリング容量を形成することができるため、ゲートリークの低減とデカップリング容量の増大というトレードオフ関係にある機能を満たすことが可能となる。すなわちゲートリークを低減しながら、デカップリング容量を増大することが可能となる。
【００７９】
このようにして、高周波動作による不要輻射ノイズを低減する機能の高い半導体装置を提供することが可能となる。
【００８０】
また、仕様を考慮して、デザインルールから領域の状況を判断し、領域毎に特性の異なるバイパスコンデンサを設けることも可能である。例えば、電源配線に近い、チップの外周部では、サージ対策のために高耐圧である必要があるのに対し、内部では特に高耐圧である必要はないため、チップ外周近傍ではゲート酸化膜を厚くし、内部では薄くしている。
【００８１】
また、チップ外周近傍でのみ多層構造のゲート酸化膜とするなどの方法をとるようにしてもよい。
また機能素子の近傍では周波数特性が重要であり、高周波用である場合は大容量のバイパスコンデンサを形成する必要があるのに対し、低周波用である場合には小容量のバイパスコンデンサとなるように、使用する周波数帯域に応じて適切なものを選択してもよい。
【００８２】
（第６の実施の形態）
前記第１の実施の形態ではレイアウトパターンの空き領域を検出し空き領域にＭＯＳ容量セルを配置するようにしたが、各層ごとに面積率を考慮しながらダミーパターンを配置し、最後に拡散領域、ゲート酸化膜、ゲート電極の垂直方向の配列を考慮しデカップリング容量を形成し、ＭＯＳ容量付加のなされたレイアウトパターンを形成するようにしてもよい。
ここでは図１５に示すように、不要輻射対策を考慮したＬＳＩの開発を終え、レイアウト検証も終了した半導体チップのレイアウトデータからレイアウトパターンを形成するレイアウトパターン形成手段１１０１と、このレイアウトパターンに基づいて層毎の空き領域検出を行う空き領域検出手段１１０２と、デザインルール１１０３に基づく各層のパターン形成のための最適面積率を抽出する最適面積率抽出手段１１０４と、空き領域検出手段１１０２から各層の面積率を算出し、最適面積率となるように、ダミーパターンを配置するダミーパターン配置手段１１０５と、更にこれらのダミーパターンのうち拡散領域とゲート導体との間の垂直方向の位置関係を考慮し、デカップリング容量の付加が可能かどうかを判断し可能である領域には電源配線およびグランド配線との接続を行う容量配置手段１１０６とを具備したことを特徴とする。
この場合のパターン生成方法について、図１６乃至図１８にフローチャートを示す。
【００８３】
まず、不要輻射対策を考慮したＬＳＩの開発を終え、レイアウト検証も終了した半導体チップのレイアウトデータ（Ｓ１２０１）から、トランジスタ配置領域Ｔを抽出する（図５参照）（ステップＳ１２０２）。ここで全工程にわたって、レイアウトデータは半導体チップの左下及び右上を位置合わせし、当該２点を基準として生成されるものとする。
【００８４】
そして、このトランジスタ配置領域Ｔと当該半導体チップ領域とを論理演算にかけ、反転させることにより、半導体チップ上でトランジスタの配置されていない領域を抽出し、この領域を所定幅Ｗだけ小さくするリサイズ工程を実行する（論理演算ステップＳ１２０３）。この反転によりトランジスタの配置されていない領域が得られ、これをリサイズにより縮小することにより、図６に示したようにダミーパターンセル形成可能な空き領域Ｖが得られる。
【００８５】
さらにデザインルール（Ｓ１２０４）にもとづき形成可能な隣接パターン間距離を考慮し、ダミーパターン形成可能領域を抽出する（ステップＳ１２０５）。ここでは拡散層、ゲート導体と層毎にステップＳ１２０５を実行する。
この後、拡散領域形成用ダミーパターン用種データおよびゲート導体形成用ダミーパターン用種データを生成する（ステップＳ１２０６）。
【００８６】
そして、これら各層についての拡散領域形成用ダミーパターン用種データおよびゲート導体形成用ダミーパターン用種データのそれぞれとダミーパターン形成可能領域とを論理演算し（ステップＳ１２０７）、図１９に示すようにこの拡散領域形成用ダミーパターン用種パターンおよびゲート導体形成用ダミーパターンデカップリング容量用種パターンのみの半導体装置を得る（ステップＳ１２０８）。
【００８７】
一方また前記半導体チップのレイアウトデータ（Ｓ１２０１）から、全配線パターンを抽出する（ステップＳ１３０２）。
【００８８】
そして、この配線パターン配置領域と当該半導体チップ領域とを論理演算にかけ、反転させることにより、半導体チップ上で配線の配置されていない領域を抽出し、この領域を所定幅Ｗだけ小さくするリサイズ工程を実行する（理演算ステップＳ１３０３）。この反転により配線配置されていない領域が得られ、これをリサイズにより縮小することにより、配線層ダミーセル形成可能な空き領域が得られる。
【００８９】
さらにデザインルール（Ｓ１３０４）にもとづき形成可能な隣接パターン間距離を考慮し、ダミー配線形成可能領域を抽出する（ステップＳ１３０５）。
【００９０】
この後ダミー配線用種データを生成する（ステップＳ１３０６）。
そして、このダミー配線用種データと、配線層ダミーセル形成可能な空き領域ＶＣとを論理演算し（ステップＳ１３０７）、この配線層ダミー用種パターンのみの半導体装置を得る（ステップＳ１３０８）。
【００９１】
このようにして得られた配線層ダミー用種パターンと拡散領域形成用ダミーパターン用種データ、ゲート導体形成用ダミーパターン用種データとを合成し（ステップＳ１５００）、各ブロック（小領域）毎にゲート導体、拡散領域及び配線について合成を行う。そして各層に対してブロックごとに面積率を抽出する（ステップＳ１８００）。そして、差し替え用図形パターンを複数種用意しておき（ステップＳ１５０１）、境界にかかって形成不可能な領域では小さい種パターンと差し替えを行い、形成可能な領域には最適な種パターン差し替えを行い（ステップＳ１５０２）、目標面積率に沿うように最適化された拡散層用ダミーパターン、ゲート導体用ダミーパターン、配線層用ダミーパターンのみの半導体装置を得る（ステップＳ１６００）。
ここでブロックとは１チップ全体ではなく、ある程度の大きさのウインドウを持った枠を用い、その枠内で面積率計算を行っていく。このようにして、もともとのオリジナルレイアウト中に面積率が低いパターンが存在するウインドウ内の空き領域には、面積率が高めのダミーパターンを配置することが可能となり。チップ全体の平坦化に極めて有効な手法となる。
このようにして最適面積率に基づいて設定された目標面積率に沿うように最適化された拡散領域用ダミーパターン、ゲート導体用ダミーパターン、配線層用ダミーパターンのみの半導体装置が完成する。
【００９２】
この後、前記ステップ１６００で得られた最適化された拡散層用ダミーパターン、ゲート導体用ダミーパターン、配線層用ダミーパターンのみの半導体装置のレイアウトパターンに、前記半導体チップのレイアウトデータ（Ｓ１２０１）から抽出されたレイアウトパターンとを層毎に合成する（ステップＳ１６０６）。このようにダミーパターンのない半導体装置のレイアウトデータを合成することにより、未トランジスタ、未配線領域にダミーパターンのある半導体装置が完成する。
【００９３】
この後、プロセス条件から、１チップとしてのゲート導体、拡散層、配線の最適面積率を算出する（Ｓ１９０１）。
そして再度１チップとして面積率計算を行い、面積率が足りなかったり多すぎたりする場合は、差し替え用図形パターン２０００から適切にダミーパターンセルＤ１を差し替える（ステップＳ２００１）。
このようにして図２０（ａ）および（ｂ）に示すように、１チップとして最適な面積率に調整されたダミーパターンセルＤ２が生成される（ステップ２００２）。
ここでセルの差し替えステップ２００１では、均一にダミーパターンを配置した場所はあらかじめ特定できるので、面積率が足りない場合は、均一に配置した領域中のダミーパターンを均等に面積率の大きいものに変更することによって所望の面積率に調整されたダミーパターンが生成される。一方面積率が大きすぎる場合は、均一に配置した領域中のダミーパターンを均等に面積率の小さいものに変更することによって所望の面積率に調整されたダミーパターンが生成される。
【００９４】
そしてさらに図１８にフローチャートを示すように、デカップリング容量の追加を行う。
まずデカップリング容量の追加を希望するか否かの判断を行い（ステップ２００３）、要であるとデカップリング容量配置可能スペースを抽出する（ステップ２００４）。ここでは、拡散領域パターンとゲート導体パターンとが垂直方向で一致して存在しているか否かを判断し、デカップリング容量形成可能スペースを抽出する。本実施の形態では、各層のパターン配置をする際にチップの左下と右上を確認し位置決めを行っているため、各層のダミーパターンを同一ピッチで配置し、全使用、１個おき、２個おきなどピッチを調整して面積率を調整すれば、垂直方向には自動的に重なるようにすることが可能である。
従って、差し替え用デカップリング図形パターン２００８を用いてデカップリング容量の差し替えを行い（ステップ２００５）、面積率調整およびデカップリング容量付加のなされた半導体装置のレイアウトパターンを生成する（ステップ２００８）。ここでは、拡散領域パターン、ゲート導体パターンのいずれかを調整することにより、デカップリング容量付加を行うことが可能となる。
【００９５】
電源配線及びグランド配線とデカップリング容量セルとの接続については、ダミー配線パターンとして前記第２乃至第５の実施の形態で説明したダミー配線セルを用いるようにしておくことにより、容易に達成可能である。
【００９６】
このようにして、半導体装置の最適レイアウトデータを得ることができ、高周波動作による不要輻射ノイズを低減する機能の高い半導体装置を提供することが可能となる。
【００９７】
また、仕様を考慮して、デザインルールから領域の状況を判断し、領域毎に特性の異なるバイパスコンデンサを設けることも可能である。例えば、電源配線に近い、チップの外周部では、サージ対策のために高耐圧である必要があるのに対し、内部では特に高耐圧である必要はないため、チップ外周近傍ではゲート酸化膜を厚くし、内部では薄くしている。
【００９８】
また、チップ外周近傍でのみ多層構造のゲート酸化膜とするなどの方法を取るようにしてもよい。
また機能素子の近傍では周波数特性が重要であり、高周波用である場合は大容量のバイパスコンデンサを形成する必要があるのに対し、低周波用である場合には小容量のバイパスコンデンサとなるように、使用する周波数帯域に応じて適切なものを選択してもよい。
【００９９】
なお、Ｐチャネルの容量セルとＮチャネルの容量セルとを用意しておき、Ｐチャネルの容量セルの電源供給ができない場合はＮチャネルの容量セルを配置しなおすようにすることも可能である。
【０１００】
さらにまたＰチャネルとＮチャネルの両方の容量をもつ容量セルとを用意しておき、ＰチャネルとＮチャネルの両方の容量配置をすることにより、一導電型の拡散領域に偏ることなく容量配置を行うことができるため、均一性を確保することができ、イオンの集中を防止し、所望の拡散プロファイルを得ることができる。
【０１０１】
【発明の効果】
以上説明したように、本発明の半導体装置は、空き領域下にセルを配置しておき、デカップリング容量の増大をはかるもので簡単な構成で、チップ面積の増大なしに、空き領域を利用してコンデンサを形成することが可能となり、ノイズの低減を図ることが可能となる。
【０１０２】
また、パターンの生成に際しても、チップのレイアウトパターンを生成した後、空き領域（他のレイヤーがまったく存在しない場所）を、図形論理演算、リサイズ処理を利用して、自動的に探し出し、この探し出した領域をデカップリング容量配置領域として利用するもので、自動的にパターン生成が可能であり、高精度のノイズ低減が可能となる。
【０１０３】
また接続先の配線層もパターンとして形成することができ、より高精度のノイズ低減が可能となる。この時デザインルールを守るように配置することが必要であり、これによりさらに高精度で信頼の高いパターン形成を行うことが可能となる。
【０１０４】
かかる方法によれば、空き領域を検出して、空き領域にＭＯＳ容量セルを形成し、必要である場所で、配線を行うことによってデカップリング容量を増大する自動配置配線が容易に可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のパターン生成装置を示すブロック図である。
【図２】本発明の第１の実施の形態のパターン生成方法を示すフローチャートである。
【図３】本発明の第１の実施の形態のパターン生成方法を示すフローチャートである。
【図４】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図５】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図６】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図７】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図８】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図９】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図１０】本発明の第１の実施の形態のパターン生成プロセスを示す説明図である。
【図１１】本発明の第２の実施形態を示す図である。
【図１２】本発明の第３の実施形態を示す図である。
【図１３】本発明の第４の実施形態を示す図である。
【図１４】本発明の第５の実施形態を示す図である。
【図１５】本発明の第６の実施形態のパターン生成装置を示すブロック図である。
【図１６】本発明の第６の実施の形態のパターン生成方法を示すフローチャートである。
【図１７】本発明の第６の実施の形態のパターン生成方法を示すフローチャートである。
【図１８】本発明の第６の実施の形態のパターン生成プロセスを示すフローチャートである。
【図１９】本発明の第６の実施の形態のパターン生成プロセスを示す説明図である。
【図２０】本発明の第６の実施の形態のパターン生成プロセスを示す説明図である。
【符号の説明】
１０１ レイアウトパターン形成手段
１０２ 空き領域検出手段
１０３ デザインルール
１０４ 論理演算手段
１０５ 配置手段
Claims (19)
- 半導体チップの機能情報に基づいて機能素子のレイアウトパターンを設計し配置するレイアウトパターン形成工程と、
前記レイアウトパターンの存在しない空き領域を検出する空き領域検出工程と、前記空き領域に、ゲート酸化膜を絶縁膜とするＭＯＳ容量セルの配置が可能であるか否かを判断する判断工程と、
上記判断工程で可であると判断された領域にＭＯＳ容量セルを配置する工程と
前記ＭＯＳ容量セルのゲート導体を第１の電位に接続するとともに、基板を第２の電位に接続するように配線を形成する配線配置工程とを具備したことを特徴とする半導体装置用パターン生成方法。 - 前記配線配置工程は、前記ＭＯＳ容量セルのゲート導体を電源配線に接続するとともに、基板をグランド配線に接続する工程を含むことを特徴とする請求項１に記載の半導体装置用パターン生成方法。
- 前記配線配置工程は、上層に形成される配線から前記ゲート導体への接続用のコンタクトを形成し、前記配線と電源配線との接続を行うように、配線のレイアウトパターンを生成する工程を含むことを特徴とする請求項２に記載の半導体装置用パターン生成方法。
- 上層に形成される配線から前記基板への接続用のコンタクトを形成し、前記基板とグランド配線との接続を行うように配線のレイアウトパターンを生成する工程を含むことを特徴とする請求項２または３のいずれかに記載の半導体装置用パターン生成方法。
- 前記コンタクトは、下層に電源配線またはグランド配線があるところに形成されるコンタクトに前記配線を介して接続されることを特徴とする請求項３または４のいずれかに記載の半導体装置用パターン生成方法。
- 前記上層に形成される配線は、
前記機能素子のレイアウトパターンのない領域であって、上に信号線がない領域を抽出する工程を含み、
前記抽出された領域に配置されることを特徴とする請求項３乃至５のいずれかに記載の半導体装置用レイアウトパターン生成方法。 - 前記配線のレイアウトパターン生成工程は、
前記レイアウトパターンから下地層パターンの有無を検出し、
同一層に機能素子のレイアウトパターンがあるか否かを検知し、配線の生成可能領域を抽出する工程とを含むことを特徴とする請求項６に記載の半導体装置用レイアウトパターン生成方法。 - 前記配線のレイアウトパターン生成工程は、
前記レイアウトパターンから下地層パターンの有無を検出するとともに、
前記レイアウトパターンから上層パターンの有無を検出し、
同一層に機能素子のレイアウトパターンがあるか否かを検知し、前記下地層パターンと前記上層パターンとの間に位置する中間層配線の生成可能領域を抽出する工程とを含むことを特徴とする請求項６に記載の半導体装置用レイアウトパターン生成方法。 - 前記配線配置工程は、連続する２層のダミーパターンセルが交差パターンを有し、各層のダミーパターンセルが相互に、前記交差パターンの交差領域に相当する領域に島状の孤立パターンをもつように構成されたことを特徴とする請求項１に記載の半導体装置用パターン生成方法。
- 前記ダミーパターンセルは、十字状パターンと前記十字状パターンで分割された４つの領域にそれぞれ孤立の島状パターンを有する第１層セルと、前記第１層セルと連続する上層または下層に位置し、前記島状パターンに相当する４点で交差するように配置されたシャープ符号状パターンからなる第２層セルとで構成されており、第１層および第２層のそれぞれが電源配線およびグランド配線を構成していることを特徴とする請求項１に記載の半導体装置用パターン生成方法。
- さらに、前記機能素子、前記ＭＯＳ容量素子および前記配線を構成する各層のレイアウトパターンからその面積率を抽出する工程と、
前記レイアウトパターンを構成する各層のプロセス条件にもとづいて得られる層毎のレイアウトパターンの最適面積率を考慮して、層毎のマスクパターンの面積率をあわせるように、前記レイアウトパターンに、ダミーパターンを追加配置するダミーパターン追加工程とを含み
各層の面積率を揃えるようにしたことを特徴とする請求項１に記載の半導体装置用パターン生成方法。 - 前記レイアウトパターン形成工程で形成されたレイアウトパターンを所望の大きさの小領域に分割する工程と、
分割された前記小領域毎にレイアウトパターンの面積率を抽出する工程と、
マスクパターンの面積率をあわせるように、ダミーパターンを追加配置するダミーパターン追加工程とを含み
前記小領域毎に各層の面積率を揃えるようにしたことを特徴とする請求項１１に記載の半導体装置の生成方法。 - さらに面積率の異なるダミーパターンセルを複数種用意する工程を含み、
前記ダミーパターン追加工程は、当該小領域の面積率に応じて所望のダミーパターンセルを選択する工程を含むことを特徴とする請求項１２に記載の半導体装置用パターン生成方法。 - ダミーパターン形成後の面積率を算出し、あらかじめ決められた条件の範囲内であるか否かを判定して、入っていない場合に、前記ダミーパターンのうちいくつかを取替え、最適なダミーセルを算出する工程とを含むことを特徴とする請求項１２に記載の半導体装置用パターン生成方法。
- 前記ダミーパターン追加工程は、配線層、拡散層、ゲート導体、ウェルの少なくとも一つに対して実行されることを特徴とする請求項１１乃至１４のいずれかに記載の半導体装置用パターン生成方法。
- 半導体チップのレイアウトデータからレイアウトパターンを形成するレイアウトパターン形成手段と、
この半導体チップ上でレイアウトパターンの存在しない空き領域を検出する空き領域検出手段と、
レイアウトパターン形成手段で形成されたレイアウトパターンからデザインルールによるテクノロジを考慮し、この空き領域検出手段で検出された領域とデザインルールとを論理演算する論理演算手段と、
この論理演算手段で抽出された領域を、デカップリング容量追加配置領域とする配置手段とを含み、空き領域にデカップリング容量を追加配置するようにしたことを特徴とする半導体装置用パターン生成装置。 - 請求項１乃至１５のいずれかに記載の方法または請求項１６に記載の装置を用いて生成された半導体装置用パターンに基づいて、各工程のマスクパターンを形成する工程と、
前記マスクパターンを用いて各プロセスを実行し半導体装置を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項１乃至１５のいずれかに記載の方法または請求項１６に記載の装置を用いて生成された半導体装置用パターンを備えた半導体装置。
- 前記半導体装置は、同一サイズのダミー容量セルの集合体であって少なくともひとつの電気的接続をなさないダミー容量セルを含むことを特徴とする請求項１８に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002229216A JP2004071837A (ja) | 2002-08-06 | 2002-08-06 | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
| CNB031649475A CN100390924C (zh) | 2002-08-06 | 2003-08-06 | 半导体器件及其制造方法和装置 |
| US10/634,989 US7062732B2 (en) | 2002-08-06 | 2003-08-06 | Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device for generating pattern used for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002229216A JP2004071837A (ja) | 2002-08-06 | 2002-08-06 | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004071837A true JP2004071837A (ja) | 2004-03-04 |
Family
ID=32015696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002229216A Pending JP2004071837A (ja) | 2002-08-06 | 2002-08-06 | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7062732B2 (ja) |
| JP (1) | JP2004071837A (ja) |
| CN (1) | CN100390924C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557398B2 (en) | 2005-04-11 | 2009-07-07 | Elpida Memory, Inc. | Semiconductor device having a compensation capacitor in a mesh structure |
| JP2009151433A (ja) * | 2007-12-19 | 2009-07-09 | Nec Electronics Corp | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
| JP2010093110A (ja) * | 2008-10-09 | 2010-04-22 | Nec Corp | キャパシタ配置方法 |
| US7728362B2 (en) | 2006-01-20 | 2010-06-01 | International Business Machines Corporation | Creating integrated circuit capacitance from gate array structures |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4198502B2 (ja) * | 2003-03-28 | 2008-12-17 | 富士通マイクロエレクトロニクス株式会社 | パターン発生方法 |
| US7080341B2 (en) * | 2003-09-09 | 2006-07-18 | Robert Eisenstadt | Apparatus and method for integrated circuit power management |
| JP4284202B2 (ja) * | 2004-02-04 | 2009-06-24 | パナソニック株式会社 | 面積率／占有率検証プログラム及びパターン生成プログラム |
| JP2005293056A (ja) * | 2004-03-31 | 2005-10-20 | Elpida Memory Inc | レイアウト検証ルールファイル自動生成装置、自動生成用テンプレート及び自動生成方法 |
| US7231625B2 (en) * | 2004-09-28 | 2007-06-12 | Lsi Corporation | Method and apparatus for use of hidden decoupling capacitors in an integrated circuit design |
| US20070004094A1 (en) * | 2005-06-30 | 2007-01-04 | Hem Takiar | Method of reducing warpage in an over-molded IC package |
| US20070001285A1 (en) * | 2005-06-30 | 2007-01-04 | Hem Takiar | Apparatus having reduced warpage in an over-molded IC package |
| US7538438B2 (en) * | 2005-06-30 | 2009-05-26 | Sandisk Corporation | Substrate warpage control and continuous electrical enhancement |
| US7689961B2 (en) * | 2005-08-10 | 2010-03-30 | International Business Machines Corporation | Increased power line noise immunity in IC using capacitor structure in fill area |
| US7512924B2 (en) * | 2006-01-17 | 2009-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and methods of manufacturing the same |
| JP4864732B2 (ja) * | 2007-01-11 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | ダミーパターンの配置方法、半導体設計装置及び半導体装置 |
| JP2009053763A (ja) * | 2007-08-23 | 2009-03-12 | Nec Electronics Corp | ダミーパターン配置装置、ダミーパターン配置方法 |
| JP5266826B2 (ja) * | 2008-03-25 | 2013-08-21 | 日本電気株式会社 | 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置 |
| JP5629114B2 (ja) * | 2010-04-13 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびそのパターンレイアウト方法 |
| US8836064B2 (en) * | 2012-03-20 | 2014-09-16 | Intersil Americas LLC | Enhanced lift-off techniques for use with dielectric optical coatings and light sensors produced therefrom |
| KR101896664B1 (ko) | 2012-05-09 | 2018-09-07 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 장치 및 반도체 메모리 장치 |
| JP2014149738A (ja) * | 2013-02-01 | 2014-08-21 | Fujitsu Ltd | 回路解析装置、回路解析方法およびプログラム |
| USD729808S1 (en) * | 2013-03-13 | 2015-05-19 | Nagrastar Llc | Smart card interface |
| US9335624B2 (en) * | 2013-10-30 | 2016-05-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-patterning system and method using pre-coloring or locked patterns |
| US20150186586A1 (en) * | 2013-12-30 | 2015-07-02 | Samsung Electronics Co., Ltd. | Integrated circuit layouts and methods to improve performance |
| JP6328974B2 (ja) * | 2014-03-28 | 2018-05-23 | 株式会社メガチップス | 半導体装置及び半導体装置の設計手法 |
| USD780763S1 (en) * | 2015-03-20 | 2017-03-07 | Nagrastar Llc | Smart card interface |
| JP6245295B2 (ja) * | 2016-03-15 | 2017-12-13 | 日本電気株式会社 | 集積回路、その設計方法、設計装置、設計プログラム |
| JP6798318B2 (ja) * | 2017-01-05 | 2020-12-09 | 富士通株式会社 | 設計支援装置、設計支援方法、および設計支援プログラム |
| FR3076660B1 (fr) * | 2018-01-09 | 2020-02-07 | Stmicroelectronics (Rousset) Sas | Dispositif integre de cellule capacitive de remplissage et procede de fabrication correspondant |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5631492A (en) | 1994-01-21 | 1997-05-20 | Motorola | Standard cell having a capacitor and a power supply capacitor for reducing noise and method of formation |
| US5885856A (en) | 1996-08-21 | 1999-03-23 | Motorola, Inc. | Integrated circuit having a dummy structure and method of making |
| US6157067A (en) * | 1999-01-04 | 2000-12-05 | International Business Machines Corporation | Metal oxide semiconductor capacitor utilizing dummy lithographic patterns |
| JP3611468B2 (ja) * | 1999-01-19 | 2005-01-19 | 松下電器産業株式会社 | パターン生成方法 |
| JP2001125943A (ja) * | 1999-10-28 | 2001-05-11 | Nec Corp | 電源デカップリング回路の設計方法および設計支援システム |
| JP2001291775A (ja) * | 2000-04-07 | 2001-10-19 | Nec Microsystems Ltd | 集積回路のレイアウト設計方法 |
| JP2001351979A (ja) * | 2000-06-05 | 2001-12-21 | Fujitsu Ltd | 半導体装置設計支援装置 |
| JP2001356279A (ja) | 2000-06-14 | 2001-12-26 | Toshiba Plant Kensetsu Co Ltd | カメラケーブルの姿勢操作装置および操作方法 |
-
2002
- 2002-08-06 JP JP2002229216A patent/JP2004071837A/ja active Pending
-
2003
- 2003-08-06 US US10/634,989 patent/US7062732B2/en not_active Expired - Fee Related
- 2003-08-06 CN CNB031649475A patent/CN100390924C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557398B2 (en) | 2005-04-11 | 2009-07-07 | Elpida Memory, Inc. | Semiconductor device having a compensation capacitor in a mesh structure |
| US7728362B2 (en) | 2006-01-20 | 2010-06-01 | International Business Machines Corporation | Creating integrated circuit capacitance from gate array structures |
| US8188516B2 (en) | 2006-01-20 | 2012-05-29 | International Business Machines Corporation | Creating integrated circuit capacitance from gate array structures |
| JP2009151433A (ja) * | 2007-12-19 | 2009-07-09 | Nec Electronics Corp | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 |
| JP2010093110A (ja) * | 2008-10-09 | 2010-04-22 | Nec Corp | キャパシタ配置方法 |
| JP4605550B2 (ja) * | 2008-10-09 | 2011-01-05 | 日本電気株式会社 | キャパシタ配置方法 |
| KR101141986B1 (ko) | 2008-10-09 | 2012-05-21 | 닛본 덴끼 가부시끼가이샤 | 캐패시터 배열 방법 및 레이아웃 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100390924C (zh) | 2008-05-28 |
| CN1495852A (zh) | 2004-05-12 |
| US7062732B2 (en) | 2006-06-13 |
| US20040102034A1 (en) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004071837A (ja) | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 | |
| US7171645B2 (en) | Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device | |
| US7911027B2 (en) | Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device, and apparatus for generating pattern for semiconductor device | |
| KR20190064429A (ko) | 진보된 집적 회로 구조체 제조를 위한 트렌치 콘택트 구조체들 | |
| KR20190064425A (ko) | 진보된 집적 회로 구조체 제조를 위한 듀얼 금속 실리사이드 구조체들 | |
| JP2001196372A (ja) | 半導体装置 | |
| JP2003152098A (ja) | 無線周波数用集積回路 | |
| US6455915B1 (en) | Integrated inductive circuits | |
| US20220223518A1 (en) | Planar slab vias for integrated circuit interconnects | |
| KR20190064428A (ko) | 진보된 집적 회로 구조체 제조를 위한 에칭 정지 층 토포그래피 | |
| US8786094B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US7259644B2 (en) | Substrate having microstrip line structure, semiconductor device having microstrip line structure, and manufacturing method of substrate having microstrip line structure | |
| US20160086883A1 (en) | Method for making a photolithography mask intended for the formation of contacts, mask and integrated circuit corresponding thereto | |
| JP2004088102A (ja) | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 | |
| US11929325B2 (en) | Mixed pitch track pattern | |
| JP2009033194A (ja) | 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置 | |
| US20070240082A1 (en) | Shallow trench avoidance in integrated circuits | |
| JP2006165040A (ja) | 半導体装置及び半導体装置のパターン設計方法 | |
| US20020109205A1 (en) | Semiconductor device, method of creating pattern of the same, method of manufacturing the same, and apparatus for creating pattern of the same | |
| JP2002170930A (ja) | 半導体装置、その製造方法および記憶媒体 | |
| US6879045B2 (en) | Integrated circuit with modified metal features and method of fabrication therefor | |
| JP2005340347A (ja) | 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置 | |
| JP4243214B2 (ja) | 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置 | |
| US20230345692A1 (en) | Gate spacer structure | |
| JP2005268245A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080611 |