JP2009053763A - ダミーパターン配置装置、ダミーパターン配置方法 - Google Patents

Abstract

【課題】チップエリア上のそれぞれのエリアに最適なダミーパターンサイズとダミーパターン配置の指定をＥＢ演算にて複数種類行う。
【解決手段】ＥＢデータをエリアＡとエリアＡ以外に分ける。エリアＡをあるアルゴリズムを持たせた認識層で覆い、認識層で覆われた部分（認識層Ａ）とそれ以外の部分とに区別する。エリアＡに対して同一のダミーパターンを配置するにはエリアＡに対するダミーパターン発生始点を統一すれば良い。また、エリアＡが回転を持った状態で配置された場合でもエリアＡ内のダミーパターン配置を同一にするにはエリアＡの角のどこが始点となっても同一のダミーパターンが配置される認識層を作成する。認識層において、ダミーパターンの形状及び間隔値はＸ方向、Ｙ方向共に同値であり、認識層ＡのサイズはＸ方向、Ｙ方向共に（（ダミーパターンのサイズ＋間隔値）の倍数）＋ダミーパターンサイズで算出される。
【選択図】図１３Ａ

Description

本発明は、ダミーパターン配置装置に関し、特に半導体集積回路の設計工程に用いられるダミーパターン配置装置に関する。

本発明について説明する前に、まず、ダミーパターンについて説明する。
図１Ａ，図１Ｂ，図１Ｃは、ダミーパターンの必要性を解説する図である。

図１Ａは、一般的なＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのレイアウト図を示す。
エリア１０１は、ゲート１０２と、拡散層１０３を含む。エリア１０１は、素子を形成するゲート１０２、拡散層１０３の出来上がり形状を高精度に保ちたいエリアである。エリア１０１をエリアＡとする。ここでは、エリアＡは特筆しない限り基本的に矩形であるものとする。

図１Ｂは、素子形成後の平面図を示す。
微細化が進むにつれて均一な加工精度が得られず、図に示すように拡散工程後のエリアＡに当たる部分であるエリアＡ１０４には、ゲート１０５、拡散層１０６の様になり、例えば拡散層１０６の出来上がり形状は本来期待している形状１０７より小さい形状が作成されてしまう。

平坦化を行うためＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械研磨）工程により研摩するが、削り量のばらつきを抑えるためには、エリアＡに当たる部分のデータ密度を揃える必要がある。

図１Ｃは、対策を行ったＭＯＳトランジスタのレイアウト図を示したものである。
図に示すように、エリアＡに当たる部分であるエリアＡ１０８に対して、ゲート１０９及び設計上の拡散層１１０の周辺に密度の均一化を図るためのパターン１１１を配置する。この場合、パターン１１１は拡散層１１０と同工程のパターンである。

同様に、ゲート工程においてもデータ密度の不均一によってエッチング量がばらつき、所望の形状を得られない問題がある。そのために、密度の均一化を図るためのパターンを同様に配置する必要がある。

ここで、データ密度が粗な部分に同工程の任意に配置される素子、配線以外の形状パターンを「ダミーパターン」と言う。パターン１１１はダミーパターンである。

ダミーパターンを配置する際の手法として、ＥＢ演算が知られている。
ＥＢ演算では、ＥＢデータ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ Ｅｘｐｏｓｕｒｅ Ｄａｔａ：電子ビーム描画データ）を生成する。例えば、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のフォトマスク作成用のＥＢデータは、設計者がＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）によって作成したレイアウトデータを変換して生成する。

図２は、一般的なＥＢ演算を使用した場合のダミーパターン配置始点を説明するための図である。
一般的なＥＢ演算では、定められたエリアＡ２０１に対してダミーパターンを発生させる場合、始点となる部分は図２に示す左下点２０２を始点として発生させるのが通常である。

図３は、ＥＢ演算においてダミーパターンをレイアウト配置する一般的な方法を示す。
一般的に本来必要な素子３０１をレイアウトした後、最終的にＥＢ出荷時に用いるプログラムによって隙間領域へ同一工程層で作成されるダミーパターン３０２を配置する。ここでは、このＥＢ出荷時に用いるプログラムを、ＥＢ演算と呼ぶ。

ＥＢ演算での処理は通常以下の様に行われる。
（１）ダミーパターンのＸ方向３０３、Ｙ方向３０４のサイズを指定する。ダミーパターン３０２は、指定されたサイズのダミーパターン形状を示すものである。
（２）ダミーパターンを配置するデータの左下３０５を始点としＸ方向配置間隔３０６、Ｙ方向配置間隔３０７を指定する。
（３）素子を形成している形状からはある一定の間隔３０８を保つ、素子３０１に対しても指定された間隔を保ちダミーパターンの発生は行わない。

図４Ａは、一般的なＥＢ演算によるダミーパターン配置を採用したレイアウトフローである。以降、関連手法１と称する。
（１）ステップＳ４０１
単体部品を作成するための回路情報を参照する。
（２）ステップＳ４０２
単体部品を作成するための回路情報に基づいて単体部品を作成する。
（３）ステップＳ４０３
チェックにより単体部品の形状に問題が無いかの判断を行う。単体部品の形状に問題があれば、単体部品を再作成する。
（４）ステップＳ４０４
単体部品の形状に問題が無ければ、機能ブロックを作成するための回路情報を参照する。
（５）ステップＳ４０５
機能ブロック作成工程において、機能ブロックを作成するための回路情報に基づいて機能ブロックを作成する。
（６）ステップＳ４０６
作成された機能ブロックに対し、チェックにより機能ブロックの形状に問題が無いかの判断を行う。機能ブロックの形状に問題があれば、機能ブロック作成工程に戻り機能ブロックを再作成する。
（７）ステップＳ４０７
機能ブロックの形状に問題が無ければ、１ｃｈｉｐ（チップ）レイアウトを作成するための回路情報を参照する。
（８）ステップＳ４０８
１ｃｈｉｐレイアウト工程において、１ｃｈｉｐレイアウトを作成するための回路情報に基づいて１ｃｈｉｐレイアウトを作成する。
（９）ステップＳ４０９
作成された１ｃｈｉｐレイアウトに対し、チェックにより１ｃｈｉｐレイアウトの形状に問題が無いかの判断を行う。１ｃｈｉｐレイアウトの形状に問題があれば、１ｃｈｉｐレイアウト工程に戻り、１ｃｈｉｐレイアウトを再作成する。
（１０）ステップＳ４１０
１ｃｈｉｐレイアウトの形状に問題が無ければ、ＧＤＳデータ→ＥＢデータ変換工程で、ＧＤＳ（Ｇｅｎｅｒａｌ Ｄａｔａ Ｓｔｒｅａｍ）データからＥＢデータへの変換処理を行う。
（１１）ステップＳ４１１
ダミーパターン配置仕様の情報を参照する。
（１２）ステップＳ４１２
ＧＤＳデータ→ＥＢデータ変換工程で処理されたデータに対し、ダミーパターン配置工程でダミーパターン配置仕様の情報に基づいてダミーパターンを配置する。
（１３）ステップＳ４１３
作成されたダミーパターン配置に対し、チェックによりダミーパターン形状に問題が無いか判断を行う。ダミーパターン形状に問題があれば、ＧＤＳデータ→ＥＢデータ変換工程まで戻り再度変換処理し、前述した処理と同様にダミーパターンを再配置する。
（１４）ステップＳ４１４
ダミーパターン形状に問題が無ければ、ＥＢ出荷である出荷工程でＥＢデータとして出荷する。

図４Ｂは、関連手法１と異なる方法のレイアウトフローである。以降、関連手法２と称する。
関連手法２では、１ｃｈｉｐレイアウトのチェック工程が関連手法１と異なる。具体的には、ダミーパターン配置工程と、ＧＤＳデータ→ＥＢデータ変換工程の順序が入れ替わる。従って、図４Ａに示すステップＳ４０８までは関連手法１と同様に行い、ステップＳ４０８から、以下に説明するステップＳ４１５以降の処理に移行する。

（１５）ステップＳ４１５
１ｃｈｉｐレイアウトチェックを行う。ステップＳ４１５までの流れは、図４ＡのステップＳ４０１〜ステップＳ４０８と同様である。
（１６）ステップＳ４１６
１ｃｈｉｐレイアウトチェック後、ダミーパターン配置仕様を参照する。
（１７）ステップＳ４１７
ダミーパターン配置工程において、ダミーパターン配置仕様に基づいてダミーパターンを配置する。
（１８）ステップＳ４１８
その後、ＧＤＳデータ→ＥＢデータ変換工程で、ＧＤＳデータからＥＢデータへの変換処理を行う。
（１９）ステップＳ４１９
チェックによりダミーパターン形状に問題が無いかチェックを行う。ダミーパターン形状に問題があれば、ダミーパターン配置工程まで戻り前述した処理と同様にダミーパターンを再配置する。
（２０）ステップＳ４２０
ダミーパターン形状に無ければＥＢ出荷である出荷工程でＥＢデータとして出荷する。

ここでは、以後、図４Ａのフローに基づいて説明を行う。

これまではある程度の密度を確保できればラフなダミーパターン配置で問題なかったが、近年は形状の微細化が進み出来上がりの高い精度が求められる様になってきた。また、ダミーパターンの形状により素子の出来上がり形状が左右されるため、ダミーパターン配置についても出来上がり精度を考慮した仕様が求められる様になってきた。

しかし、同一性能が要求される複数の同一形状パターンにおいては、同じ形状の素子に対してその周辺に配置されたダミーパターンの形状が異なった場合、素子の出来上がり形状は異なってしまい、同じトランジスタ特性を出す事が出来ない。従って、同じ形状を持ち且つ厳しい精度を求められる素子の周辺には同形状のダミーパターン配置が求められる。

図５に示すように、チップエリア５０１内の同じ形状をもつ素子（素子５０２，素子５０３）の周辺をエリアＡ（エリアＡ５０４，エリアＡ５０５）とした時、各々のエリアＡ（エリアＡ５０４，エリアＡ５０５）内には同形状のダミーパターン配置が求められる。

この時、エリアＡであるエリアＡ５０４，エリアＡ５０５のサイズは同じである。また、各々のエリアＡ内の素子５０２，素子５０３の配置方向は同じである。

一般的なＥＢ演算によるダミーパターン配置を採用したレイアウトフロー（図４Ａの関連手法１）を行った場合、ダミーパターンの発生始点がダミーパターンを発生したいエリアの左下点５０６に固定される。

チップエリア５０１にダミーパターンを必要とする複数のエリアＡ（エリアＡ５０４，エリアＡ５０５）が存在した場合、それぞれのエリアＡ内のダミーパターン形状はダミーパターン発生始点がエリアの左下点５０６となり、チップエリア５０１全体に対して発生させるため、異なる複数のエリアＡ（エリアＡ５０４，エリアＡ５０５）の位置とダミーパターン発生始点との関係は同一でなくなり同形状のダミーパターン配置とならなくなってしまう。そのため、素子５０２，素子５０３の周辺に配置されるダミーパターンは同一の配置とならない。

図６は、前述した問題点を説明するための関連手法１のレイアウトフローを用いた場合の問題点の説明の図である。
拡散層６０１，ゲート６０２は図５で示す素子５０２に相当する。拡散層６０３，ゲート６０４は図５で示す素子５０３に相当する。拡散層６０１，拡散層６０３はダミーパターン６０５と同一工程である。

ここで、ダミーパターン６０５は、図５で示す発生始点５０６を基準として定められた間隔で配置されるため、図５で示すエリアＡ５０４に存在する素子５０２の周辺のダミーパターン配置の関係は、図６の間隔６０６、間隔６０７のような間隔を保ったものとなるが、図５で示すエリアＡ５０５に存在する素子５０３の周辺のダミーパターン配置との関係は同一となるとは限らない。

例えば、図６で示す間隔６０８、間隔６０９のような間隔を保ったものが配置され、図５に示すエリアＡ５０４とエリアＡ５０５に存在する素子５０２と素子５０３の周辺のダミーパターン配置は異なったものとなってしまう。従って、各々のエリア内に存在する素子の出来上がり形状が異なり、同一のトランジスタ特性を期待する事が出来なくなる。

また、図７に、各々のエリアＡが回転を持って配置された場合のレイアウト図を示す。
チップエリア７０１は、チップエリアを示す。左下点７０２は、ダミーパターン発生始点である。エリアＡ７０３及びエリアＡ７０４は、ダミーパターン発生エリアＡを示す。素子７０５及び素子７０６は、各々のダミーパターン発生エリアＡ内に存在する素子を示す。図７における例は、ダミーパターン発生エリアＡの各々の関係が９０度回転された配置の例である。

図８は、前述の図６で説明した問題点の発生理由と同様に、各々のダミーパターン発生エリアＡに存在する素子との関係を示したレイアウト図である。
図７で示すように、回転されたダミーパターン発生エリアＡ内の素子とダミーパターンとの関係は、「図７の素子７０５に相当する拡散層８０２及びゲート８０３」と「周辺に配置されたダミーパターン８０５のうち最も近いもの」との間隔が「間隔８０１，間隔８０４」になる「第１のエリア」と、「図７の素子７０６に相当する拡散層８０７及びゲート８０８」と「周辺に配置されたダミーパターン８１０のうち最も近いもの」との間隔が「間隔８０６，間隔８０９」になる「第２のエリア」になり、同様に各々のエリアに存在する素子とダミーパターンとの配置関係が異なったものとなってしまう。

関連手法１によるダミーパターンの配置の問題を回避したものが、以下に説明する関連手法２である。

図９Ａ，図９Ｂは、周知技術である「エリアＡ内のダミーパターン形状を同一とするためにレイアウト作成の段階でエリアＡ内のみのダミーパターンを作成し、エリアＡ内に配置する」レイアウトフローを示したものである。これを関連手法２とする。
（１）ステップＳ９０１
単体部品を作成するための回路情報を参照する。
（２）ステップＳ９０２
単体部品を作成するための回路情報に基づいて単体部品を作成する。
（３）ステップＳ９０３
チェックにより単体部品の形状に問題が無いかの判断を行う。単体部品の形状に問題があれば、単体部品を再作成する。
（４）ステップＳ９０４
単体部品の形状に問題が無ければ、機能ブロックを作成するための回路情報を参照する。
（５）ステップＳ９０５
機能ブロック作成工程において、機能ブロックを作成するための回路情報に基づいて機能ブロックを作成する。
（６）ステップＳ９０６
作成された機能ブロックに対し、チェックにより機能ブロックの形状に問題が無いかの判断を行う。機能ブロックの形状に問題があれば、機能ブロック作成工程に戻り機能ブロックを再作成する。
（７）ステップＳ９０７
機能ブロックの形状に問題が無ければ、特定領域のダミーパターン配置仕様の情報を参照する。
（８）ステップＳ９０８
機能ブロック作成工程で処理されたデータに対し、ダミーパターン配置工程で特定領域のダミーパターン配置仕様の情報に基づいてダミーパターンを配置する。
（９）ステップＳ９０９
作成されたダミーパターン配置に対し、チェックによりダミーパターン形状に問題が無いか判断を行う。ダミーパターン形状に問題があれば、ＧＤＳデータ→ＥＢデータ変換工程まで戻り再度変換処理し、前述した処理と同様にダミーパターンを再配置する。
（１０）ステップＳ９１０
ダミーパターン形状に問題が無ければ、１ｃｈｉｐレイアウトを作成するための回路情報を参照する。
（１１）ステップＳ９１１
１ｃｈｉｐレイアウト工程において、１ｃｈｉｐレイアウトを作成するための回路情報に基づいて１ｃｈｉｐレイアウトを作成する。
（１２）ステップＳ９１２
作成された１ｃｈｉｐレイアウトに対し、チェックにより１ｃｈｉｐレイアウトの形状に問題が無いかの判断を行う。１ｃｈｉｐレイアウトの形状に問題があれば、１ｃｈｉｐレイアウト工程に戻り、１ｃｈｉｐレイアウトを再作成する。
（１３）ステップＳ９１３
１ｃｈｉｐレイアウトの形状に問題が無ければ、ＧＤＳデータ→ＥＢデータ変換工程で、ＧＤＳデータからＥＢデータへの変換処理を行う。
（１４）ステップＳ９１４
特定領域外ダミーパターン配置仕様の情報を参照する。なお、特定領域外とは、先に述べた特定領域以外の領域を示す。
（１５）ステップＳ９１５
ＧＤＳデータ→ＥＢデータ変換工程で処理されたデータに対し、ダミーパターン配置工程で特定領域外ダミーパターン配置仕様の情報に基づいてダミーパターンを配置する。
（１６）ステップＳ９１６
作成されたダミーパターン配置に対し、チェックによりダミーパターン形状に問題が無いか判断を行う。ダミーパターン形状に問題があれば、ＧＤＳデータ→ＥＢデータ変換工程まで戻り再度変換処理し、前述した処理と同様にダミーパターンを再配置する。
（１７）ステップＳ９１７
ダミーパターン形状に問題が無ければ、ＥＢ出荷である出荷工程でＥＢデータとして出荷する。

図９Ａ，図９Ｂに示す周知技術であるレイアウトフローは、レイアウト工程で様々な場所に配置された複数のエリアＡ内のダミーパターン配置が同一となる様考慮しエリアＡ内のダミーパターンを作成する。ここでは、図９Ａ，図９Ｂに記載したステップＳ９０７、ステップＳ９０８、ステップＳ９０９の工程部分（機能ブロック作成工程後の特定領域のダミーパターン配置工程）がエリアＡ内のダミーパターン配置が同一となるように考慮した工程である。エリアＡ以外のダミーパターン配置は、図９Ａ，図９Ｂに記載したステップＳ９１４、ステップＳ９１５の工程部分のように、特定領域外ダミーパターン配置仕様の情報を基に、ＥＢ演算でダミーパターン配置を行う。

図１０Ａ，図１０Ｂ，図１１Ａ，図１１Ｂ，図１１Ｃ，図１２Ａ，図１２Ｂは、関連手法２を使用した事によるダミーパターン配置での問題点を説明するためのレイアウトフローである。図１０Ａ，図１０Ｂ，図１１Ａ，図１１Ｂ，図１１Ｃ，図１２Ａ，図１２Ｂは、それぞれ別の問題点を説明する。なお、図１０Ａ，図１０Ｂ，図１１Ａ，図１１Ｂ，図１２Ａ，図１２Ｂの共通部分となるレイアウトフロー（ステップＳ９０１〜ステップＳ９１７）については、図９Ａ，図９Ｂと同様である。

ここでは、以下の３つの問題点について説明する。
問題点１：レイアウト修正を行う度にダミーパターン作成を行っている（図１０Ａ，図１０Ｂ）
問題点２：ダミーパターン作成の為にＧＤＳデータの階層構造の修正を行っている（図１１Ａ，図１１Ｂ，図１１Ｃ）
問題点３：ＧＤＳデータ上でダミーパターンを行っている為、取り扱うＧＤＳデータ量が多い（図１２Ａ，図１２Ｂ）

問題点１：「レイアウト修正を行う度にダミーパターン作成を行っている」
上述した図９Ａ，図９Ｂに示すレイアウトフローにおける問題点１を、図１０Ａ，図１０Ｂにて説明する。

図１０Ａ，図１０Ｂでは、ダミーパターン配置工程（ステップＳ１００１）と、仕様変更（ステップＳ１００２）が追加されている。ダミーパターン配置工程（ステップＳ１００１）は、ダミーパターン配置工程（ステップＳ９０８）と、そのチェック工程（ステップＳ９０９）を含む。仕様変更（ステップＳ１００２）は、単体部品作成工程（ステップＳ９０２）や機能ブロック作成工程（ステップＳ９０５）において参照される回路情報に対して行われる。すなわち、ステップＳ９０１、ステップＳ９０４にて回路情報を参照する際、或いはそれ以前に行われる。

ダミーパターン配置は素子を形成する部分は、図３で説明した様に、素子３０１からある一定の間隔３０８を空けて配置されなくてはならない。

図１０Ａ，図１０Ｂで説明した関連手法２のフローを用いるとレイアウトを構成する部品のレイアウトを行った後にダミーパターン配置を行っているためにレイアウト仕様に変更が生じた場合、付随してエリアＡ内のダミーパターン作成を再度行う必要があり、多大な修正工数が必要となる。

つまり、図１０Ａ，図１０Ｂに示すダミーパターン配置工程（ステップＳ１００１）を終えた後に、単体部品作成工程（ステップＳ９０２）や機能ブロック作成工程（ステップＳ９０５）に仕様変更（ステップＳ１００２）が入った場合、素子を形成している素子３０１の形状が変わる事となる。

そのため、ダミーパターンの配置間隔３０８も変更が必要となり、ステップＳ１００１で示されるダミーパターン配置工程（ステップＳ９０８）とそのチェック工程（ステップＳ９０９）を再度やり直す必要が出てくる。

問題点２：「ダミーパターン作成のためにＧＤＳデータの階層構造の修正を行っている」
上述した図９Ａ，図９Ｂに示すレイアウトフローにおける問題点２を、図１１Ａ，図１１Ｂのフロー図及び図１１Ｃのレイアウト配置図にて説明する。

図１１Ａ，図１１Ｂに示すステップＳ１１０１は、データの階層構造修正に伴うダミーパターンのセル化配置工程である。このセル化配置工程は、ダミーパターン配置工程（ステップＳ９０８）とそのチェック工程（ステップＳ９０９）の間に行われる。

図１１Ｃに示すように、１ｃｈｉｐエリア（チップエリア）１１００は、ブロックＢ１１１０と、ブロックＢ１１２０と、ブロックＢ１１３０を含む。ブロックＢ１１１０は、エリアＡ１１１１を有する。ブロックＢ１１２０は、エリアＡ１１２１を有する。ブロックＢ１１３０は、エリアＡ１１３１を有する。

図１１Ｃに示すブロックＢ１１１０、ブロックＢ１１２０、ブロックＢ１１３０が同一ブロックであり、エリアＡ１１１１、エリアＡ１１２１、エリアＡ１１３１が同一形状である場合について説明する。

１ｃｈｉｐエリア１１００内にエリアＡ（エリアＡ１１１１、エリアＡ１１２１、エリアＡ１１３１）が、それぞれレイアウト階層構造の中の複数のブロックＢ（ブロックＢ１１１０、ブロックＢ１１２０、ブロックＢ１１３０）内に配置されている場合、エリアＡ上のダミーパターンをレイアウト階層構造のトップ階層である１ｃｈｉｐエリア１１００に配置したままにしておくと、トップ階層に置かれているダミーパターンを各ブロックＢ（ブロックＢ１１１０、ブロックＢ１１２０、ブロックＢ１１３０）のエリアＡ（エリアＡ１１１１、エリアＡ１１２１、エリアＡ１１３１）上にそれぞれ個別に配置しなければならない。

その場合、一般的にエリアＡが存在するブロックＢにはそのエリアＡ用のダミーパターンを挿入しておいた方が効率的であるため、ダミーパターンを作成した後、そのダミーパターンをブロックＢの階層に配置するというデータの階層構造修正に伴うダミーパターンのセル化配置工程（ステップＳ１１０１）以降の再実行が必要になる。

これにより、修正工数およびチェック工数が発生する。

単体部品作成工程（ステップＳ９０２）や機能ブロック作成工程（ステップＳ９０５）にて作成されたデータはセル化されている可能性が高く、このセル内にエリアＡが存在しダミーパターンの配置が必要となった場合、ダミーパターンの階層構造修正及び修正以降の工程再実行が必要となる。

問題点３：「ＧＤＳデータ上でダミーパターンを行っているため、取り扱うＧＤＳデータ量が多い」
上述した図９Ａ，図９Ｂに示すレイアウトフローにおける問題点３を、図１２Ａ，図１２Ｂにて説明する。

図１２Ａ，図１２Ｂでは、レイアウトフローを、回路情報参照（ステップＳ９０１）と、レイアウト工程（ステップＳ１２０１）と、ＥＢ演算工程（ステップＳ１２０２）と、出荷工程（ステップＳ９１７）に分けて考える。ここでは、「レイアウト工程（ステップＳ１２０１）」が、「単体部品作成工程（ステップＳ９０２）」〜「ＧＤＳデータ→ＥＢデータ変換工程（ステップＳ９１３（変換前））」を含み、「ＥＢ演算工程（ステップＳ１２０２）」が、「ＧＤＳデータ→ＥＢデータ変換工程（ステップＳ９１３（変換後））」〜「ダミーパターン形状チェック（ステップＳ９１６）」を含む。

レイアウト担当者がレイアウトを作成したり修正を行ったりチェックを行うデータはＧＤＳデータである。図中では、レイアウト工程（ステップＳ１２０１）がＧＤＳデータ、ＥＢ演算工程（ステップＳ１２０２）がＥＢデータを使用している。

エリアＡに対するダミーパターン配置をステップＳ９０８にて行うため、この工程でＧＤＳデータ量が増える事となる。

ＧＤＳデータ量が大きくなるとレイアウトチェックにかかる時間は大きくなる。また、ＧＤＳデータを保管するエリアも増大し、ダミーパターン配置工程（ステップＳ９０８）からステップＳ９１３までの工程に負荷がかかる。

つまり、図１２Ａ，図１２Ｂのダミーパターン配置工程（ステップＳ９０８）の様に、エリアＡ内のダミーパターン作成をレイアウト工程（ステップＳ１２０１）で行う場合、ＧＤＳデータ上でエリアＡ内のダミーパターンのデータを保持する必要がある。

そのため、レイアウト作成者は多大なＧＤＳデータ量を取り扱い、管理しなければならない。

先願公知例におけるダミーパターン配置による密度均一化技術として、特開２００３−３２４１４９号公報（特許文献１）が存在するが、大小大きさの異なるダミーパターンを配置する事で密度均一精度向上を行っているものであり、本発明の課題の同一形状のダミーパターンを同一間隔で配置する技術とは一部異なる。

本発明の課題を解決するための周知技術として「エリアＡ内のダミーパターン形状を同一とするためにレイアウト作成の段階でエリアＡ内のみのダミーパターンを作成し、エリアＡ内に配置する」技術が存在するので、本発明の関連技術としてこの周知技術を用いる。

特開２００３−３２４１４９号公報

図１０Ａ，図１０Ｂ（問題点１）にて説明した通り、関連手法２でのダミーパターン配置だとレイアウト修正を行う度にダミーパターン作成をやり直す必要がある。ダミーパターン配置は素子を形成している形状からある一定距離、離して配置しなければならない。そのため、レイアウト修正を行う度にダミーパターンの配置をやり直す必要がある。

図１１（問題点２）にて説明した通り、関連手法２でのダミーパターン配置方法だと機能ブロック作成後のレイアウトにてダミーパターンを同一に発生させたいエリアＡが出てきた場合、ダミーパターンを作成した後、そのダミーパターンをエリアＡを形成しているデータ階層に挿入、階層構造修正を行う必要があり、以降のレイアウト工程の再実行が必要となる。

図１２Ａ，図１２Ｂ（問題点３）にて説明した通り、関連手法２でのダミーパターン配置だとエリアＡ内のダミーパターンをレイアウト作成段階で作成する必要がある。そのため、レイアウト担当者が扱うＧＤＳデータ量が増大する。データ量が増えると検証ＴＡＴが増大するだけでなく設計環境エリアも大きく取られてしまう。

問題点１、問題点２、問題点３を解決するために、１ｃｈｉｐレイアウト工程後のＥＢ演算にてエリアＡのダミーパターン作成を行える様にする。エリアＡがどの位置に配置されても、或いはどの点度で配置されても、エリアＡ内は同一のダミーパターンが配置される事を可能にする。

以下に、［発明を実施するための最良の形態］で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。但し、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明のダミーパターン配置装置（１３２０）は、チップエリアの特定領域にダミーパターン発生用の認識層を挿入する認識層挿入部（１３２４）と、認識層の特定の位置をダミーパターン発生始点として指定し、ＥＢデータ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ Ｅｘｐｏｓｕｒｅ Ｄａｔａ：電子ビーム描画データ）上でダミーパターンを配置するダミーパターン配置部（１３２６）とを具備する。

なお、単体部品に特定領域が存在した場合には、単体部品作成工程（ステップＳ１３０２）後に単体部品に認識層を挿入する事も可能である。同様に、機能ブロックに特定領域が存在した場合には、機能ブロック作成工程（ステップＳ１３０５）後に機能ブロックに認識層を挿入しても良い。また、１ｃｈｉｐレイアウト工程（ステップＳ１３０８）後に単体部品、機能ブロックに認識層を挿入しても良い。つまり、実際には、レイアウト工程のどの段階で認識層を挿入しても良い。

エリアＡに対するダミーパターン発生始点を確定する事によりＥＢ演算でのエリアＡ内同一形状のダミーパターン作成が可能となる。また、エリアＡがある点度を持って配置された場合にもダミーパターン発生始点を確定できるアルゴリズムを提供する事によりエリアＡがどの点度で配置されていてもエリアＡ内は同一のダミーパターンが配置される事となる。

以下に、本発明の第１実施例について添付図面を参照して説明する。
図１３Ａに本発明のレイアウトフローを示す。
図１３Ａのレイアウトフローは、図９Ａ，図９Ｂを基にしている。図９Ａ，図９Ｂと異なる点は、図９Ａ，図９ＢのステップＳ９０７、ステップＳ９０８、ステップＳ９０９が無い点、図１３ＡのステップＳ１３０９が追加となった点、ＧＤＳデータ→ＥＢデータ変換後のダミーパターン配置が特定領域外ダミーパターン配置（ステップＳ９１４，ステップＳ９１５）から全レイアウトに対するダミーパターン配置（ステップＳ１３１２，ステップＳ１３１３）となった点である。つまり、本発明は、ＧＤＳデータを扱う最終工程であるダミーパターン配置工程（ステップＳ１３１３）でのみ、ダミーパターン配置を行うフローとなっている。

フローの詳細に関しては以下に示す。
（１）ステップＳ１３０１
単体部品を作成するための回路情報を参照する。
（２）ステップＳ１３０２
単体部品を作成するための回路情報に基づいて単体部品を作成する。
（３）ステップＳ１３０３
チェックにより単体部品の形状に問題が無いかの判断を行う。単体部品の形状に問題があれば、単体部品を再作成する。
（４）ステップＳ１３０４
単体部品の形状に問題が無ければ、機能ブロックを作成するための回路情報を参照する。
（５）ステップＳ１３０５
機能ブロック作成工程において、機能ブロックを作成するための回路情報に基づいて機能ブロックを作成する。
（６）ステップＳ１３０６
作成された機能ブロックに対し、チェックにより機能ブロックの形状に問題が無いかの判断を行う。機能ブロックの形状に問題があれば、機能ブロック作成工程に戻り機能ブロックを再作成する。
（７）ステップＳ１３０７
機能ブロックの形状に問題が無ければ、１ｃｈｉｐレイアウトを作成するための回路情報を参照する。
（８）ステップＳ１３０８
１ｃｈｉｐレイアウト工程において、１ｃｈｉｐレイアウトを作成するための回路情報に基づいて１ｃｈｉｐレイアウトを作成する。
（９）ステップＳ１３０９
１ｃｈｉｐレイアウト工程後、認識層挿入工程で、エリアＡにダミーパターン発生用の認識層を挿入する。エリアＡに認識層を被せる工程を設ける事によりエリアＡ内とエリアＡ外の領域を切り分け、それぞれの領域に対してＥＢ演算を指定し、両方のダミーパターン作成をＥＢデータ上にて実現させる。
（１０）ステップＳ１３１０
その後、作成された１ｃｈｉｐレイアウトに対し、チェックにより１ｃｈｉｐレイアウトの形状に問題が無いかの判断を行う。１ｃｈｉｐレイアウトの形状に問題があれば、１ｃｈｉｐレイアウト工程に戻り、１ｃｈｉｐレイアウトを再作成する。
（１１）ステップＳ１３１１
１ｃｈｉｐレイアウトの形状に問題が無ければ、ＧＤＳデータ→ＥＢデータ変換工程で、ＧＤＳデータからＥＢデータへの変換処理を行う。
（１２）ステップＳ１３１２
ダミーパターン配置仕様の情報を参照する。
（１３）ステップＳ１３１３
ＧＤＳデータ→ＥＢデータ変換工程で処理されたデータに対し、ダミーパターン配置工程でダミーパターン配置仕様の情報に基づいてダミーパターンを配置する。
（１４）ステップＳ１３１４
作成されたダミーパターン配置に対し、チェックによりダミーパターン形状に問題が無いか判断を行う。ダミーパターン形状に問題があれば、ＧＤＳデータ→ＥＢデータ変換工程まで戻り再度変換処理し、前述した処理と同様にダミーパターンを再配置する。
（１５）ステップＳ１３１５
ダミーパターン形状に問題が無ければ、ＥＢ出荷である出荷工程でＥＢデータとして出荷する。

図１３Ａのフローで、複数のエリアＡ内に同一のダミーパターンを配置するには、エリアＡとエリアＡ以外を区別し、エリアＡに対してダミーパターン発生始点を確定させる必要がある。

エリアＡの区別はエリアＡをあるアルゴリズムを持たせた認識層で覆い、認識層で覆われた部分（認識層Ａ）をエリアＡとし、それ以外の部分と区別する。ＥＢ演算では、認識層Ａに対するダミーパターン配置指示と認識層で覆われていないエリアに対するダミーパターン配置指示を分けて指定する。このＥＢ演算及びダミーパターン配置指示は、ダミーパターン配置工程で行われる。

アルゴリズムに関しては以下に説明する。
図１３Ａのフローを実現させるためには、エリアＡに対してダミーパターン発生始点を確定させる必要がある。エリアＡに対しＥＢ演算にて同一のダミーパターンを配置する様指示を出すためである。つまり、個々のエリアＡの左下をダミーパターン発生始点として確定させる事が必要である。

図１３Ｂに、図１３Ａのレイアウトフローを実施する本発明のダミーパターン配置装置の概念図を示す。
本発明のダミーパターン配置装置１３２０は、単体部品作成部１３２１と、機能ブロック作成部１３２２と、レイアウト部１３２３と、認識層挿入部１３２４と、データ変換部１３２５と、ダミーパターン配置部１３２６と、チェック部１３２７と、ＥＢ出荷部１３２８を備える。

単体部品作成部１３２１は、単体部品作成工程を実施する。すなわち、単体部品を作成するための回路情報を参照し、単体部品を作成するための回路情報に基づいて単体部品を作成する。機能ブロック作成部１３２２は、機能ブロック作成工程を実施する。すなわち、機能ブロックを作成するための回路情報を参照し、機能ブロックを作成するための回路情報に基づいて機能ブロックを作成する。レイアウト部１３２３は、１ｃｈｉｐレイアウト工程を実施する。すなわち、１ｃｈｉｐレイアウトを作成するための回路情報を参照し、１ｃｈｉｐレイアウトを作成するための回路情報に基づいて１ｃｈｉｐレイアウトを作成する。認識層挿入部１３２４は、認識層挿入工程を実施する。すなわち、エリアＡ（特定領域）にダミーパターン発生用の認識層を挿入する。データ変換部１３２５は、ＧＤＳデータ→ＥＢデータ変換工程を実施する。すなわち、ＧＤＳデータからＥＢデータへの変換処理を行う。ダミーパターン配置部１３２６は、ダミーパターン配置工程を実施する。すなわち、ダミーパターン配置仕様の情報を参照し、ＧＤＳデータ→ＥＢデータ変換工程で処理されたデータに対し、ダミーパターン配置仕様の情報に基づいてダミーパターンを配置する。チェック部１３２７は、各作業工程をチェックし、問題があれば必要な作業工程に戻り、再度その作業工程を実施させる。なお、チェック部１３２７はチェックが必要な各構成要素に含まれていても良い。ＥＢ出荷部１３２８は、作業が終了したＥＢデータを出荷できる形式で出力する。なお、ＥＢ出荷部１３２８は無くても良い。

図１４に示すように、チップエリア１４００は、エリアＡ１４０１と、エリアＡ１４０２を含む。
図１４のチップエリア１４００に対して複数のエリアＡ（エリアＡ１４０１，エリアＡ１４０２）が同一方向で存在した場合、エリアＡ１４０１，エリアＡ１４０２のそれぞれに対して、ダミーパターンの発生始点である発生始点１４０３，発生始点１４０４が必要となる。

図１５の１５０１と１５０２をそれぞれエリアＡ（エリアＡ１４０１，エリアＡ１４０２）の左下のダミーパターン発生始点とすると、エリアＡ（エリアＡ１４０１，エリアＡ１４０２）内のダミーパターン１５０３は同一形状となる。

また、図１６の様に、チップエリア１６００内にエリアＡ１６０１、エリアＡ１６０２が存在し、エリアＡに回転がかかって配置されているエリアＡ１６０２の場合、エリアＡ内に同一のダミーパターン配置を行うためには、ダミーパターン発生始点として発生始点１６０３と発生始点１６０４が指定される必要がある。つまり、エリアＡから見て左下がダミーパターン発生始点とする必要がある。

図１６の発生始点１６０３と発生始点１６０４、つまり、図１７の発生始点１７０１と発生始点１７０２が発生始点として指定されるとエリアＡ内のダミーパターン１７０３の配置は同一となる。

但し、ＥＢ演算によるダミーパターン発生指定は図３にて説明した通り、ダミーパターンのＸ方向３０３、Ｙ方向３０４のサイズを指定しダミーパターンを配置するデータの左下３０５を始点としＸ方向配置間隔３０６、Ｙ方向配置間隔３０７を指定する。

回転がかかっていないエリアＡ１６０１に対してＸ方向配置間隔３０６、Ｙ方向配置間隔３０７の指定を行った場合、同一のダミーパターンを発生させるには、エリアＡ１６０３に対してはＸ方向配置間隔３０６をマイナス方向へ配置する様に指示を出す必要がある。

つまり、エリアＡ１６０１とエリアＡ１６０２に対するＥＢ演算の内容が異なってしまう。しかし、回転がかかったエリアＡのみを別のＥＢ演算にて処理させる事は出来ない。

そこで、エリアＡに回転がかかる、かからないに関らずダミーパターン発生始点はエリアＡからみて左下である必要がある。

つまり、回転がかかったエリアＡの左下をダミーパターン発生始点としても回転がかかっていないエリアＡの左下をダミーパターン発生始点としても同じダミーパターンが配置可能な認識層を作成し、それぞれのエリアＡに挿入。その認識層の左下をダミーパターン発生始点として指定する。

図１８のチップエリア１８００に回転がかかっていないエリアＡ１８１０と回転がかかって配置されているエリアＡ１８２０が存在する。エリアＡ１８１０の４隅には、点１８１１、点１８１２、点１８１３，点１８１４がある。エリアＡ１８２０の４隅には、点１８２１、点１８２２、点１８２３，点１８２４がある。

エリアＡがどの回転で配置されても同形状のダミーパターンを配置するにはエリアＡの４隅（点１８１１、点１８１２、点１８１３，点１８１４、点１８２１、点１８２２、点１８２３，点１８２４）のどの点がダミーパターン発生始点として指定されても良いように認識層を作成し、エリアＡ１８１０、エリアＡ１８２０に被せ、認識層の左下をダミーパターン発生始点としてＥＢ演算にて指定すれば良い。

図１９に認識層の例を示す。
認識層１９００の４隅（点１９０１、点１９０２、点１９０３、点１９０４）の全てがダミーパターン１９０５の発生始点となっても同一のダミーパターン配置が可能となっている。認識層の配置位置は、ダミーパターンを同一配置としたいそれぞれのエリアＡから見て同じ位置に同じ形状で配置されていれば良い。また、認識層が以下に示すアルゴリズムを採用したサイズでエリアＡを覆っていれば良い。

なお、図１３Ａのフローでは、認識層挿入工程（ステップＳ１３０９）と記載しているが、単体部品にエリアＡが存在した場合には、単体部品作成工程（ステップＳ１３０２）後に単体部品に認識層を挿入する事も可能である。同様に、機能ブロックにエリアＡが存在した場合には、機能ブロック作成工程（ステップＳ１３０５）後に機能ブロックに認識層を挿入しても良い。また、１ｃｈｉｐレイアウト工程（ステップＳ１３０８）後に単体部品、機能ブロックに認識層を挿入しても良い。つまり、実際には、レイアウト工程のどの段階で認識層を挿入しても良い。

図２０を参照して、上記が実現可能となる認識層Ａの算出方法を以下に示す。
認識層Ａ２０００には、ダミーパターン２０１０が配置されている。
（１）ダミーパターン２０１０の形状はＸ方向２００１、Ｙ方向２００２共に同値である事
（２）ダミーパターン２０１０の間隔値はＸ方向２００３、Ｙ方向２００４共に同値である事
（３）認識層Ａ２０００のサイズはＸ方向２００５、Ｙ方向２００６共に以下の演算式で算出される事。
（演算式）：認識層Ａのサイズ＝（（ダミーパターンサイズ＋ダミーパターン間隔値）の倍数）＋ダミーパターンサイズ
なお、倍数は、その方向における「ダミーパターンとダミーパターン間隔の組み合わせ」の数である。すなわち、認識層ＡのＸ方向又はＹ方向のダミーパターンの総数から１を減じた数である。

つまり、以下の演算式で認識層Ａのサイズが確定する。
（Ｘ方向）：認識層ＡのＸ方向２００５＝（（ダミーパターン形状のＸ方向２００１＋ダミーパターン間隔値のＸ方向２００３）の倍数）＋ダミーパターン形状のＸ方向２００１
（Ｙ方向）：認識層ＡのＹ方向２００６＝（（ダミーパターン形状のＹ方向２００２＋ダミーパターン間隔値のＹ方向２００４）の倍数）＋ダミーパターン形状のＹ方向２００２

上記の算出方法で作成した認識層ＡでそれぞれのエリアＡを覆う事によりエリアＡとそれ以外のエリアを分ける事が出来る。また、被せた認識層Ａの左下点をダミーパターン発生始点とする事によりエリアＡ内の同一ダミーパターン配置を確定する事が可能となる。

ここで、上記の内容を要約する。
図１３Ａに示すフローを実現させるためには、エリアＡに対してダミーパターン発生始点を確定させる必要がある。そのために、ＥＢデータをエリアＡとエリアＡ以外に分ける。エリアＡをあるアルゴリズムを持たせた認識層で覆い、認識層で覆われた部分（認識層Ａ）とそれ以外の部分とに区別する。エリアＡに対して同一のダミーパターンを配置するには、エリアＡに対するダミーパターン発生始点を統一すれば良い。

また、エリアＡが回転を持った状態で配置された場合でもエリアＡ内のダミーパターン配置を同一にするにはエリアＡの点のどこが始点となっても同一のダミーパターンが配置される認識層を作成する必要がある。

これらを満足させる認識層の算出は以下の点を満たす必要がある。
（１）ダミーパターンの形状はＸ方向、Ｙ方向共に同値である事
（２）ダミーパターンの間隔値はＸ方向、Ｙ方向共に同値である事
（３）認識層ＡのサイズはＸ方向、Ｙ方向共に以下の演算式で算出される事
（演算式）：認識層Ａのサイズ＝（（ダミーパターンサイズ＋ダミーパターン間隔値）の倍数）＋ダミーパターンサイズ

上記の算出方法で作成した認識層ＡでエリアＡを覆う事によりエリアＡとそれ以外のエリアを分ける事が出来、且つエリアＡのダミーパターン発生始点を確定する事が可能となる。

図２１を参照すると、チップエリア２１０１には、エリアＡ２１０２と、エリアＡ２１０３が存在する。エリアＡ２１０２を覆う認識層Ａの左下を点２１０４とし、エリアＡ２１０３を覆う認識層Ａの左下を点２１０５とする。同様に、チップエリア２１０６には、エリアＡ２１０７が存在する。エリエリアＡ２１０７を覆う認識層Ａの左下を点２１０８とする。

認識層ＡをエリアＡに被せ、それぞれの認識層Ａの左下の点２１０４、点２１０５、点２１０８をダミーパターン発生始点とする事により、エリアＡ２１０２、エリアＡ２１０３，エリアＡ２１０７のダミーパターンを同一形状配置にする事が、ＥＢデータ上にて可能となる。すなわち、認識層ＡをエリアＡに被せＥＢ演算を実行する事により、複数のエリアＡ内に同一のダミーパターンが作成される。

本発明により、前述した問題点が以下のように解決される。

図１０Ａ，図１０Ｂ（問題点１）にて説明した通り、関連手法２でのダミーパターン配置だとレイアウト修正を行う度にダミーパターン作成をやり直す必要がある。ダミーパターン配置は素子を形成している形状からある一定距離、離して配置しなければならない。そのため、レイアウト修正を行う度にダミーパターンの配置をやり直す必要がある。しかし、本発明を用いるとレイアウトの段階ではなくＥＢ処理の段階でダミーパターン作成が可能となるため、ダミーパターン配置はレイアウト修正に依存しない。

図１１（問題点２）にて説明した通り、関連手法２でのダミーパターン配置方法だと機能ブロック作成後のレイアウトにてダミーパターンを同一に発生させたいエリアＡが出てきた場合、ダミーパターンを作成した後、そのダミーパターンをエリアＡを形成しているデータ階層に挿入、階層構造修正を行う必要があり、以降のレイアウト工程の再実行が必要となる。しかし、本発明を用いるとレイアウトの段階ではなくＥＢ処置の段階でダミーパターン作成が可能となるため、データ階層変更の必要がなくなる。

図１２Ａ，図１２Ｂ（問題点３）にて説明した通り、関連手法２でのダミーパターン配置だとエリアＡ内のダミーパターンをレイアウト作成段階で作成する必要がある。そのため、レイアウト担当者が扱うＧＤＳデータ量が増大する。データ量が増えると検証ＴＡＴが増大するだけでなく設計環境エリアも大きく取られてしまう。しかし、本発明を用いるとレイアウトの段階ではなくＥＢ処置の段階でダミーパターン作成を行うため、大きなＧＤＳデータを扱う必要がなくなる。

以下に、本発明の第２実施例について説明する。
第１実施例ではエリアＡを覆う認識層の形状を矩形として説明しているが、エリアＡが矩形形状でなかった場合でも上記の算出方法を使用した認識層を被せる事によりエリアＡ内の同一ダミーパターン配置が可能である。

例えば、図２２の様にエリアＡがＬ字形である場合、Ｌ字形状のそれぞれの点２２０１、点２２０２、点２２０３、点２２０４、点２２０５が上記算出方法を使用した認識層の点と一致しているのであれば、このＬ字形状内のダミーパターン２２０６は同一配置が可能である。

また、図２３の様にエリアＡが十字形であった場合にも、第１実施例に記載している認識層のアルゴリズムを十字形状のそれぞれの点２３０１、点２３０２、点２３０３、点２３０４、点２３０５、点２３０６、点２３０７、点２３０８に対して適応する事により、エリアＡ内のダミーパターン２３０９の配置を同一にする事が可能である。

以下に、本発明の第３実施例について説明する。
第１実施例ではダミーパターン配置を碁盤目状に行っているが、第１実施例に記載しているアルゴリズムを使用する事により桂馬飛び形状のダミーパターン配置を指定する事が可能である。つまり、図２４のエリアＡ２４０１内のダミーパターン２４０２の様に碁盤目形状のダミーパターン配置も、図２５の様にエリアＡ２５０１内のダミーパターン２５０２の様に桂馬飛び形状のダミーパターン配置も可能である。言い換えれば、個々のダミーパターン同士の間隔を空けて格子状や市松模様のようにダミーパターンを配置する事も可能である。

以下に、本発明の第４実施例について説明する。
第１実施例では１種類のダミーパターン作成を例に取り説明しているが、エリアを覆う認識層を数種類に分けて、それぞれに異なるＥＢ演算を当てはめる事により、別形状のダミーパターンを複数種類作成する事が可能である。

図２６にある様に、チップエリア２６００内にエリアＡ２６０１とエリアＢ２６０２、エリアＢ２６０３が存在した場合、エリアＡとエリアＢのそれぞれに上記の手法で算出した認識層を被せ、それぞれに対するＥＢ演算を指定する事により、エリアＡとエリアＢ内には異なる形状のダミーパターン配置が可能となり、また、複数配置されているエリアＢ２６０２、エリアＢ２６０３内のダミーパターンは同一形状配置が可能となる。

なお、本実施例では、それぞれのエリアに最適なダミーパターンサイズとダミーパターン配置の指定がＥＢ演算にて複数種類行う事が可能である。

以上に説明した様に、本発明を使用する事によって以下の効果がもたらされる。
（１）認識層を被せる事によりあるエリア内のダミーパターンの形状と配置位置の保障が行える。
（２）複数のエリアを指定し異なるダミーパターン作成がＥＢ演算上で可能となる。
（３）認識層にアルゴリズムを持たせる事によりエリアの配置向きに左右されずエリア内への同一形状ダミーパターン配置が可能となる。
（４）認識層にアルゴリズムを持たせた事により同形状のエリア内に同一形状のダミーパターン配置が可能となる。
（５）ダミーパターン作成をＥＢ演算で行うため、ダミーパターン作成がレイアウト修正に左右されない。
（６）レイアウト作成時にダミーパターン作成を行わないため、ＧＤＳデータ上でのセル階層修正の必要が無くなる。
（７）ＧＤＳデータ上でダミーパターンを保持しないため、レイアウト設計者が大きなＧＤＳデータを扱う必要が無くなる。

本発明により、ダミーパターンの同一配置が可能となる認識層形状の生成方法や、認識層を使用したダミーパターン配置フローが実現される。

図１Ａは、ダミーパターンの必要性を解説する図である。 図１Ｂは、ダミーパターンの必要性を解説する図である。 図１Ｃは、ダミーパターンの必要性を解説する図である。 図２は、一般的なＥＢ演算を使用した場合のダミーパターン配置始点解説図である。 図３は、ＥＢ演算においての一般的なダミーパターン配置指示法である。 図４Ａは、関連手法１のレイアウトフローである。 図４Ｂは、関連手法１のレイアウトフローである。 図５は、関連手法１のレイアウトフローを用いた場合の問題点の説明図１である。 図６は、関連手法１のレイアウトフローを用いた場合の問題点の説明図２である。 図７は、関連手法１のレイアウトフローを用いた場合の問題点の説明図３である。 図８は、関連手法１のレイアウトフローを用いた場合の問題点の説明図４である。 図９Ａは、関連手法１の問題点を回避した関連手法２のレイアウトフローである。 図９Ｂは、関連手法１の問題点を回避した関連手法２のレイアウトフローである。 図１０Ａは、関連手法２の問題点１の説明フローである。 図１０Ｂは、関連手法２の問題点１の説明フローである。 図１１Ａは、関連手法２の問題点２の説明フローである。 図１１Ｂは、関連手法２の問題点２の説明フローである。 図１１Ｃは、関連手法２の問題点２の説明図である。 図１２Ａは、関連手法２の問題点３の説明フローである。 図１２Ｂは、関連手法２の問題点３の説明フローである。 図１３Ａは、第１実施例のレイアウトフローである。 図１３Ｂは、第１実施例のレイアウトフローの基づくダミーパターン配置装置の概念図である。 図１４は、認識層の算出方法の解説図１である。 図１５は、認識層の算出方法の解説図２である。 図１６は、認識層の算出方法の解説図３である。 図１７は、認識層の算出方法の解説図４である。 図１８は、認識層の算出方法の解説図５である。 図１９は、認識層の算出方法の解説図６である。 図２０は、認識層の算出方法の解説図７である。 図２１は、認識層エリアのＥＢ演算による配置始点説明図である。 図２２は、第２実施例の解説図１（Ｌ字形状）である。 図２３は、第２実施例の解説図２（十字形状）である。 図２４は、第３実施例の解説図１（碁盤目状）である。 図２５は、第３実施例の解説図２（桂馬飛び形状）である。 図２６は、第４実施例の解説図である。

符号の説明

１０１，１０４，１０８，２０１，５０４，５０５，７０３，７０４，１１１１，１１２１，１１３１… エリアＡ
１０２，１０５，１０９… ゲート
１０３，１０６，１１０… 拡散層
１０７… 本来期待している拡散層の出来上がり形状
１１１，３０２，６０５，８０５，８１０… ダミーパターン
２０２，３０５，５０６，７０２… ダミーパターン配置始点（発生始点）
３０１，５０２，５０３，７０５，７０６… 素子 ３０３… ダミーパターンのＸ方向
３０４… ダミーパターンのＹ方向
３０６… ダミーパターンのＸ方向配置間隔
３０７… ダミーパターンのＹ方向配置間隔
３０８… 素子から一定の間隔
５０１，７０１，１１００… チップエリア
６０１，６０３，８０２，８０７… 拡散層
６０２，６０４，８０３，８０８… ゲート
６０６，６０７，６０８，６０９，８０１，８０４，８０６，８０９… 間隔
１１１０，１１２０，１１３０… ブロックＢ
１３２０… ダミーパターン配置装置
１３２１… 単体部品作成部
１３２２… 機能ブロック作成部
１３２３… レイアウト部
１３２４… 認識層挿入部
１３２５… データ変換部
１３２６… ダミーパターン配置部
１３２７… チェック部
１３２８… ＥＢ出荷部
１４００，１６００… チップエリア
１４０１，１４０２，１６０１，１６０２，１８１０，１８２０… エリアＡ
１４０３，１４０４，１５０１，１５０２，１６０３，１６０４，１７０１，１７０２… ダミーパターン配置始点（発生始点）
１５０３，１７０３，１９０５… ダミーパターン
１８１１，１８１２，１８１３，１８１４，１８２１，１８２２，１８２３，１８２４… エリアＡの４隅の点
１９００… 認識層
１９０１，１９０２，１９０３，１９０４… 認識層の４隅の点
２０００… 認識層Ａ
２００１… ダミーパターン形状のＸ方向
２００２… ダミーパターン形状のＹ方向
２００３… ダミーパターン間隔値のＸ方向
２００４… ダミーパターン間隔値のＹ方向
２００５… 認識層ＡのサイズのＸ方向
２００６… 認識層ＡのサイズのＹ方向
２０１０… ダミーパターン
２１０１，２１０６… チップエリア
２１０２，２１０３，２１０７，２４０１，２５０１… エリアＡ
２１０４，２１０５，２１０８… 認識層Ａの左下の点
２２０１、２２０２、２２０３、２２０４、２２０５… Ｌ字形状のエリアＡのそれぞれの点
２２０６… ダミーパターン
２３０１、２３０２、２３０３、２３０４、２３０５、２３０６、２３０７、２３０８… 十字形状のエリアＡのそれぞれの点
２３０９，２４０２，２５０２… ダミーパターン
２６００… チップエリア
２６０１… エリアＡ
２６０２，２６０３… エリアＢ

Claims (16)

1. チップエリアの特定領域にダミーパターン発生用の認識層を挿入する認識層挿入部と、
   前記認識層の特定の位置をダミーパターン発生始点として指定し、ＥＢデータ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ Ｅｘｐｏｓｕｒｅ Ｄａｔａ：電子ビーム描画データ）上でダミーパターンを配置するダミーパターン配置部と
   を具備する
   ダミーパターン配置装置。
2. 請求項１に記載のダミーパターン配置装置であって、
   前記ダミーパターン配置部は、前記認識層に対するダミーパターン配置指示と前記認識層で覆われていない領域に対するダミーパターン配置指示とを分けて指定する
   ダミーパターン配置装置。
3. 請求項１又は２に記載のダミーパターン配置装置であって、
   単体部品を作成するための回路情報に基づいて前記単体部品を作成する単体部品作成部
   を更に具備し、
   前記認識層挿入部は、前記単体部品に前記特定領域が存在する場合、前記単体部品に前記認識層を挿入する
   ダミーパターン配置装置。
4. 請求項１又は２に記載のダミーパターン配置装置であって、
   機能ブロックを作成するための回路情報に基づいて前記機能ブロックを作成する機能ブロック作成部
   を更に具備し、
   前記認識層挿入部は、前記機能ブロックに前記特定領域が存在する場合、前記機能ブロックに前記認識層を挿入する
   ダミーパターン配置装置。
5. 請求項１又は２に記載のダミーパターン配置装置であって、
   １ｃｈｉｐ（チップ）レイアウトを作成するための回路情報に基づいて前記１ｃｈｉｐレイアウトを作成するレイアウト部
   を更に具備し、
   前記認識層挿入部は、前記１ｃｈｉｐレイアウト作成後、前記特定領域に前記認識層を挿入する
   ダミーパターン配置装置。
6. 請求項１乃至５のいずれか一項に記載のダミーパターン配置装置であって、
   前記認識層が挿入された後、ＧＤＳ（Ｇｅｎｅｒａｌ Ｄａｔａ Ｓｔｒｅａｍ）データから前記ＥＢデータへの変換処理を行うデータ変換部
   を更に具備する
   ダミーパターン配置装置。
7. 請求項１乃至６のいずれか一項に記載のダミーパターン配置装置であって、
   前記ダミーパターン配置部は、前記認識層の形状に応じて、前記認識層の角を前記特定の位置とする
   ダミーパターン配置装置。
8. 請求項１乃至７のいずれか一項に記載のダミーパターン配置装置であって、
   前記認識層挿入部は、前記認識層を複数種類に分け、
   前記ダミーパターン配置部は、前記複数種類の認識層のそれぞれに対してダミーパターン配置指示を指定し、ダミーパターンを複数種類作成する
   ダミーパターン配置装置。
9. チップエリアの特定領域にダミーパターン発生用の認識層を挿入するステップと、
   前記認識層の特定の位置をダミーパターン発生始点として指定し、ＥＢデータ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ Ｅｘｐｏｓｕｒｅ Ｄａｔａ：電子ビーム描画データ）上でダミーパターンを配置するステップと
   を具備する
   ダミーパターン配置方法。
10. 請求項９に記載のダミーパターン配置方法であって、
    前記認識層に対するダミーパターン配置指示と前記認識層で覆われていない領域に対するダミーパターン配置指示とを分けて指定するステップ
    を更に具備する
    ダミーパターン配置方法。
11. 請求項９又は１０に記載のダミーパターン配置方法であって、
    単体部品を作成するための回路情報に基づいて前記単体部品を作成するステップと、
    前記単体部品に前記特定領域が存在する場合、前記単体部品に前記認識層を挿入するステップと
    を更に具備する
    ダミーパターン配置方法。
12. 請求項９又は１０に記載のダミーパターン配置方法であって、
    機能ブロックを作成するための回路情報に基づいて前記機能ブロックを作成するステップと、
    前記機能ブロックに前記特定領域が存在する場合、前記機能ブロックに前記認識層を挿入するステップと
    を更に具備する
    ダミーパターン配置方法。
13. 請求項９又は１０に記載のダミーパターン配置方法であって、
    １ｃｈｉｐ（チップ）レイアウトを作成するための回路情報に基づいて前記１ｃｈｉｐレイアウトを作成するステップと、
    前記１ｃｈｉｐレイアウト作成後、前記特定領域に前記認識層を挿入するステップと
    を更に具備する
    ダミーパターン配置方法。
14. 請求項９乃至１３のいずれか一項に記載のダミーパターン配置方法であって、
    前記認識層が挿入された後、ＧＤＳ（Ｇｅｎｅｒａｌ Ｄａｔａ Ｓｔｒｅａｍ）データから前記ＥＢデータへの変換処理を行うステップ
    を更に具備する
    ダミーパターン配置方法。
15. 請求項９乃至１４のいずれか一項に記載のダミーパターン配置方法であって、
    前記認識層の形状に応じて、前記認識層の角を前記特定の位置とするステップ
    を更に具備する
    ダミーパターン配置方法。
16. 請求項９乃至１５のいずれか一項に記載のダミーパターン配置方法であって、
    前記認識層を複数種類に分け、前記複数種類の認識層のそれぞれに対してダミーパターン配置指示を指定し、ダミーパターンを複数種類作成するステップ
    を更に具備する
    ダミーパターン配置方法。

Images