JP4605550B2 - キャパシタ配置方法 - Google Patents

キャパシタ配置方法 Download PDF

Info

Publication number
JP4605550B2
JP4605550B2 JP2008262713A JP2008262713A JP4605550B2 JP 4605550 B2 JP4605550 B2 JP 4605550B2 JP 2008262713 A JP2008262713 A JP 2008262713A JP 2008262713 A JP2008262713 A JP 2008262713A JP 4605550 B2 JP4605550 B2 JP 4605550B2
Authority
JP
Japan
Prior art keywords
capacitor
cell
gate width
capacitor cell
classification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008262713A
Other languages
English (en)
Other versions
JP2010093110A (ja
Inventor
広平 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008262713A priority Critical patent/JP4605550B2/ja
Priority to TW098133109A priority patent/TWI454951B/zh
Priority to US12/588,102 priority patent/US8122418B2/en
Priority to GB0917490A priority patent/GB2464206A/en
Priority to KR1020090095550A priority patent/KR101141986B1/ko
Publication of JP2010093110A publication Critical patent/JP2010093110A/ja
Application granted granted Critical
Publication of JP4605550B2 publication Critical patent/JP4605550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ＬＳＩのレイアウト設計において、ノイズを抑制するためのキャパシタを配置する技術に関する。
ＬＳＩの動作周波数が高速化するに従い、ＬＳＩ内部にて生じる電源ノイズが増大する。そこで、ＬＳＩの電源ラインに、オンチップキャパシタあるいはデカップリングキャパシタと称される容量素子を形成することで、電源ノイズの抑制が図られる。このような容量素子のレイアウトに関し、例えば、後述の特許文献１に記載の技術がある。
特許文献１に記載の技術は、デカップリング容量が形成される対象領域を複数のエリアに分割し、各エリアにデカップリング容量の単位セルを配置するというものである。このとき、エリア内の消費電力が予め算出された平均値を超えないように、単位セルをレイアウトする。
特開２００６−０４０９６２号公報
上記特許文献１の技術において、レイアウトに用いる単位セルは、予め設定された１サイズのセルである。セルのサイズは、小さいほど、狭い場所への配置に好都合である。しかしながら、広い場所に小さいセルを配置する場合は、多数のセルが必要となるため、パターンが複雑になるとともに、後の製造工程も煩雑となる。逆に、サイズが大きい場合は、広い場所には都合がよい一方で、狭い場所への配置には不都合である。よって、単位セルのサイズ設定によっては、レイアウトの効率化が困難となるおそれがある。
一方で、元来、ノイズの抑制には、そのノイズの周波数に応じた対策が求められるが、上記文献の技術では、ノイズの周波数については考慮されていない。
本発明の目的は、キャパシタセルのレイアウトにおいて、レイアウトの効率化と周波数帯域に応じたノイズ抑制との双方を満足させるための技術を提供することにある。
本発明に係るキャパシタ配置方法は、キャパシタのゲート幅と相関する周波数特性別にサイズの異なるキャパシタセルを識別するための第１の分類と、周波数特性の異なるキャパシタセルをサイズ別に識別するための第２の分類とに分類可能な複数のキャパシタセルを記憶し、指定された周波数特性および配置エリアの複数の組み合わせを認識し、前記組み合わせごとに、当該周波数特性に対応したキャパシタセル群を前記第１の分類に基づき選択し、選択したキャパシタセル群からより大きいサイズのキャパシタセルを優先的に読み出し、当該配置エリアを充填するよう前記読み出したキャパシタセルを配置し、前記複数の組み合わせの全ての配置エリアに対しキャパシタ密度に関するルール違反の有無を検査し、前記ルール違反を検知した場合、前記配置したキャパシタセルのうち、より広いゲート幅のキャパシタセルを前記第２の分類に基づく同一サイズのより狭いゲート幅のキャパシタセルに置き換え、前記置き換えが完了したとき前記ルール違反に関する検査を再試行するという方法である。
本発明に係るレイアウト装置は、キャパシタのゲート幅と相関する周波数特性別にサイズの異なるキャパシタセルを識別するための第１の分類と、周波数特性の異なるキャパシタセルをサイズ別に識別するための第２の分類とに分類可能な複数のキャパシタセルを記憶する手段と、指定された周波数特性および配置エリアの複数の組み合わせを認識する手段と、前記組み合わせごとに、当該周波数特性に対応したキャパシタセル群を前記第１の分類に基づき選択し、選択したキャパシタセル群からより大きいサイズのキャパシタセルを優先的に読み出し、当該配置エリアを充填するよう前記読み出したキャパシタセルを配置する手段と、前記複数の組み合わせの全ての配置エリアに対しキャパシタ密度に関するルール違反の有無を検査する手段と、前記ルール違反を検知した場合、前記配置したキャパシタセルのうち、より広いゲート幅のキャパシタセルを前記第２の分類に基づく同一サイズのより狭いゲート幅のキャパシタセルに置き換える手段と、前記置き換えが完了したとき前記ルール違反に関する検査を再試行する手段とを備える。
本発明に係るプログラムは、コンピュータに、キャパシタのゲート幅と相関する周波数特性別にサイズの異なるキャパシタセルを識別するための第１の分類と、周波数特性の異なるキャパシタセルをサイズ別に識別するための第２の分類とに分類可能な複数のキャパシタセルを記憶し、指定された周波数特性および配置エリアの複数の組み合わせを認識し、前記組み合わせごとに、当該周波数特性に対応したキャパシタセル群を前記第１の分類に基づき選択し、選択したキャパシタセル群からより大きいサイズのキャパシタセルを優先的に読み出し、当該配置エリアを充填するよう前記読み出したキャパシタセルを配置し、前記複数の組み合わせの全ての配置エリアに対しキャパシタ密度に関するルール違反の有無を検査し、前記ルール違反を検知した場合、前記配置したキャパシタセルのうち、より広いゲート幅のキャパシタセルを前記第２の分類に基づく同一サイズのより狭いゲート幅のキャパシタセルに置き換え、前記置き換えが完了したとき前記ルール違反に関する検査を再試行することを実行させる。
本発明によれば、キャパシタセルのレイアウトにおいて、レイアウトの効率化と周波数帯域に応じたノイズ抑制との双方を満足させることができる。
本発明の実施の形態について、図面を参照して詳細に説明する。本実施形態は、ＬＳＩにおいてオンチップキャパシタにより抑制すべきノイズの周波数帯域として、高周波および低周波の２種類を想定したものである。２種類の帯域は、例えば、１ＧＨｚ以上の周波数帯を高周波、１ＧＨｚ未満の周波数帯を低周波と定義することができる。
本発明に係るレイアウト装置としてのコンピュータは、キャパシタのモデルである複数の種類のキャパシタセルと、キャパシタセルの分類について記述されたセルリストとを事前に記憶しておく。
図１に、本実施形態におけるキャパシタセルの構成例を示す。図示の例では、高周波用のセルCH11のサイズを基準（１×１）として、高周波用（CH--）と低周波用（CL--）とが用意されている。また、後述の密度違反時に利用する空白セルとしてのフィルセルF11がある。サイズの種類は、基準に対しセル幅を２倍にした２×１タイプ、基準に対しセル幅を４倍にした４×１タイプ、そして、基準に対してセルの幅および高さを共に２倍にした２×２タイプがある。
各キャパシタセルの周波数特性は、セルにおけるトランジスタの幅Wと、そのトランジスタのゲート幅Lとにより定められる。オンチップキャパシタは、ゲート幅Lが狭いほど、より高い周波数のノイズを抑制することに適している。よって、本実施形態において、高周波用のキャパシタセルにおけるゲート幅Lは、低周波用のそれよりも狭く設計されている。セル内のキャパシタ密度、すなわち、トランジスタや配線を含むキャパシタパターンがセルを占める割合に関し、高周波用セルは、低周波用のものより密度が低い。
また、周波数特性が共通で、トランジスタ幅Wとゲート幅Lとのアスペクトが共通のキャパシタセル同士の場合、より大きいサイズのセルほど、セル内のデッドスペースが少なく、キャパシタ密度が高い。具体的には、例えば、高周波用のセルCH11及びセルCH22の場合、セルCH11よりもサイズが大きいセルCH22のほうが、キャパシタ密度が高い。
図２に、上記のキャパシタセルを識別するためのセルリストの例を示す。セルリスト10には、周波数特性別の第１分類11と、サイズ別の第２分類とが含まれる。第１分類11において、各カテゴリのキャパシタセルは、サイズの大きい順に列挙されている。例えば、「高周波用」の場合、最もサイズが大きいセルCH22を筆頭に、以降、セルCH41，セルCH21，セルCH11の順に列挙されている。これは、後述するレイアウトにおいて読み出すセルの順番に沿ったものである。他方の第２分類12では、セルがサイズ別に分類される。
図３に示すフローチャートに沿って、ＬＳＩにおけるキャパシタセルのレイアウト手順を説明する。コンピュータは、キャパシタセルの周波数特性および配置エリアが指定されたことを認識すると（ステップS1）、セルリスト10（図２）を参照し、指定された周波数特性に対応するカテゴリを第１分類11から選択する（ステップS2）。例えば、周波数特性として高周波が指定された場合は、第１分類11から「高周波用」のカテゴリを選択する。
コンピュータは、選択したカテゴリのキャパシタセルを用いて、今回指定された配置エリアを埋めるよう、そのカテゴリのキャパシタセルを順次配置する。配置すべきキャパシタセルは、カテゴリにリストされている筆頭のものから順次読み出す（ステップS3）。前述の「高周波用」の場合であれば、配置エリアに対し最初にセルCH22を配置していく。そして、このセルCH22のサイズより狭い空間が残った場合、同カテゴリにおける後続のセルCH41，セルCH21，セルCH11の順に、その空間への配置を試みる。このようにして、配置エリアを高周波用のキャパシタセルにより埋めていく（ステップS4：No→S3）。
コンピュータは、今回指定された配置エリアについてキャパシタセルの配置が完了すると（ステップS4：Yes）、周波数特性および配置エリアに関する新たな指定の有無を確認する。その結果、新たな指定を認識した場合は（ステップS1：Yes）、指定された周波数特性のキャパシタセルを、サイズの大きいものから順に、指定された配置エリアに配置する（ステップS2〜S4）。
周波数特性および配置エリアについて更なる指定がない場合（ステップS1：No）、コンピュータは、現在のレイアウトについて、所定のデザインルールに基づく密度違反がないかどうかを検査する。そのために、まず、すべての配置エリアを対象にキャパシタ密度を算出する（ステップS5）。そして、算出した密度が規定値を超えない場合は、ルール違反がない（ステップS6：No）、すなわちレイアウトが適正に行われたと見なし、処理を終了する。
一方、算出したキャパシタ密度が規定値を超える場合、コンピュータは、現在のレイアウトに密度のルール違反があると判定する（ステップS6：Yes）。ルール違反を検知すると、セル内のキャパシタ密度が高いセルを低密度のセルに置き換え、密度計算を再試行するという処理を行う。前述したように、高周波用セルは、低周波用セルに比べ、ゲート幅が狭く、セルのキャパシタ密度が低い。よって、本実施形態では、密度違反が発生した場合、低周波用セルを高周波用セルあるいはフィルセルに置き換えることで、密度の低減を図る。
そこで、コンピュータは、ルール違反の回数が上限を超えるか否かを確認する。現時点での違反回数が上限未満の場合は（ステップS7：No）、同じサイズ同士で、低周波用のセルを高周波用セルに置き換える（ステップS8）。同じサイズのセル群は、セルリスト10（図２）の第２分類12から確認する。これにより、例えば、低周波用のセルCL21が、同じ２×１タイプの高周波用セルCH21に置き換えられる。置き換えが完了すると、現在のレイアウトで密度計算を再試行し（ステップS5）、ルール違反の有無を判定する。
なお、上記のセルの置き換えは、低周波用の全セルを対象としてもよいが、一部のみを対象としてもよい。これにより、密度を徐々に低減させることができる。
一方、ルール違反の回数が上限を超える場合は（ステップS7：Yes）、低周波用セルを同サイズの空白のフィルセルに置き換る（ステップS9）。この場合も、すべての低周波用セルをフィルセルに置き換えることに限らず、低周波用の一部のみを置き換えるようにしてもよい。また、すべての低周波用セルをフィルセルに置き換えても密度違反が発生する場合は、例えば、一部の高周波用セルをフィルセルに置き換えるようにしてもよい。そして、置き換え後、密度計算を再試行する（ステップS5）。
本実施形態によれば、ＬＳＩのレイアウトにおいて、想定されるノイズの周波数帯域に適したキャパシタを配置することから、ノイズの抑制精度が高められる。また、共通の周波数特性を持つサイズの異なるセルを用意し、サイズの大きいものから順に配置を試みることから、レイアウトを効率化できる。したがって、レイアウトの効率化と周波数帯域に応じたノイズ抑制との双方を満足させることができる。
本発明は、上記の実施形態に限定されるものではなく、その実施は、特許請求の範囲内で適宜変更が可能である。例えば、キャパシタの周波数特性に関し、上記実施形態では、高周波用／低周波用の２種類を想定したが、３種類以上であってもよい。その場合も、周波数が高いセルほど、キャパシタのゲート幅を狭くする。
本発明は、上記実施形態におけるコンピュータの動作（図３）に対応したプログラム、あるいは、そのプログラムを記憶した記録媒体としての実施も可能である。
本発明の実施形態のキャパシタセルに関する説明図である。 本発明の実施形態におけるセルリストに関する説明図である。 本発明の実施形態の動作手順を示すフローチャートである。
符号の説明
CH11,CL21,CH21,CH22,CL41,CH41 キャパシタセル
F11 フィルセル（空白セル）
L ゲート幅
W トランジスタ幅
10 セルリスト
11 第１分類
12 第２分類

Claims (9)

  1. キャパシタのゲート幅と相関する周波数特性別にサイズの異なるキャパシタセルを識別するための第１の分類と、周波数特性の異なるキャパシタセルをサイズ別に識別するための第２の分類とに分類可能な複数のキャパシタセルを記憶し、
    指定された周波数特性および配置エリアの複数の組み合わせを認識し、
    前記組み合わせごとに、当該周波数特性に対応したキャパシタセル群を前記第１の分類に基づき選択し、選択したキャパシタセル群からより大きいサイズのキャパシタセルを優先的に読み出し、当該配置エリアを充填するよう前記読み出したキャパシタセルを配置し、
    前記複数の組み合わせの全ての配置エリアに対しキャパシタ密度に関するルール違反の有無を検査し、
    前記ルール違反を検知した場合、前記配置したキャパシタセルのうち、より広いゲート幅のキャパシタセルを前記第２の分類に基づく同一サイズのより狭いゲート幅のキャパシタセルに置き換え、
    前記置き換えが完了したとき前記ルール違反に関する検査を再試行することを特徴とするキャパシタ配置方法。
  2. さらに、前記サイズ別の空白セル群を記憶し、
    前記ルール違反の回数が上限を超えたか否かを判定し、
    前記ルール違反の回数が上限を超えた場合、前記配置したキャパシタセルのうち、より広いゲート幅のキャパシタセルを該キャパシタセルと同一サイズの空白セルに置き換えることを特徴とする請求項１記載のキャパシタ配置方法。
  3. 前記第１および第２の各分類における周波数特性は、高周波帯域および低周波帯域のノイズに対する特性であり、
    前記高周波帯域の特性と相関するゲート幅は、前記低周波帯域の特性と相関するゲート幅よりも狭いことを特徴とする請求項１又は２記載のキャパシタ配置方法。
  4. キャパシタのゲート幅と相関する周波数特性別にサイズの異なるキャパシタセルを識別するための第１の分類と、周波数特性の異なるキャパシタセルをサイズ別に識別するための第２の分類とに分類可能な複数のキャパシタセルを記憶する手段と、
    指定された周波数特性および配置エリアの複数の組み合わせを認識する手段と、
    前記組み合わせごとに、当該周波数特性に対応したキャパシタセル群を前記第１の分類に基づき選択し、選択したキャパシタセル群からより大きいサイズのキャパシタセルを優先的に読み出し、当該配置エリアを充填するよう前記読み出したキャパシタセルを配置する手段と、
    前記複数の組み合わせの全ての配置エリアに対しキャパシタ密度に関するルール違反の有無を検査する手段と、
    前記ルール違反を検知した場合、前記配置したキャパシタセルのうち、より広いゲート幅のキャパシタセルを前記第２の分類に基づく同一サイズのより狭いゲート幅のキャパシタセルに置き換える手段と、
    前記置き換えが完了したとき前記ルール違反に関する検査を再試行する手段とを備えることを特徴とするレイアウト装置。
  5. さらに、前記サイズ別の空白セル群を記憶する手段と、
    前記ルール違反の回数が上限を超えたか否かを判定する手段と、
    前記ルール違反の回数が上限を超えた場合、前記配置したキャパシタセルのうち、より広いゲート幅のキャパシタセルを該キャパシタセルと同一サイズの空白セルに置き換える手段とを備えることを特徴とする請求項４記載のレイアウト装置。
  6. 前記第１および第２の各分類における周波数特性は、高周波帯域および低周波帯域のノイズに対する特性であり、
    前記高周波帯域の特性と相関するゲート幅は、前記低周波帯域の特性と相関するゲート幅よりも狭いことを特徴とする請求項４又は５記載のレイアウト装置。
  7. コンピュータに、
    キャパシタのゲート幅と相関する周波数特性別にサイズの異なるキャパシタセルを識別するための第１の分類と、周波数特性の異なるキャパシタセルをサイズ別に識別するための第２の分類とに分類可能な複数のキャパシタセルを記憶し、
    指定された周波数特性および配置エリアの複数の組み合わせを認識し、
    前記組み合わせごとに、当該周波数特性に対応したキャパシタセル群を前記第１の分類に基づき選択し、選択したキャパシタセル群からより大きいサイズのキャパシタセルを優先的に読み出し、当該配置エリアを充填するよう前記読み出したキャパシタセルを配置し、
    前記複数の組み合わせの全ての配置エリアに対しキャパシタ密度に関するルール違反の有無を検査し、
    前記ルール違反を検知した場合、前記配置したキャパシタセルのうち、より広いゲート幅のキャパシタセルを前記第２の分類に基づく同一サイズのより狭いゲート幅のキャパシタセルに置き換え、
    前記置き換えが完了したとき前記ルール違反に関する検査を再試行することを実行させることを特徴とするプログラム。
  8. 前記コンピュータに、
    さらに、前記サイズ別の空白セル群を記憶し、
    前記ルール違反の回数が上限を超えたか否かを判定し、
    前記ルール違反の回数が上限を超えた場合、前記配置したキャパシタセルのうち、より広いゲート幅のキャパシタセルを該キャパシタセルと同一サイズの空白セルに置き換えることを実行させることを特徴とする請求項７記載のプログラム。
  9. 前記第１および第２の各分類における周波数特性は、高周波帯域および低周波帯域のノイズに対する特性であり、
    前記高周波帯域の特性と相関するゲート幅は、前記低周波帯域の特性と相関するゲート幅よりも狭いことを特徴とする請求項７又は８記載のプログラム。
JP2008262713A 2008-10-09 2008-10-09 キャパシタ配置方法 Expired - Fee Related JP4605550B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008262713A JP4605550B2 (ja) 2008-10-09 2008-10-09 キャパシタ配置方法
TW098133109A TWI454951B (zh) 2008-10-09 2009-09-30 電容器配置方法、佈設裝置、及其電腦程式產品
US12/588,102 US8122418B2 (en) 2008-10-09 2009-10-05 Capacitor arrangement method and layout apparatus
GB0917490A GB2464206A (en) 2008-10-09 2009-10-06 Capacitor Arrangement Method and Apparatus
KR1020090095550A KR101141986B1 (ko) 2008-10-09 2009-10-08 캐패시터 배열 방법 및 레이아웃 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008262713A JP4605550B2 (ja) 2008-10-09 2008-10-09 キャパシタ配置方法

Publications (2)

Publication Number Publication Date
JP2010093110A JP2010093110A (ja) 2010-04-22
JP4605550B2 true JP4605550B2 (ja) 2011-01-05

Family

ID=41393924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008262713A Expired - Fee Related JP4605550B2 (ja) 2008-10-09 2008-10-09 キャパシタ配置方法

Country Status (5)

Country Link
US (1) US8122418B2 (ja)
JP (1) JP4605550B2 (ja)
KR (1) KR101141986B1 (ja)
GB (1) GB2464206A (ja)
TW (1) TWI454951B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640712B2 (ja) * 2010-12-10 2014-12-17 日本電気株式会社 半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム
US8572533B2 (en) * 2011-11-23 2013-10-29 Mentor Graphics Corporation Waiving density violations
US8578314B1 (en) * 2012-09-06 2013-11-05 International Business Machines Corporation Circuit design with growable capacitor arrays
US8941434B1 (en) * 2013-07-12 2015-01-27 Samsung Display Co., Ltd. Bus encoding scheme based on non-uniform distribution of power delivery network components among I/O circuits
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347405A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp 半導体装置
JP2004071837A (ja) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3461494B2 (ja) * 2001-02-13 2003-10-27 松下電器産業株式会社 半導体装置、半導体装置の生成方法、半導体装置の製造方法および半導体装置の生成装置。
US6775812B2 (en) * 2002-07-17 2004-08-10 Hewlett-Packard Development Company, L.P. Layout design process and system for providing bypass capacitance and compliant density in an integrated circuit
JP2005340347A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置
JP4860123B2 (ja) 2004-07-22 2012-01-25 富士通セミコンダクター株式会社 デカップリング容量の配置方法
JP4734981B2 (ja) * 2005-03-17 2011-07-27 日本電気株式会社 半導体集積回路のレイアウト設計方法及び設計装置
US7305643B2 (en) * 2005-05-12 2007-12-04 Freescale Semiconductor, Inc. Method of tiling analog circuits that include resistors and capacitors
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7689961B2 (en) * 2005-08-10 2010-03-30 International Business Machines Corporation Increased power line noise immunity in IC using capacitor structure in fill area
JP2008147338A (ja) 2006-12-08 2008-06-26 Nec Electronics Corp 半導体集積回路装置
US7849433B2 (en) * 2008-05-09 2010-12-07 International Business Machines Corporation Integrated circuit with uniform polysilicon perimeter density, method and design structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347405A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp 半導体装置
JP2004071837A (ja) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
KR20100040264A (ko) 2010-04-19
GB2464206A (en) 2010-04-14
TW201025056A (en) 2010-07-01
KR101141986B1 (ko) 2012-05-21
TWI454951B (zh) 2014-10-01
GB0917490D0 (en) 2009-11-18
US8122418B2 (en) 2012-02-21
US20100064268A1 (en) 2010-03-11
JP2010093110A (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
JP4605550B2 (ja) キャパシタ配置方法
JP4761859B2 (ja) 半導体集積回路のレイアウト設計方法
KR101645633B1 (ko) 집적 회로의 레이아웃을 생성하기 위한 방법, 컴퓨터 시스템 및 컴퓨터-판독가능 저장 매체
KR101776385B1 (ko) 집적 회로 레이아웃 생성을 위한 방법, 소자 및 컴퓨터 프로그램 제품
US8219959B2 (en) Generating integrated circuit floorplan layouts
US11714944B2 (en) Optimization of physical cell placement for integrated circuits
JP2009505096A (ja) テスト手順を最適化する方法及び設計ツール
US20050172253A1 (en) Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same
US10891411B2 (en) Hierarchy-driven logical and physical synthesis co-optimization
US20130074016A1 (en) Methodology for performing post layer generation check
US20070174793A1 (en) Automatic design device, automatic design method, and automatic design program
US7793238B1 (en) Method and apparatus for improving a circuit layout using a hierarchical layout description
JP2009231675A (ja) 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置
US10474038B2 (en) Method, system, and storage medium for resolving coloring conflict in multi-patterning lithography
JP5084380B2 (ja) 半導体設計装置および半導体回路
US6834377B2 (en) Method for checking an integrated electrical circuit
JP2007088178A (ja) ダブル・ビア・セルの配置方法
CN116070579A (zh) 一种集成电路版图检测方法、装置及存储介质
US20070089014A1 (en) Semiconductor integrated circuit and method of fabricating the same
JP2008210983A (ja) 信頼性設計支援方法
JP6754174B2 (ja) 設計レイアウトデータの不良検出方法及び設計レイアウトデータの不良検出プログラム
US7458047B2 (en) Method of designing layout of semiconductor integrated circuit and apparatus for doing the same
US9213799B2 (en) Systematic defect analysis method and machine readable media
US20100122226A1 (en) Layout density verification system and layout density verification method
US8495525B1 (en) Lithographic error reduction by pattern matching

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4605550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees