JP5640712B2 - 半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム - Google Patents
半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム Download PDFInfo
- Publication number
- JP5640712B2 JP5640712B2 JP2010275524A JP2010275524A JP5640712B2 JP 5640712 B2 JP5640712 B2 JP 5640712B2 JP 2010275524 A JP2010275524 A JP 2010275524A JP 2010275524 A JP2010275524 A JP 2010275524A JP 5640712 B2 JP5640712 B2 JP 5640712B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- cell
- semiconductor device
- unit
- logic cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
[第1の実施形態]
図1は、本発明の第1の実施形態に係る半導体装置の設計支援装置1の概略構成を示すブロック図である。
この図において、半導体装置の設計支援装置1(以下、設計支援装置という)は、配置配線情報/各種ライブラリ情報入力部101と、設計規則入力部102と、負荷容量値算出部103と、デカップリングキャパシタ配置部104と、レイアウト情報出力部105と、制御部106と、メモリ200とを備えている。また、配置配線情報/各種ライブラリ情報入力部101と、設計規則入力部102と、負荷容量値算出部103と、デカップリングキャパシタ配置部104と、レイアウト情報出力部105との各部がバスを介してメモリ200に接続されている。そして、制御部106が、配置配線情報/各種ライブラリ情報入力部101、設計規則入力部102、負荷容量値算出部103、デカップリングキャパシタ配置部104、及びレイアウト情報出力部105の各部の処理を制御する。
なお、LSIの遅延要素とは、例えば、論理セルの入力端子容量、論理セルの出力能力(ドライブ能力)、配線容量などである。
領域設定部104aは、上述の各論理セルの周波数帯域をそれぞれ判定する判定結果に基づいて、対応する周波数特性を有するデカップリングキャパシタを配置する対象となる論理セルを選定し、対象となる論理セルの位置に基づいた領域を設定する。
キャパシタ配置実行部104bは、領域設定部104aで設定された領域の空き部分に、上述の判定結果に対応する周波数特性を有するデカップリングキャパシタを配置する。また、キャパシタ配置実行部104bは、上述の領域以外の領域の空き部分に、上述の領域の空き部分に配置したデカップリングキャパシタとは周波数特性が異なるデカップリングキャパシタを配置する。すなわち、キャパシタ配置実行部104bは、例えば、領域設定部104aで設定された領域の空き部分に高周波用のデカップリングキャパシタを配置し、上述の領域以外の領域の空き部分に低周波用のデカップリングキャパシタを配置する。
図2は、配置配線情報201の内容例を示す簡略図である。
図2に示すように、セルA〜Gと配線(ネット)N1〜N5が、入力端子IA1〜IG1、出力端子OA1〜OG1を経由して接続されている。尚、この図2の例は、当該発明の説明に必要な要素のみを簡略化して表示しているものであり、実際のLSIレイアウトの構造をそのまま表しているものではなく、図示した構成要素以外のセルや端子、それら端子への配線も存在している。
図4(a)、(b)は、遅延ライブラリ情報202の内容例を示す表形式図であり、同図(a)は各セルの入力端子容量を示し、同図(b)はLSI内配線の単位長当たりの配線容量を示し、負荷容量値算出部103で参照する内容が含まれている。
図5に示す例は、5種類のデカップリングキャパシタセルDH4、DH2、DH1、DL4、及びDL2について、対応する周波数特性(近傍に配置すべきセルの負荷容量値)とセルサイズを示し、図6に示す例は、デカップリングキャパシタセルDH4、DH2、DH1、DL4、及びDL2の物理情報を示している。
図7は、本実施形態の全体の動作を示すフローチャートである。
まず、制御部106は、配置配線情報/各種ライブラリ情報入力部101を用いて、LSIレイアウトを行う際に必要な情報として配置配線情報201及び遅延ライブラリ情報202を入力させ、メモリ200に記憶させる(ステップS11)。
次に、制御部106は、設計規則入力部102を用いて、LSIレイアウト中にデカップリングキャパシタセルを配置するための設計規則情報203を入力させ、メモリ200に記憶させる。(ステップS12)。
図8は、本実施形態におけるキャパシタ配置処理(図7のステップS14)の詳細を示すフローチャートである。
また、本実施形態では、デカップリングキャパシタを高周波用、低周波用の2種類としているが、3種類以上ある場合でも、高周波用のセルから順にデカップリングキャパシタの配置領域を設定し、対応するデカップリングキャパシタを配置していけばよい。すなわち、この場合、デカップリングキャパシタ配置部104は、複数種類のデカップリングキャパシタのうち、高い周波数特性を有するキャパシタから低い周波数特性を有するキャパシタの順に配置する。
<第1の実施形態における利点>
これにより、対象となる論理セルの周波数帯域に対応した周波数特性を有するデカップリングキャパシタを、該対象となる論理セルの周辺部の空き領域に簡易且つ適切に配置することができる。対象となる論理セルの周辺部の空き領域にデカップリングキャパシタを適切に配置できるため、デカップリングキャパシタは、論理セルの充電期間に応じて電源ノイズ(IRドロップ)をさらに効率的に吸収することができる。
これにより、対象となる論理セルの周辺部以外に、異なる周波数特性を執するデカップリングキャパシタを簡易に配置することができる。そのため、設計支援装置1は、複数の周波数特性を持つ回路において、論理セルの充電期間に応じて電源ノイズ(IRドロップ)を効率的に低減することができる。
一般に、高周波用のデカップリングキャパシタは、低周波用のデカップリングキャパシタに比べて単位面積当たりの容量値が小さい。そのため、必要な容量を満たすために、高周波用のデカップリングキャパシタは、低周波用より多くのデカップリングキャパシタセルを配置する必要がある。したがって、上述のように、高周波用セルから低周波用セルの順に配置することにより、空き領域により多くのデカップリングキャパシタセルを効率的に配置することができる。すまり、デカップリングキャパシタの総容量値を大きくすることができる。
これにより、デカップリングキャパシタ配置部104は、空き領域により多くのデカップリングキャパシタセルを効率的に配置することができる。すまり、デカップリングキャパシタの総容量値を大きくすることができる。
これにより、負荷容量値算出部103は、論理セルの出力端子の負荷容量値を的確に算出することができる。したがって、負荷容量値算出部103は、より正確に負荷容量値の算出することができる。
図13は、本発明の第2の実施形態に係る半導体装置の設計支援装置1の概略構成を示すブロック図である。この図において、図1と共通する要素には同一の符号を付し、その説明を省略する。
本実施形態は、図1の構成において、デカップリングキャパシタ配置部104の構成のみが異なり、その他の構成は同一である。
セル比率算出部104cは、各論理セルの周波数帯域に基づいて各論理セルを、第1の論理セルとしての高周波帯域用セルと、第2の論理セルとしての低周波帯域用セルに分類し、単位エリア内の高周波帯域用セルと低周波帯域用セルの比率を求める。すなわち、セル比率算出部104cは、各論理セルの周波数帯域に基づいて、各論理セルを周波数帯域の異なる複数のセルグループ(高周波帯域用セルと低周波帯域用セル)に分類する。そして、セル比率算出部104cは、予め定められた単位エリア内における各セルグループの比率(例えば、高周波帯域用セルと低周波帯域用セルとの使用比率)を求める。
キャパシタ配置実行部104dは、単位エリア内の高周波帯域用セルと低周波帯域用セルの比率にしたがって、対象となる論理セルの周波数帯域に対応した周波数特性を有するキャパシタを、対象論理セルの周辺部の空き領域にそれぞれ配置する。すなわち、キャパシタ配置実行部104dは、各セルグループの比率にしたがって、対象となる論理セルの周波数帯域に対応した周波数特性を有するキャパシタを、対象となる論理セルの周辺部の空き領域にそれぞれ配置する。
図14は、第2の実施形態の動作を示すフローチャートである。
まず、制御部106は、第1の実施形態と同様に、配置配線情報/各種ライブラリ情報入力部101を用いて、配置配線情報201及び遅延ライブラリ情報202を入力させ、メモリ200に記憶させる(ステップS31)。
次に、制御部106は、設計規則入力部102を用いて、LSIレイアウト中にデカップリングキャパシタセルを設置するための設計規則情報203を入力させ、メモリ200に記憶させる(ステップS32)。
次に、制御部106は、配置配線情報201から、単位エリア内に存在するセルについて、セル出力端子側に繋がる他セルの種類、セル数及びそれらに繋がる実配線長(もしくは予測配線長)を求める(ステップS33)。
<第2の実施形態における利点>
これにより、対象となる論理セルの周波数帯域に対応した周波数特性を有するキャパシタを、該対象論理セルの周辺部の空き領域に簡易且つ適切に配置することができる。対象となる論理セルの周辺部の空き領域にデカップリングキャパシタを適切に配置できるため、デカップリングキャパシタは、論理セルの充電期間に応じて電源ノイズ(IRドロップ)をさらに効率的に吸収することができる。
論理回路の動作時に発生する電源パルスの詳細については「デジタルシステム工学 基礎編」(丸善株式会社)に記載されている。図15(a)〜(d)は、同書に掲載された、論理ゲート(インバータ)がスイッチングしたときの電圧波形と電流波形を示すグラフである。
この4つのグラフ(a)〜(d)は、それぞれ入力電圧、出力電圧、貫通電流、充電電流を示す。電流波形のうち、貫通電流は充電電流より充分小さい値であるため、充電電流が電流パルスと等しいとみなせる。個々の回路のスイッチング時に発生する充電電流が局所的に過大となることがIRドロップの直接の原因であり、デカップリングキャパシタの持つ充放電機能が論理回路のスイッチングによる充電電流の過大を抑える働きをもつ。
これにより、キャパシタ配置方法では、ノイズ源の周波数帯域に適したデカップリングキャパシタをそのノイズ源の周辺部に配置することができる。そのため、デカップリングキャパシタを配置する数を増加させなくても、デカップリングキャパシタは、論理セルの充電期間に応じて電源ノイズ(IRドロップ)を効率的に吸収することができる。よって、LSI動作中に発生する電源ノイズを抑える電源ノイズ耐性の高いLSIを設計することが可能となる。
これにより、デカップリングキャパシタを配置する数を増加させなくても、デカップリングキャパシタは、論理セルの充電期間に応じて電源ノイズ(IRドロップ)を効率的に吸収することができる。よって、LSI動作中に発生する電源ノイズを抑える電源ノイズ耐性の高いLSIを設計することが可能となる。
101 配置配線情報/各種ライブラリ情報入力部
102 設計規則入力部
103 負荷容量値算出部
104 デカップリングキャパシタ配置部
104a 領域設定部
104b、104d キャパシタ配置実行部
104c セル比率算出部
105 レイアウト情報出力部
106 制御部
200 メモリ
201 配置配線情報
202 遅延ライブラリ情報
203 設計規則情報
Claims (9)
- 半導体装置のレイアウト情報、及び前記半導体装置の遅延要素から成る遅延ライブラリ情報に基づき、前記半導体装置内に配置されている各論理セルの負荷容量値をそれぞれ算出する負荷容量値算出部と、
前記負荷容量値算出部で算出された負荷容量値に基づいて、前記各論理セルの周波数帯域をそれぞれ判定し、キャパシタを配置する対象となる論理セルの周辺部の空き領域に、当該判定結果に対応した周波数特性を有するキャパシタを配置するキャパシタ配置部とを備えたことを特徴とする半導体装置の設計支援装置。 - 前記キャパシタ配置部は、
前記判定結果に基づいて、前記周波数特性を有するキャパシタを配置する対象となる論理セルを選定し、前記対象となる論理セルの位置に基づいた領域を設定する領域設定部と、
前記領域設定部で設定された領域の空き部分に、前記周波数特性を有するキャパシタを配置するキャパシタ配置実行部と
を備えることを特徴とする請求項1に記載の半導体装置の設計支援装置。 - 前記キャパシタ配置実行部は、
前記領域以外の領域の空き部分に、前記領域の空き部分に配置したキャパシタとは周波数特性が異なるキャパシタを配置する
ことを特徴とする請求項2に記載の半導体装置の設計支援装置。 - 前記周波数特性を有するキャパシタは、周波数特性の異なる複数種類のキャパシタに分類され、
前記キャパシタ配置部は、
前記複数種類のキャパシタのうち、高い周波数特性を有するキャパシタから低い周波数特性を有するキャパシタの順に配置する
ことを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置の設計支援装置。 - 前記キャパシタ配置部は、
前記各論理セルの周波数帯域に基づいて、前記各論理セルを周波数帯域の異なる複数のセルグループに分類し、予め定められた単位エリア内における各セルグループの比率を求めるセル比率算出部と、
前記各セルグループの比率にしたがって、前記対象となる論理セルの周波数帯域に対応した周波数特性を有するキャパシタを、前記対象となる論理セルの周辺部の空き領域にそれぞれ配置するキャパシタ配置実行部と
を備えることを特徴とする請求項1に記載の半導体装置の設計支援装置。 - 前記各セルグループの比率を、前記単位エリア内における各セルグループの総負荷容量値の比率としたことを特徴とする請求項5に記載の半導体装置の設計支援装置。
- 前記遅延ライブラリ情報には、論理セルの入力端子容量、及び前記半導体装置内配線の単位配線長当たりの配線容量が含まれ、
前記負荷容量値算出部は、前記レイアウト情報及び前記遅延ライブラリ情報に基づき、前記各論理セルの出力端子の負荷容量値を算出することを特徴とする請求項1から請求項6のいずれか1項に記載の半導体装置の設計支援装置。 - コンピュータシステムのキャパシタ配置方法であって、
前記コンピュータシステムが備える負荷容量値算出部が、半導体装置のレイアウト情報、及び前記半導体装置の遅延要素から成る遅延ライブラリ情報に基づき、前記半導体装置内に配置されている各論理セルの負荷容量値をそれぞれ算出する負荷容量値算出ステップと、
前記コンピュータシステムが備えるキャパシタ配置部が、前記負荷容量値算出ステップで算出された負荷容量値に基づいて、前記各論理セルの周波数帯域をそれぞれ判定し、キャパシタを配置する対象となる論理セルの周辺部の空き領域に、当該判定結果に対応した周波数特性を有するキャパシタを配置するキャパシタ配置ステップとを備えたことを特徴とするキャパシタ配置方法。 - 半導体装置のレイアウト情報、及び前記半導体装置の遅延要素から成る遅延ライブラリ情報に基づき、前記半導体装置内に配置されている各論理セルの負荷容量値をそれぞれ算出する負荷容量値算出手順と、
前記負荷容量値算出手順で算出された負荷容量値に基づいて、前記各論理セルの周波数帯域をそれぞれ判定し、キャパシタを配置する対象となる論理セルの周辺部の空き領域に、当該判定結果に対応した周波数特性を有するキャパシタを配置するキャパシタ配置手順とを
コンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010275524A JP5640712B2 (ja) | 2010-12-10 | 2010-12-10 | 半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010275524A JP5640712B2 (ja) | 2010-12-10 | 2010-12-10 | 半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012123710A JP2012123710A (ja) | 2012-06-28 |
JP5640712B2 true JP5640712B2 (ja) | 2014-12-17 |
Family
ID=46505063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010275524A Expired - Fee Related JP5640712B2 (ja) | 2010-12-10 | 2010-12-10 | 半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5640712B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3450739B2 (ja) * | 1999-03-24 | 2003-09-29 | 松下電器産業株式会社 | Lsi配置方法 |
JP2001125943A (ja) * | 1999-10-28 | 2001-05-11 | Nec Corp | 電源デカップリング回路の設計方法および設計支援システム |
JP4649047B2 (ja) * | 2000-01-27 | 2011-03-09 | パナソニック株式会社 | ノイズ低減に適したプリント配線基板の設計を支援する設計支援装置 |
JP4156827B2 (ja) * | 2001-11-21 | 2008-09-24 | 松下電器産業株式会社 | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
JP4605550B2 (ja) * | 2008-10-09 | 2011-01-05 | 日本電気株式会社 | キャパシタ配置方法 |
-
2010
- 2010-12-10 JP JP2010275524A patent/JP5640712B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012123710A (ja) | 2012-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4719265B2 (ja) | 確率的相互接続構造設計のためのシステムおよび方法 | |
US8458629B2 (en) | Decision modules in integrated circuit design | |
JP2011209793A (ja) | 半導体集積回路装置の設計方法 | |
JP2004139181A (ja) | レイアウト装置及びプログラム | |
JP2016110205A (ja) | 半導体装置の設計方法及びプログラム | |
JP2008250630A (ja) | デカップリングセル配置方法及びデカップリングセル配置装置 | |
US8978004B2 (en) | Cell routability prioritization | |
JP5640712B2 (ja) | 半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム | |
JP2005316647A (ja) | 集積回路の配線解析方法、論理合成方法、回路分割方法 | |
JP6965675B2 (ja) | 半導体装置の設計支援装置 | |
US7185299B1 (en) | Methods of estimating routing delays during the placement process in programmable logic devices | |
JP6326756B2 (ja) | スキャンパスを構成するための情報処理装置、スキャンパス接続方法及びプログラム | |
Liu et al. | Timing‐Driven NonuniformDepopulation‐Based Clustering | |
JPWO2014111969A1 (ja) | 設計方法、プログラム、メモリ媒体および設計装置 | |
JP6015456B2 (ja) | 半導体装置の設計方法及びプログラム | |
US8386989B2 (en) | Semiconductor circuit design support technique | |
JP6428207B2 (ja) | 設計方法、設計装置及びプログラム | |
JP2004062598A (ja) | 半導体装置、半導体装置の設計方法及び設計装置、並びに半導体装置の設計プログラム | |
JP2011238011A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法及びプログラム | |
JP2005183758A (ja) | 半導体集積装置のレイアウト設計方法及びコンピュータプログラム | |
JP2013003945A (ja) | レイアウト装置及びレイアウト方法 | |
JP2008205399A (ja) | 半導体集積回路の設計方法 | |
JP4059668B2 (ja) | 集積回路の設計方法及び集積回路の設計支援装置 | |
JP2001034644A (ja) | 回路素子を配置する配置装置および方法 | |
JP4762326B2 (ja) | 集積回路の配線解析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5640712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |