JP5084380B2 - 半導体設計装置および半導体回路 - Google Patents

半導体設計装置および半導体回路 Download PDF

Info

Publication number
JP5084380B2
JP5084380B2 JP2007186117A JP2007186117A JP5084380B2 JP 5084380 B2 JP5084380 B2 JP 5084380B2 JP 2007186117 A JP2007186117 A JP 2007186117A JP 2007186117 A JP2007186117 A JP 2007186117A JP 5084380 B2 JP5084380 B2 JP 5084380B2
Authority
JP
Japan
Prior art keywords
capacitor
power supply
wiring
cell
insertion position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007186117A
Other languages
English (en)
Other versions
JP2009026825A (ja
Inventor
裕重 折田
一成 木村
敏明 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007186117A priority Critical patent/JP5084380B2/ja
Priority to US12/174,921 priority patent/US20090020850A1/en
Publication of JP2009026825A publication Critical patent/JP2009026825A/ja
Application granted granted Critical
Publication of JP5084380B2 publication Critical patent/JP5084380B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体設計装置および半導体回路に関する。
近年、半導体回路の高集積化、高速化の進展に伴い、同期的に動作する回路セルが高密度に配置された領域には、信号変化時に大電流の瞬時電流が電源配線に流れ、その領域の電源電圧が一時的に低下することがある。このような電源電圧の低下が起きると、いわゆる、瞬時電流ノイズが発生し、半導体回路の性能悪化をもたらす。
このよう大電流の瞬時電流の発生により電源電圧が低下することへの対策としては、その領域にデカップリングキャパシタを挿入し、電源配線の容量を増加させることが効果的である。
そこで、従来、半導体回路のレイアウト設計において、自動配置配線終了後、セル配置領域内の冗長領域を検出し、容量成分のみを有する容量セルを挿入することが行われている。そして、既配置セルの周辺に容量セルを挿入できる領域がなければ、既配置セルを移動させて容量セルを挿入する自動配置配線装置が提案されている（例えば、特許文献１参照。）。
しかし、一般に、セルが密集配置されている領域には、信号伝達タイミングがクリティカルなセルが配置されている可能性が高く、このような領域で既配置セルを移動させると配線長が増加し、信号伝達のタイミング違反を引き起こす原因となる、という問題があった。
特開２００４−７０７２１号公報 （第１３ページ、図１９）
そこで、本発明の目的は、瞬時電流の発生による電源電圧の低下が懸念される領域に空き領域がなくても、既配置セルを移動させることなく、電源配線に容量成分を付加し瞬時電流ノイズの発生を抑制することのできる半導体設計装置および半導体回路を提供することにある。
本発明の一態様によれば、回路セルの配置配線終了後のレイアウトデータに対して、瞬時電流発生による電源電圧の低下を防止するためのキャパシタの挿入位置を決定するキャパシタ挿入位置決定手段と、前記キャパシタに必要とされる容量値を算出する容量値算出手段と、前記キャパシタ挿入位置手段により決定されたキャパシタ挿入位置周辺の空き領域を検出する空き領域検出手段と、前記空き領域検出手段により検出された空き領域に前記容量値算出手段により算出された容量値を満たす分の容量セルを配置する容量セル配置手段と、前記容量セル配置手段により配置された容量セルのキャパシタ端子と前記キャパシタ挿入位置の電源配線とを配線で接続する配線手段とを有することを特徴とする半導体設計装置が提供される。
また、本発明の別の一態様によれば、回路セルの配置配線終了後に配線密度均等化のためのダミーメタルが配置されたレイアウトデータに対して、瞬時電流発生による電源電圧の低下を防止するためのキャパシタの挿入位置を決定するキャパシタ挿入位置決定手段と、前記キャパシタに必要とされる容量値を算出する容量値算出手段と、前記キャパシタ挿入位置手段により決定されたキャパシタ挿入位置周辺のダミーメタルを検出するダミーメタル検出手段と、前記ダミーメタル検出手段により検出されたダミーメタルの容量値を算出し、前記容量値算出手段により算出された容量値を満たす分のダミーメタルを選択するダミーメタル選択手段と、前記ダミーメタル選択手段により選択されたダミーメタルと前記キャパシタ挿入位置の電源配線とを配線で接続する配線手段とを有することを特徴とする半導体設計装置が提供される。
また、本発明の一態様によれば、瞬時電流発生による電源電圧の低下を防止するのに必要な容量値を有するキャパシタを備える容量セルが、前記キャパシタの接続を必要とする回路セルの配置位置とは異なる位置に配置され、前記キャパシタの端子と、前記回路セルの前記キャパシタを挿入すべき位置の電源配線とが、前記電源配線とは異なる配線により接続されていることを特徴とする半導体回路が提供される。
また、本発明の別の一態様によれば、瞬時電流発生による電源電圧の低下を防止するキャパシタに必要な容量値に相当する容量値を有するダミーメタルと、前記キャパシタを挿入すべき位置の電源配線とが、配線により接続されていることを特徴とする半導体回路が提供される。
本発明によれば、瞬時電流の発生による電源電圧の低下が懸念される領域に空き領域がなくても、既配置セルを移動させることなく、電源配線に容量成分を付加し瞬時電流ノイズの発生を抑制することができる。
以下、本発明の実施例を図面を参照して説明する。
図１は、本発明の実施例１に係る半導体設計装置の構成の例を示すブロック図である。
本実施例の半導体設計装置１は、回路設計用の論理ゲートセルや動作安定用の電源セルなどの回路セルの配置および配線が終了した後のレイアウトデータ１００に対して、瞬時電流の電流経路の解析にもとづいて瞬時電流発生による電源電圧の低下を防止するためのキャパシタの挿入位置を決定するキャパシタ挿入位置決定部１１と、そのキャパシタに必要とされる容量値を算出する容量値算出部１２と、そのキャパシタの挿入位置周辺の空き領域を検出する空き領域検出部１３と、その空き領域に容量値算出部１２により算出された容量値を満たす分の容量セルを配置する容量セル配置部１４と、配置された容量セルのキャパシタ端子とキャパシタ挿入位置の電源配線とを配線で接続する配線部１５と、を有する。
配線部１５による処理が終了すると、半導体設計装置１からは、瞬時電流発生による電源電圧の低下を防止するためのデカップリング用のキャパシタが挿入されたキャパシタ挿入済みレイアウトデータ１１０が出力される。
次に、本実施例の半導体設計装置１を用いてデカップリング用のキャパシタを挿入する処理について、図２〜図７を用いて説明する。
図２は、半導体設計装置１において、デカップリング用のキャパシタを挿入するときの処理手順の例を示すフロー図である。
半導体設計装置１は、処理を開始すると、まず、キャパシタ挿入位置決定部１１が、レイアウトデータ１００にもとづいて、動作時間経過に対する電源配線経路ごとの電流の変化を算出し、回路のノードごとに、瞬時電流の大きさを解析して（ステップＳ０１）、予め定めた閾値を超える電源電圧低下が発生するかどうかを判定し（ステップＳ０２）、閾値を超える電源電圧低下が発生したノードがあるときは（Ｙ）、そのノードをデカップリング用のキャパシタの挿入位置と決定する（ステップＳ０３）。なお、閾値を超える電源電圧低下が発生しないときは（Ｎ）、そのまま終了する。
その結果、例えば、図３に示す半導体回路１０００の回路セル配置に対して、黒丸で示す位置がデカップリング用のキャパシタの挿入位置と決定されたものとする。
続いて、挿入するキャパシタに関し、容量値算出部１２が、瞬時電流の大きさにもとづいて、電源電圧の変動を閾値より小さくするために必要な容量値を算出し（ステップＳ０４）、容量セル１個当たりの容量値をもとに、配置すべき容量セルの個数を算出する（ステップＳ０５）。
次に、空き領域検出部１３が、その容量セルを配置するために、キャパシタの挿入位置周辺の空き領域を検出する（ステップＳ０６）。
その結果、例えば、図４に示す2か所の空き領域が検出されたものとする。
続いて、容量セル配置部１４が、この空き領域に、容量値算出部１２により算出された容量セルを配置する（ステップＳ０７）。
このとき、容量セル配置部１４は、複数の空き領域に対して、キャパシタの挿入位置に近い順に使用する空き領域を決定し、容量セルを配置してゆく。例えば、３個の容量セルの配置が必要な場合、図５に示すように、キャパシタの挿入位置に近い空き領域に１個の容量セルを配置し、キャパシタの挿入位置から離れた空き領域に２個の容量セルを配置する。
ここで、本実施例で使用する容量セルの構成について説明する。
図６（ａ）に本実施例で使用する容量セルの構成の例を模式図で示す。また、図６（ｂ）に、従来の容量セルの構成の例を参考図として示す。
従来の一般的な容量セルでは、図６（ｂ）に示すように、セル内部で、キャパシタ端子の一方がＶＤＤ電源配線パターンに、キャパシタ端子の他方がＶＳＳ電源配線パターンに、予め接続されている。これにより、容量セルを配置しただけで、ＶＤＤ、ＶＳＳ電源間にキャパシタが接続される。
一方、本実施例で使用する容量セルでは、キャパシタ端子をＶＤＤ電源配線パターンおよびＶＳＳ電源配線パターンと予め接続することを行わないようにしている。
すなわち、図６（ａ）に示すように、本実施例で使用する容量セルでは、キャパシタ端子が、ＶＤＤ電源配線パターンおよびＶＳＳ電源配線パターンに接続されておらず、独立した端子パターンとして配置されている。
これにより、本実施例で使用する容量セルを配置しただけでは、容量セルのキャパシタ端子と電源配線との接続が行われない。
そこで、図２のフローに戻って、配線部１５が、容量セルのキャパシタ端子と、キャパシタの挿入位置の電源配線とを接続する配線を行う。
図７に、配線部１５による配線を行った結果を示す。
図７に示すような配線を行うことにより、瞬時電流発生による電源電圧の低下が懸念される位置の電源配線に、電源電圧の低下を防止するために必要な容量値を有するキャパシタを、接続することができる。
このような本実施例によれば、瞬時電流の発生による電源電圧の低下が懸念される領域に空き領域がなくても、周辺の空き領域に容量セルを配置し、そのキャパシタ端子と電源電圧の低下が懸念される位置の電源配線とを配線で接続するため、既配置セルを移動させることなく、デカップリング用キャパシタを配置することができる。これにより、瞬時電流ノイズの発生を抑制することができる。
また、既配置セルを移動させることがないので、信号伝達のタイミングがクリティカルなセルが密集配置されていても、タイミング違反を起こすことなく信号伝達を行うことができる。
なお、容量セルとして、図６（ｂ）に示した従来の容量セルを用いることも可能である。その場合も、キャパシタ端子をキャパシタ挿入位置の電源配線と接続することにより、電源電圧低下の防止を図ることができる。
図８は、本発明の実施例２に係る半導体設計装置の構成の例を示すブロック図である。
本実施例の半導体設計装置２は、回路セルの配置配線終了後のレイアウトデータに、さらに配線密度均等化のためのダミーメタルが配置されたダミーメタル配置済みレイアウトデータ２００に対して、瞬時電流の電流経路の解析にもとづいて瞬時電流発生による電源電圧の低下を防止するためのキャパシタの挿入位置を決定するキャパシタ挿入位置決定部２１と、そのキャパシタに必要とされる容量値を算出する容量値算出部２２と、そのキャパシタ挿入位置周辺のダミーメタルを検出するダミーメタル検出部２３と、その検出されたダミーメタルの容量値を算出し、容量値算出部２２により算出された容量値を満たす分のダミーメタルを選択するダミーメタル選択部２３と、その選択されたダミーメタルと前記キャパシタ挿入位置の電源配線とを配線で接続する配線部２５と、を有する。
配線部２５による処理が終了すると、半導体設計装置２からは、瞬時電流発生による電源電圧の低下を防止するためのデカップリング用のキャパシタが挿入されたキャパシタ挿入済みレイアウトデータ２１０が出力される。
次に、本実施例の半導体設計装置２を用いてデカップリング用のキャパシタを挿入する処理について、図９〜図１２を用いて説明する。
図９は、半導体設計装置２において、デカップリング用のキャパシタを挿入するときの処理手順の例を示すフロー図である。
半導体設計装置２は、処理を開始すると、まず、キャパシタ挿入位置決定部２１が、レイアウトデータ２００にもとづいて、動作時間経過に対する電源配線経路ごとの電流の変化を算出し、回路のノードごとに、瞬時電流の大きさを解析して（ステップＳ１１）、予め定めた閾値を超える電源電圧低下が発生するかどうかを判定し（ステップＳ１２）、閾値を超える電源電圧低下が発生したノードがあるときは（Ｙ）、そのノードをデカップリング用のキャパシタの挿入位置と決定する（ステップＳ１３）。なお、閾値を超える電源電圧降下が発生しないときは（Ｎ）、そのまま終了する。
その結果、例えば、図１０に示す半導体回路２０００の回路セル配置に対して、黒丸で示す位置がデカップリング用のキャパシタの挿入位置と決定されたものとする。
続いて、挿入するキャパシタに関し、容量値算出部１２が、瞬時電流の大きさにもとづいて、電源電圧の変動を閾値より小さくするために必要な容量値を算出する（ステップＳ１４）。
次に、ダミーメタル検出部２３が、そのキャパシタ挿入位置周辺のダミーメタルを検出する（ステップＳ１５）。
その結果、図１０に示すダミーメタルＤＭ１〜ＤＭ４が検出されたものとする。
そこで、ダミーメタル選択部２３が、このダミーメタルＤＭ１〜ＤＭ４それぞれの容量値を算出する（ステップＳ１６）。
ここで、ダミーメタルにより形成されるキャパシタについて説明する。
図１１は、下層配線層に電源ＶＤＤおよびＶＳＳが配線され、そのＶＤＤおよびＶＳＳ配線に重なって、上層配線層にダミーメタルＡ、Ｂが配線された状態を示す半導体回路の模式的断面図である。各配線間は絶縁膜により絶縁されている。
したがって、この場合、ダミーメタルＡと電源ＶＤＤとの間にキャパシタＣ１が形成され、ダミーメタルＢと電源ＶＳＳとの間にキャパシタＣ２が形成される。また、ダミーメタルＡとダミーメタルＢとの間にもキャパシタＣ３が形成される。
ダミーメタル選択部２３は、このようなダミーメタルの配置状況に応じて、それぞれのダミーメタルの容量値を算出する。
図９のフローに戻って、ダミーメタル選択部２３は、ダミーメタルＤＭ１〜ＤＭ４それぞれの容量値を算出した後、容量値算出部２２により算出された容量値を満たす個数のダミーメタルを選択する（ステップＳ１７）。
その結果、この場合、ダミーメタルＤＭ１〜ＤＭ３の３個を選択すればよいことが判明したものとする。
そこで、配線部２５が、ダミーメタル選択部２３により選択されたダミーメタルＤＭ１〜ＤＭ３と、キャパシタ挿入位置の電源配線とを配線で接続する（ステップＳ１８）。
図１２に、配線部２５による配線を行った結果を示す。
この場合、ＶＤＤ電源配線上に配置されたダミーメタルＤＭ１を、キャパシタ挿入位置のＶＳＳ電源配線と接続し、ＶＳＳ電源配線上に配置されたダミーメタルＤＭ２、ＤＭ３を、キャパシタ挿入位置のＶＤＤ電源配線と接続する。これにより、キャパシタ挿入位置のＶＤＤ電源配線とＶＳＳ電源配線との間にキャパシタが形成される。
このように、瞬時電流発生による電源電圧の低下が懸念される位置の電源配線にダミーメタルを接続することにより、ダミーメタルを、電源電圧の低下を防止するために必要な容量値を有するキャパシタとして活用することができる。
このような本実施例によれば、瞬時電流の発生による電源電圧の低下が懸念される領域に空き領域がなくても、ダミーメタルを活用することにより、既配置セルを移動させることなく、デカップリング用キャパシタを形成することができる。
本発明の実施例１に係る半導体設計装置の構成の例を示すブロック図。 実施例１の半導体設計装置における処理手順の例を示すフロー図。 実施例１の半導体設計装置における処理を説明するための図。 実施例１の半導体設計装置における処理を説明するための図。 実施例１の半導体設計装置における処理を説明するための図。 容量セルの構成の例を示す模式図。 実施例１の半導体設計装置における処理を説明するための図。 本発明の実施例２に係る半導体設計装置の構成の例を示すブロック図。 実施例２の半導体設計装置における処理手順の例を示すフロー図。 実施例２の半導体設計装置における処理を説明するための図。 ダミーメタルにより形成されるキャパシタの例を示す模式断面図。 実施例２の半導体設計装置における処理を説明するための図。
符号の説明
１、２ 半導体設計装置
１１、２１ キャパシタ挿入位置決定部
１２、２２ 容量値算出部
１３ 空き領域検出部
１４ 容量セル配置部
１５、２５ 配線部
２３ ダミーメタル検出部
２４ ダミーメタル選択部

Claims (3)

  1. 回路セルの配置配線終了後のレイアウトデータに対して、瞬時電流発生による電源電圧の低下を防止するためのキャパシタの挿入位置を決定するキャパシタ挿入位置決定手段と、
    前記キャパシタに必要とされる容量値を算出する容量値算出手段と、
    前記キャパシタ挿入位置手段により決定されたキャパシタ挿入位置周辺の空き領域を検出する空き領域検出手段と、
    前記空き領域検出手段により検出された空き領域に前記容量値算出手段により算出された容量値を満たす分の容量セルを配置する容量セル配置手段と、
    前記容量セル配置手段により配置された容量セルのキャパシタ端子と前記キャパシタ挿入位置の電源配線とを配線で接続する配線手段と
    を有することを特徴とする半導体設計装置。
  2. 前記容量セルが、
    前記回路セルと共通の位置に電源配線パターンを有し、
    前記キャパシタ端子が前記電源配線パターンと未接続である
    ことを特徴とする請求項１に記載の半導体設計装置。
  3. 瞬時電流発生による電源電圧の低下を防止するのに必要な容量値を有するキャパシタを備える容量セルが、前記キャパシタの接続を必要とする回路セルの配置位置とは異なる位置に配置され、
    前記キャパシタの端子と、前記回路セルの前記キャパシタを挿入すべき位置の電源配線とが、前記電源配線とは異なる配線により接続されている
    ことを特徴とする半導体回路。
JP2007186117A 2007-07-17 2007-07-17 半導体設計装置および半導体回路 Expired - Fee Related JP5084380B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007186117A JP5084380B2 (ja) 2007-07-17 2007-07-17 半導体設計装置および半導体回路
US12/174,921 US20090020850A1 (en) 2007-07-17 2008-07-17 Semiconductor design apparatus, semiconductor circuit and semiconductor design method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007186117A JP5084380B2 (ja) 2007-07-17 2007-07-17 半導体設計装置および半導体回路

Publications (2)

Publication Number Publication Date
JP2009026825A JP2009026825A (ja) 2009-02-05
JP5084380B2 true JP5084380B2 (ja) 2012-11-28

Family

ID=40264157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007186117A Expired - Fee Related JP5084380B2 (ja) 2007-07-17 2007-07-17 半導体設計装置および半導体回路

Country Status (2)

Country Link
US (1) US20090020850A1 (ja)
JP (1) JP5084380B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012127784A1 (ja) * 2011-03-24 2012-09-27 ルネサスエレクトロニクス株式会社 半導体集積回路の電源配線レイアウト方法及び電源配線レイアウト装置
US9099477B2 (en) * 2012-05-10 2015-08-04 Panasonic Intellectual Property Management Co., Ltd. Three-dimensional integrated circuit having stabilization structure for power supply voltage, and method for manufacturing same
JP6314673B2 (ja) * 2014-06-11 2018-04-25 富士電機株式会社 半導体装置
FR3077925B1 (fr) * 2018-02-14 2021-06-18 Commissariat Energie Atomique Circuit integre tridimensionnel face a face de structure simplifiee

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186497A (ja) * 1997-12-17 1999-07-09 Toshiba Corp 半導体集積回路装置
JPH11307643A (ja) * 1998-04-24 1999-11-05 Sanyo Electric Co Ltd 半導体装置
JP3080077B2 (ja) * 1998-08-03 2000-08-21 日本電気株式会社 半導体集積回路のレイアウト設計方法及び設計システム
US6523159B2 (en) * 2001-01-16 2003-02-18 International Business Machines Corporation Method for adding decoupling capacitance during integrated circuit design
JP2004031389A (ja) * 2002-06-21 2004-01-29 Fujitsu Ltd 半導体回路設計方法、半導体回路設計装置、プログラム及び半導体装置
JP2004070721A (ja) * 2002-08-07 2004-03-04 Renesas Technology Corp 自動配置配線装置
JP2004221231A (ja) * 2003-01-14 2004-08-05 Nec Electronics Corp レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法
EP1719018A1 (en) * 2004-02-25 2006-11-08 Micronic Laser Systems Ab Methods for exposing patterns and emulating masks in optical maskless lithography
JP2006032742A (ja) * 2004-07-20 2006-02-02 Toshiba Microelectronics Corp 半導体装置並びにそのパターン設計方法及びパターン設計プログラム
JP4205662B2 (ja) * 2004-12-28 2009-01-07 パナソニック株式会社 半導体集積回路の設計方法
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
US7802220B1 (en) * 2007-04-26 2010-09-21 Tasit, LLC Method for effective placement of on-chip decoupling capacitors determined by maximum effective radii

Also Published As

Publication number Publication date
JP2009026825A (ja) 2009-02-05
US20090020850A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
US8312408B2 (en) Method and design system for semiconductor integrated circuit
US6785877B1 (en) Standard cell, standard cell array, and system and method for placing and routing standard cells
JP5084380B2 (ja) 半導体設計装置および半導体回路
JP2013037451A (ja) レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム
EP3239865A1 (en) Method for analyzing ir drop and electromigration of ic
JP4605550B2 (ja) キャパシタ配置方法
US20080197449A1 (en) Wiring structure of semiconductor integrated circuit device, and method and device for designing the same
JP6245295B2 (ja) 集積回路、その設計方法、設計装置、設計プログラム
JP4745697B2 (ja) 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント
JP2010212377A (ja) 半導体集積回路設計装置および半導体集積回路設計方法
US20070096325A1 (en) Semiconductor apparatus
JP2005100239A (ja) 自動レイアウト装置、レイアウトモデル生成装置、レイアウトモデル検証装置及びレイアウトモデル
US7631285B2 (en) Support method for designing a semiconductor device
JP2005346656A (ja) ネット／配線選択方法及び装置、ネット／配線選択プログラム及びネット／配線選択プログラムを記録したコンピュータ読取可能な記録媒体、並びに、遅延改善方法
US20220164439A1 (en) Circuit design method and associated circuit
JP2006286792A (ja) レイアウト検証方法、レイアウト検証装置、及びレイアウト設計装置
JP4293028B2 (ja) オンチップデカップリングキャパシタ挿入方法
JP2010123895A (ja) 半導体集積回路装置およびレイアウト方法
KR20100129196A (ko) 반도체장치회로의 설계방법 및 그 기록매체
JP2010040537A (ja) 半導体集積回路及びその設計方法
JP2009295854A (ja) スルーホール配置装置およびスルーホール配置方法
JP2006278613A (ja) 半導体装置の設計方法
US20210073457A1 (en) Circuit design device, circuit design method, and storage medium
JP2006294707A (ja) 半導体集積回路の配線方法および半導体集積回路
JP2013045339A (ja) 配置配線装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120806

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees