JP2006278613A - 半導体装置の設計方法 - Google Patents
半導体装置の設計方法 Download PDFInfo
- Publication number
- JP2006278613A JP2006278613A JP2005093788A JP2005093788A JP2006278613A JP 2006278613 A JP2006278613 A JP 2006278613A JP 2005093788 A JP2005093788 A JP 2005093788A JP 2005093788 A JP2005093788 A JP 2005093788A JP 2006278613 A JP2006278613 A JP 2006278613A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- value
- region
- semiconductor chip
- density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 過大なタイミングマージンを取らずに済む半導体装置の設計方法を提供する。
【解決手段】 半導体チップ内における配線パターンまたは配線密度に応じて、タイミング検証における配線の遅延時間の計算に用いられる、配線抵抗または配線容量の中心値またはコーナ値を変化させる。例えば、配線密度の高い領域では配線抵抗の中心値を高く、配線容量の中心値を低く設定する。これにより半導体チップ全体としては過大なタイミングマージンを取らなくて済むようになる。
【選択図】 図1
【解決手段】 半導体チップ内における配線パターンまたは配線密度に応じて、タイミング検証における配線の遅延時間の計算に用いられる、配線抵抗または配線容量の中心値またはコーナ値を変化させる。例えば、配線密度の高い領域では配線抵抗の中心値を高く、配線容量の中心値を低く設定する。これにより半導体チップ全体としては過大なタイミングマージンを取らなくて済むようになる。
【選択図】 図1
Description
本発明は半導体装置の設計方法に関し、特に半導体チップ上に配置する回路パターンに応じて形成された配線を有する半導体装置の設計方法に関する。
近年の半導体装置の設計方法では、コンピュータを用いて半導体チップ上に配置する回路パターンのレイアウト設計(配置・配線)を行っている。そしてレイアウト情報から、配線長、配線幅、配線間隔に応じて配線抵抗、配線容量を抽出(Extract)し、その値を用いて回路遅延の計算など各種検証処理を行う。これによって得られたデータをもとにマスクを作成し、フォトリソグラフィ処理などにより実際の半導体集積回路を製造する。
しかし、実際の半導体集積回路の製造の際に得られる配線形状は、設計で得られたものと異なる。その原因のひとつに、配線工程における平坦化処理の際に近年用いられているCMP(Chemical Mechanical Polishing)が挙げられる。CMP技術は、特に、低抵抗化が可能な銅(Cu)配線の形成の際に用いられる。
図8は、銅配線形成の際の半導体装置の断面図である。
銅配線形成の際には、半導体基板101上に形成されている配線形成用溝が加工された層間絶縁膜102に、バリアメタル(例えばタンタル(Ta)系金属)層103と金属(Cu)膜104をスパッタリング法により堆積する(図8(A))。その後CMPにより、配線溝以外のバリアメタル層103と金属膜104を除去し、表面を平坦化し、埋め込み配線104aを完成させる(図8(B))。
銅配線形成の際には、半導体基板101上に形成されている配線形成用溝が加工された層間絶縁膜102に、バリアメタル(例えばタンタル(Ta)系金属)層103と金属(Cu)膜104をスパッタリング法により堆積する(図8(A))。その後CMPにより、配線溝以外のバリアメタル層103と金属膜104を除去し、表面を平坦化し、埋め込み配線104aを完成させる(図8(B))。
ところが、CMPにおいて金属膜104に対する研磨速度はバリアメタル層103や層間絶縁膜102に対する研磨速度と比較して大きいことから、以下のような問題がある。
図9は、配線孤立部と配線密集部におけるCMPによる研磨速度の違いを示す図である。
図9は、配線孤立部と配線密集部におけるCMPによる研磨速度の違いを示す図である。
ここで横軸が研磨時間、縦軸が表面位置を示している。時刻t1で図8の配線孤立部と配線密集部での表面位置がバリアメタル層103の表面と一致している。ところが時刻t1を過ぎると、配線密集部では金属膜104の比率が配線孤立部よりも高いため研磨が進み、金属膜104や層間絶縁膜102が余計に削れてしまうディッシングやエロージョンという現象が生じる。例えば、配線を最小ピッチで数百μm/sq並べた領域においては、その領域内部、周辺の配線は、ディッシングが起きて配線抵抗が増加する。
このような理由などから半導体チップごとに配線抵抗や配線容量の値がばらつき、例えば配線抵抗は以下のような分布を示すようになる。
図10は、配線抵抗のばらつきの分布を示す図である。
図10は、配線抵抗のばらつきの分布を示す図である。
このような配線抵抗のばらつきの分布が得られた場合、従来では、図のように中心値から一定の範囲に2つのコーナ値を設定して、そのコーナ値の範囲で配線の遅延時間を計算してタイミング検証を行うことにより、性能を保証するようにしていた。
また、従来、実際の半導体チップの配線抵抗や配線容量が、配線層と絶縁膜層の膜厚の製造ばらつきにより、シミュレーションによって得られた値と異なるという問題を解決するために、配線ごとの膜厚情報を算出して、その膜厚情報をもとに配線抵抗を補正する技術があった(例えば特許文献1参照。)。
特開2002−110801号公報(段落番号[0020]〜[0027],第1図)
しかし、従来の半導体装置の設計方法では、同一の半導体チップ内では配線抵抗や配線容量の製造ばらつきは配線密度によらず一定の中心値に設定され、コーナ値は中心値に対して広い範囲で性能を保証するように設定されていたので、例えば、クロック間のタイミングマージンを大きく取らなければならないという問題があった。
本発明はこのような点に鑑みてなされたものであり、過大なタイミングマージンを取らずに済む半導体装置の設計方法を提供することを目的とする。
本発明では上記問題を解決するために、半導体チップ上に配置する回路パターンに応じて形成された配線を有する半導体装置の設計方法において、図1に示すように、半導体チップ内における配線パターンまたは配線密度に応じて、タイミング検証における配線の遅延時間の計算に用いられる、配線抵抗または配線容量の中心値またはコーナ値を変化させる工程(ステップS1)を有することを特徴とする半導体装置の設計方法が提供される。
上記の構成によれば、配線抵抗または配線容量の中心値またはコーナ値が、半導体チップ内における配線パターンまたは配線密度に応じて、異なる値に設定可能になる。
本発明は、半導体チップ内における配線パターンまたは配線密度に応じて、配線抵抗または配線容量の中心値またはコーナ値を変化させるので、中心値またはコーナ値を配線パターンまたは配線密度に応じた値とすることができる。これにより、過大なタイミングマージンを取らなくて済むようになる。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図1は、本実施の形態の半導体装置の設計方法の流れを示すフローチャートである。
ここでは、半導体装置のレイアウト(回路パターンの配置・配線)データ1が既に得られているものとする。
図1は、本実施の形態の半導体装置の設計方法の流れを示すフローチャートである。
ここでは、半導体装置のレイアウト(回路パターンの配置・配線)データ1が既に得られているものとする。
本実施の形態の半導体装置の設計方法では、このレイアウトデータ1から、配線パターンまたは配線密度に応じて、同一の半導体チップ内の各領域の配線抵抗/容量値の中心値及びコーナ値を設定する(ステップS1)。
具体的には、前述したように、密な配線パターンや、配線密度の高い領域(以下特定領域という場合もある。)ではCMP処理を行うことでディッシングやエロージョンが発生し配線抵抗が増加し、配線容量値は減少するので、配線抵抗の中心値を大きく、配線容量の中心値を小さく設定する。コーナ値は所望に設定してよいが、本実施の形態では特定領域に対して中心値を与えているため、当該特定領域におけるばらつきは半導体チップ全体で見たときよりも少なくなる。そのため、2つのコーナ値の間隔は従来より狭く設定できる。すなわち、タイミング検証において、性能の保証範囲を狭く設定できる利点がある。これにより、タイミングマージンを過大に取らなくても済むようになる。
上記のようにして設定した配線抵抗/容量値の中心値及びコーナ値はネットリストに適用される(ステップS2)。その後、ネットリストを参照して、配線抵抗/容量値の中心値及びコーナ値に基づいて配線の遅延時間が計算され、タイミング検証が実行される。
以下、ステップS1の処理についてより具体的に説明する。
ステップS1の処理において、配線抵抗/容量値の中心値及びコーナ値の設定は、例えば、特定領域に対して配線抵抗/容量値テーブルT1、T2、…、Tnのいずれかを適用することで行われる。
ステップS1の処理において、配線抵抗/容量値の中心値及びコーナ値の設定は、例えば、特定領域に対して配線抵抗/容量値テーブルT1、T2、…、Tnのいずれかを適用することで行われる。
図2は、配線抵抗/容量値テーブルの一例を示す図である。
配線抵抗/容量値テーブルT1、T2、…、Tnには、例えば層の名前、配線幅、配線間隔、配線密度と、それに応じた配線抵抗及び配線容量の中心値及びコーナ値が管理されている。すなわち、CMPによるディッシングやエロージョンの影響を考慮して配線密度が高い場合には配線抵抗の中心値が大きく設定され、配線密度が低い場合には配線抵抗の中心値が小さく設定される。配線容量はその逆である。また、このテーブルでは、コーナ値は中心値から±50%となるように設定されている。
配線抵抗/容量値テーブルT1、T2、…、Tnには、例えば層の名前、配線幅、配線間隔、配線密度と、それに応じた配線抵抗及び配線容量の中心値及びコーナ値が管理されている。すなわち、CMPによるディッシングやエロージョンの影響を考慮して配線密度が高い場合には配線抵抗の中心値が大きく設定され、配線密度が低い場合には配線抵抗の中心値が小さく設定される。配線容量はその逆である。また、このテーブルでは、コーナ値は中心値から±50%となるように設定されている。
このような配線抵抗/容量値テーブルT1、T2、…、Tnを、半導体チップに適用する仕方には、例えば、以下のようなものがある。
図3は、半導体チップの特定領域のみ特定の配線抵抗/容量値テーブルを用いる例を示す図である。
図3は、半導体チップの特定領域のみ特定の配線抵抗/容量値テーブルを用いる例を示す図である。
ここでは、レイアウトデータ1を参照して半導体チップ10の領域のうち、RAM(Random Access Memory)などの例えば配線密度が高い領域11、12のみに対して、例えば、図2で示したような配線抵抗/容量値テーブルを適用する。このような領域11、12はレイアウト上、CAD層で囲む。それ以外の領域には、従来のように一定の中心値で、例えばコーナ値が中心値から±80%などに設定された広い範囲で性能を保証する配線抵抗/容量値テーブルを適用する。
なお、このような特定領域を、GDSデータ(半導体レイアウト設計CADツールの標準データフォーマット)上のセル名で認識し、該当するセルのサイズに対し、図2のような配線抵抗/容量値テーブルを適用するようにしてもよい。例えば、セル名“CELL−1”、“CELL−2”で領域11、12をそれぞれ特定する。そしてセル名“CELL−1”、“CELL−2”は特定領域であることをExtractルール内において宣言し、図2で示したような特定領域用の配線抵抗、配線容量の中心値及びコーナ値を適用する。
ところで、配線密度が高いセルの周囲の領域の配線もディッシングの影響を受け配線抵抗が増加するため、上記のセルのセルサイズを以下のように拡大させて特定領域を設定するようにしてもよい。
図4は、半導体チップにおける特定領域の設定の一例を示す図である。
図のようにセル名で指定された領域11、12に対して、セルサイズを拡大して特定領域11a、12aを設定する。
図のようにセル名で指定された領域11、12に対して、セルサイズを拡大して特定領域11a、12aを設定する。
また、半導体チップをn分割して(nは任意の自然数である)、配線パターンや配線密度に応じてそれぞれの領域に対して、配線抵抗、配線容量の中心値、コーナ値を設定するようにしてもよい。
図5は、半導体チップの各領域の配線密度に応じて各領域の配線抵抗、配線容量の中心値とコーナ値を設定する様子を説明する図である。
例えば、n分割した領域のうち領域Aの配線抵抗、配線容量の中心値とコーナ値を設定する場合、中心値、コーナ値をその領域Aの配線密度から図2で示したようなテーブルを参照して適用する値を設定する。
例えば、n分割した領域のうち領域Aの配線抵抗、配線容量の中心値とコーナ値を設定する場合、中心値、コーナ値をその領域Aの配線密度から図2で示したようなテーブルを参照して適用する値を設定する。
別の方法として、中心値は領域Aの配線密度から設定して、コーナ値は、領域Aとその周囲の領域B〜Iの密度差分の最大値から適用する値を設定するようにしてもよい。
図6は、密度差分を考慮した配線抵抗/容量値テーブルの例を示す図である。
図6は、密度差分を考慮した配線抵抗/容量値テーブルの例を示す図である。
図のように、配線抵抗、配線容量とも密度差分が大きいほど中心値からのコーナ値の間隔を広く設定する。
このようにすれば、CMPのエロージョンやディッシングの影響による配線抵抗、配線容量の製造ばらつきを反映した中心値及びコーナ値を、領域ごとに設定することができる。
このようにすれば、CMPのエロージョンやディッシングの影響による配線抵抗、配線容量の製造ばらつきを反映した中心値及びコーナ値を、領域ごとに設定することができる。
なお、上記では、半導体チップ内の領域ごとに、配線抵抗、配線容量の中心値とコーナ値を設定する場合について説明したが、半導体チップ内の各領域における配線パターンや配線密度による、半導体チップ内の配線密度分布に応じて半導体チップごとに、配線抵抗、配線容量の中心値とコーナ値を設定するようにしてもよい。
図7は、半導体チップの各領域の配線密度に応じてその半導体チップの配線抵抗、配線容量の中心値とコーナ値を設定する様子を説明する図である。
ここでは、n分割した領域a〜yの配線密度の平均値から図2で示したようなテーブルを参照して適用する中心値を設定する。また、領域bが最大の配線密度で、領域mが最小の配線密度とすると、コーナ値は、領域bと領域mの密度差分から、図6で示したような配線抵抗/容量値テーブルを参照して適用する値を判別する。
ここでは、n分割した領域a〜yの配線密度の平均値から図2で示したようなテーブルを参照して適用する中心値を設定する。また、領域bが最大の配線密度で、領域mが最小の配線密度とすると、コーナ値は、領域bと領域mの密度差分から、図6で示したような配線抵抗/容量値テーブルを参照して適用する値を判別する。
このように、半導体チップ内の配線密度分布に応じて半導体チップごとに配線抵抗、配線容量の中心値とコーナ値を設定することで、CMPのエロージョンやディッシングの影響による配線抵抗、配線容量の製造ばらつきを反映した中心値及びコーナ値を半導体チップごとに設定することができる。
(付記1) 半導体チップ上に配置する回路パターンに応じて形成された配線を有する半導体装置の設計方法において、
半導体チップ内における配線パターンまたは配線密度に応じて、タイミング検証における配線の遅延時間の計算に用いられる、配線抵抗または配線容量の中心値またはコーナ値を変化させる工程を有することを特徴とする半導体装置の設計方法。
半導体チップ内における配線パターンまたは配線密度に応じて、タイミング検証における配線の遅延時間の計算に用いられる、配線抵抗または配線容量の中心値またはコーナ値を変化させる工程を有することを特徴とする半導体装置の設計方法。
(付記2) 前記半導体チップを複数の領域に分割し、前記領域内の配線密度に応じて前記中心値またはコーナ値を設定することを特徴とする付記1記載の半導体装置の設計方法。
(付記3) 前記半導体チップを複数の領域に分割し、第1の領域内の配線密度に応じて前記第1の領域内における前記中心値を設定し、前記第1の領域内の配線密度と、前記第1の領域に隣接する領域の配線密度との密度差分に応じて前記コーナ値を設定することを特徴とする付記1記載の半導体装置の設計方法。
(付記4) 前記半導体チップ内の配線密度分布に応じて、前記半導体チップごとに前記中心値または前記コーナ値を設定することを特徴とする付記1記載の半導体装置の設計方法。
(付記5) 前記半導体チップを複数の領域に分割し、前記領域における前記配線密度の平均値に応じて前記中心値を設定し、最小の配線密度の前記領域と、最大の配線密度の前記領域間の密度差分に応じて前記コーナ値を設定することを特徴とする付記4記載の半導体装置の設計方法。
(付記6) 前記半導体チップ内の特定領域のみに対して前記配線抵抗または前記配線容量の前記中心値または前記コーナ値を変化させ、前記特定領域以外の領域に対して前記中心値または前記コーナ値に所定の固定値を設定することを特徴とする付記1記載の半導体装置の設計方法。
T1、T2、…、Tn 配線抵抗/容量値テーブル
10 半導体チップ
11、12 領域
11a、12a 特定領域
10 半導体チップ
11、12 領域
11a、12a 特定領域
Claims (5)
- 半導体チップ上に配置する回路パターンに応じて形成された配線を有する半導体装置の設計方法において、
半導体チップ内における配線パターンまたは配線密度に応じて、タイミング検証における配線の遅延時間の計算に用いられる、配線抵抗または配線容量の中心値またはコーナ値を変化させる工程を有することを特徴とする半導体装置の設計方法。 - 前記半導体チップを複数の領域に分割し、前記領域内の配線密度に応じて前記中心値またはコーナ値を設定することを特徴とする請求項1記載の半導体装置の設計方法。
- 前記半導体チップを複数の領域に分割し、第1の領域内の配線密度に応じて前記第1の領域内における前記中心値を設定し、前記第1の領域内の配線密度と、前記第1の領域に隣接する領域の配線密度との密度差分に応じて前記コーナ値を設定することを特徴とする請求項1記載の半導体装置の設計方法。
- 前記半導体チップ内の配線密度分布に応じて、前記半導体チップごとに前記中心値または前記コーナ値を設定することを特徴とする請求項1記載の半導体装置の設計方法。
- 前記半導体チップを複数の領域に分割し、前記領域における前記配線密度の平均値に応じて前記中心値を設定し、最小の配線密度の前記領域と、最大の配線密度の前記領域間の密度差分に応じて前記コーナ値を設定することを特徴とする請求項4記載の半導体装置の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093788A JP2006278613A (ja) | 2005-03-29 | 2005-03-29 | 半導体装置の設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005093788A JP2006278613A (ja) | 2005-03-29 | 2005-03-29 | 半導体装置の設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006278613A true JP2006278613A (ja) | 2006-10-12 |
Family
ID=37213073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005093788A Withdrawn JP2006278613A (ja) | 2005-03-29 | 2005-03-29 | 半導体装置の設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006278613A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2284739A2 (en) | 2009-08-05 | 2011-02-16 | Fujitsu Semiconductor Limited | Design support program, design support device, and design support method |
US7984406B2 (en) | 2007-01-19 | 2011-07-19 | Fujitsu Semiconductor Limited | Timing verification method and apparatus |
-
2005
- 2005-03-29 JP JP2005093788A patent/JP2006278613A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7984406B2 (en) | 2007-01-19 | 2011-07-19 | Fujitsu Semiconductor Limited | Timing verification method and apparatus |
EP2284739A2 (en) | 2009-08-05 | 2011-02-16 | Fujitsu Semiconductor Limited | Design support program, design support device, and design support method |
US8291362B2 (en) | 2009-08-05 | 2012-10-16 | Fujitsu Semiconductor Limited | Design support program, design support device, and design support method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9563731B2 (en) | Cell boundaries for self aligned multiple patterning abutments | |
EP2070106B1 (en) | On-chip inductors and method of forming the same | |
KR101911646B1 (ko) | 집적 회로의 레이아웃 설계를 제조하기 위한 시스템 및 방법 | |
US7844936B2 (en) | Method of making an integrated circuit having fill structures | |
JP2008159608A (ja) | 半導体装置、半導体装置の製造方法および半導体装置の設計装置 | |
US10777505B2 (en) | Method of fabricating integrated circuit having staggered conductive features | |
US20070015365A1 (en) | Method and apparatus for enhanced CMP planarization using surrounded dummy design | |
US20160283631A1 (en) | Method of forming masks | |
CN102543853B (zh) | 冗余金属填充方法和集成电路版图结构 | |
TW201626457A (zh) | 供接觸開口蝕刻窗孔用之lc模組佈局配置 | |
US8239809B2 (en) | 3-dimensional integrated circuit designing method | |
US7650584B2 (en) | Application specific semiconductor integrated circuit and its manufacturing method thereof | |
US20050172248A1 (en) | Area ratio/occupancy ratio verification method and pattern generation method | |
JP4469539B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2010040918A (ja) | 膜厚予測方法、レイアウト設計方法、露光用マスクのマスクパターン設計方法、及び、半導体集積回路の作製方法 | |
JP2006278613A (ja) | 半導体装置の設計方法 | |
US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
US20100229139A1 (en) | System and method for designing semiconductor integrated circuit | |
US8513815B2 (en) | Implementing integrated circuit mixed double density and high performance wire structure | |
KR100676606B1 (ko) | Cmp 공정을 위한 더미 패턴을 형성하는 방법 | |
JP5431037B2 (ja) | 多層配線、多層配線のダミー配線配置方法、半導体装置およびその製造方法 | |
JP2006165040A (ja) | 半導体装置及び半導体装置のパターン設計方法 | |
US20040188844A1 (en) | Semiconductor device and pattern generating method | |
JP2012146845A (ja) | ダミーパターンの設計方法 | |
JP2007036290A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |