JP2007036290A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2007036290A
JP2007036290A JP2006287686A JP2006287686A JP2007036290A JP 2007036290 A JP2007036290 A JP 2007036290A JP 2006287686 A JP2006287686 A JP 2006287686A JP 2006287686 A JP2006287686 A JP 2006287686A JP 2007036290 A JP2007036290 A JP 2007036290A
Authority
JP
Japan
Prior art keywords
metal
dummy metal
layout
wiring
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006287686A
Other languages
English (en)
Inventor
Keiichi Yoshioka
圭一 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006287686A priority Critical patent/JP2007036290A/ja
Publication of JP2007036290A publication Critical patent/JP2007036290A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】可及的に多くのダミーメタルを容易に挿入することができ、ダミーメタルの挿入による既存配線メタル信号の性能の劣化を防止することができる手段を提供する。
【解決手段】半導体集積回路においては、ダミーメタル1と配線メタル4との離間距離が予め設定された配置制限距離以下となる位置には、ダミーメタル1が配置されないようになっている。この配置制限距離は、ダミーメタル1と隣り合う配線メタル4の幅により好ましく変更される。これにより、配線メタルレイアウトに対して、可及的に多くのダミーメタル1を容易に挿入することができ、ダミーメタル1の挿入による既存配線メタル信号の性能の劣化を有効に防止することができるようになっている。
【選択図】図4

Description

本発明は、CMPプロセス等により配線メタルないしダミーメタルが平坦化される半導体集積回路装置と、該半導体集積回路装置におけるダミーメタルの挿入方法とに関するものである。
一般に、半導体集積回路装置の高集積化を図るために、低抵抗でありかつマイグレーション耐性の高いCu(銅)で配線層を形成するようにした多層配線製造プロセスでは、CMP(Chemical Mechanical Polishing)技術を利用したダマシン法によるプロセスフロー(ダマシンプロセス)が広く用いられている。
図12に、ダマシンプロセスの1つであるデュアルダマシンプロセス(Dual Damascene Process)による従来の配線層形成手法の一例を示す。
図12に示すように、この配線層形成手法では、まず工程1で、複数(3層)の層間膜101と、複数(2層)のレジスト102と、Cu層103とからなる半導体装置の上面に、所定のパターンを伴ったバリア層104を形成する(トレンチ・リソグラフィ工程)。続いて、工程2で、最上の層間膜101に対してエッチングを施し、この層間膜101に穴部(溝部)を形成した上で、バリア層104を除去する(トレンチ・エッチング/ストリップ工程)。
次に、工程3で、半導体装置の上面に、所定のパターンを伴ったバリア層104を形成する(ヴィア・リソグラフィ工程)。続いて、工程4で、上から2番目の層間膜101に対してエッチングを施し、この層間膜101に穴部(溝部)を形成した上で、バリア層104を除去する(ヴィア・エッチング/ストリップ工程)。これにより、Cu層103の上面の一部が露出する。そして、工程5で、最上の層間膜101の穴部(溝部)と、上から2番目の層間膜101の穴部(溝部)とにCu(配線物質)を充填して、Cu配線層103を形成する(Cu充填工程)。
最後に、工程6で、半導体装置の上面にCMP法による研磨処理を施し、半導体装置の上面のCu配線層103を平坦化する(CMP工程)。なお、CMP法とは、研磨剤を流動させながら、回転している半導体装置(ウエハ)と研磨布とをこすりあわせて、半導体装置上面の凸部を研磨し、半導体装置上面の配線層の平坦化を達成するといった研磨手法である。
ところで、一般に、CMP法によるメタル層の平坦化では、メタル層のパターン面積やメタル層の配置密度の態様によっては、ディッシングと呼ばれる不具合が生じる。ここで、ディッシングとは、メタル層のパターン面積が大きいときに、CMPによりメタル層の中央部に皿状の窪みが発生して、平坦性が損なわれるといった現象である。
例えば、図13に示すように、層間膜101に、パターン面積が異なるCu層103が埋め込まれている場合、パターン面積が小さいCu層103(右側)ではその表面は平坦であるが、パターン面積が大きいCu層103(左側)では、その上面に皿状の窪みが生じる。
ここで、半導体装置ないしメタル配線の表面の平坦性を保つには、とくに設計段階で、メタル層を、適切な面積で均一に配置(レイアウト)するのが有効である。そこで、半導体集積回路装置のパターンレイアウトにおいては、一般に、本来のデバイスを構成し又はデバイス間を接続するメタル層、あるいは電源供給のためのメタル層(以下、「配線メタル」という。)に対して、ダミーメタルと呼ばれる格別な機能を有しないメタル層を追加し、メタル層の疎密の発生を避けた均一なパターンレイアウトが達成されるようにしている。
以下、図14(a)、(b)と図15(a)、(b)とを参照しつつ、ダミーメタルを備えた半導体装置におけるメタル層のパターンレイアウトを具体的に説明する。
一般に、メタル層のパターンレイアウトの均一性は、その製造プロセスにおいて、メタル占有率という指標でもってデザインルールとして定義される。そして、メタル層のレイアウト設計は、DRC(デザイン・ルール・チェック)により、CADを用いてその適切性が確認される。
ダミーメタルとしては、2つのタイプのものがある。その1つは、フローティングタイプのダミーメタルである。これは、通常の配線メタルとの接続関係を持たないメタル層である。その形状は、大抵、正方形や長方形などといった単純な矩形である。もう1つは、シールディングタイプのダミーメタルである。これは、電源又はグランドに接続関係を持つメタル層を、通常の配線メタルの間に挿入したものである。
ここで、フローティングタイプのダミーメタルは、DRCなどによるCAD処理で容易に挿入することができる。しかし、ダミーメタルがフローティング状態であるので、通常の配線とのカップリング等による寄生容量に起因する半導体回路装置の性能ないし機能の低下が懸念されるので、通常の配線メタルに影響を及ぼさない範囲で挿入される。
シールディングタイプのダミーメタルでは、メタルの電位が固定される。このため、通常の配線メタルへのカップリング等の影響を、レイアウトデータに基づいてLPE(レイアウト寄生デバイス抽出)によるポストレイアウトシミュレーション等のCAD検証により正確に検証することができる。しかし、その挿入には、電気的接続関係を維持する必要があるので、挿入作業は困難である。
なお、いずれのダミーメタルにおいても、配線メタルの混雑度や配線メタルとの離間距離、すなわち配線メタルからの距離の差異により、均一なレイアウトは困難となることが多く、このため局所的にはメタル占有率が未達成となることが多いといった問題がある。
以下、フローティングタイプのダミーメタルの従来の挿入手法の一例を説明する。
図14(a)は、ダミーメタル挿入前におけるパターンレイアウト(配線メタルレイアウト)を示している。図14(a)に示すように、データ領域113内には、複数の配線メタル114が配置されている。なお、データ領域113の下側又は左側の目盛は、デザインルールを表す目盛りである。ここで、配線メタル114は、1目盛幅ないし1目盛間隔で配置することができる。
図14(b)は、ダミーメタルの基準パターン(単位パターン)を示している。この例では、配線メタル114と同一層であるダミーメタル111は、横方向が6目盛であり、縦方向が2目盛の長方形のものである。このダミーメタル111に対しては、横方向が14目盛であり、縦方向が10目盛である長方形のダミーメタル配置制限領域112(一点鎖線)が設定される。このダミーメタル配置制限領域112では、配線メタル114のデザインルール配線間隔(1目盛)に対して、4目盛の間隔の配置制限距離(離間距離)が設定されている。この領域内に配線メタル114が存在する場合、ダミーメタル111は配置することができない。このルールは、配線メタル114にカップリング等の容量の影響を認めない範囲で、デザインルールに比べて大きい間隔で設定されている。
図15(a)は、図14(b)に示すダミーメタルの基準パターンを、単純に行列構造のアレイに重ねて配置した中間段階のパターンレイアウトを示している。
また、図15(b)は、上記ダミーメタル配置制限にかからない(配置可能条件満たす)ダミーメタル111のみを残した、ダミーメタル挿入後の最終のパターンレイアウトを示している。図15(b)から明らかなとおり、6か所にダミーメタル111が挿入されている。
しかしながら、この従来のダミーメタルの挿入手法では、図15(b)から明らかなとおり、ダミーメタル配置制限により、(1)、(2)、(3)、(4)及び(5)で示す局所的な領域には、ダミーメタル111が配置されない。このため、均一なメタルパターンレイアウトを実現することができないといった問題がある。
図16に、従来技術にかかるレイアウト設計からレティクル製作に至る半導体集積回路装置のレイアウト設計工程ないしダミーメタル挿入工程を示す。なお、このレイアウト設計工程は、ステップT1〜T4からなるレイアウト設計前工程と、ステップT5〜T7からなるレイアウト後工程とに大別される。
図16に示すように、レイアウト設計前工程では、まず、マニュアル又は自動でレイアウト(配線メタルレイアウト)を作成する(ステップT1)。続いて、このレイアウトを、DRC(デザイン・ルール・チェック)又はLVS(レイアウトvs回路チェック)で検証する(ステップT2)。次に、ポストレイアウト検証(LPE)を行い、トランジスタデバイスの配置、配線の抵抗及び容量を検証する(ステップT3)。これにより、gdsフォーマットのレイアウトデータが得られる(ステップT4)。
レイアウト設計後工程においては、まずOPC(光近接効果補正)処理を行い、パターン追加を行う(ステップT5)。続いて、レティクル製造装置へのフォーマット変換であるEB処理を行い、ダミーメタルを挿入する(ステップT6)。ここで、ダミーメタルは、レイアウト設計前工程でのダミーメタル追加データ量の増加による設計検証負荷を軽減するため、既存の配線メタルに影響を与えない範囲で、半導体集積回路の全体レベルで挿入される。さらに、gdsフォーマット(通常のレイアウトフォーマット)を、MEBESフォーマット等のレティクル製造装置専用フォーマットに変換し、レティクル製作データを作成する(ステップT7)。
ここで、もしレイアウト設計前工程でダミーメタルを挿入すれば、そのデータ量が増加し、あるいはその挿入作業の負担が増加するなどといった不具合が生じる。しかし、最終段階でダミーメタルを挿入した場合は、専用データフォーマットへのデータ変換が行われていることもあり、DRCやLVSなどのCADソフトウエアは、デザインルール違反やショートなどの不具合を、全データに対して検出することができない。また、この場合、ダミーメタルの挿入の配線メタルへの影響や、カップリング増加による伝播遅延時間増加に起因する信号性能劣化などを招くおそれがある。したがって、前述のように、ダミーメタルは、既存配線メタルに影響を与えない範囲で、できる限りマージンを持った広い間隔で挿入しなければならず、このため局所的にメタル占有率が低下することが多くなるといった問題がある。
本発明は、上記従来の問題を解決するためになされたものであって、可及的に多くのダミーメタルを容易に挿入することができ、局所的なメタル占有率の低下を防止することができ、またダミーメタルの挿入による既存配線メタル信号の性能の劣化を防止することができる手段を提供することを解決すべき課題ないしは目的とする。
上記課題を解決するためになされた本発明にかかる半導体集積回路装置は、いずれも、ダミーメタルと配線メタルとの離間距離が、予め設定された配置制限距離以下となる位置にはダミーメタルが配置されないようになっていることを基本的特徴とするものである。
本発明の第1の態様にかかる半導体集積回路装置は、上記基本的特徴を備え、かつ、配置制限距離が、ダミーメタルと隣り合う配線メタルの幅により異なることを特徴とする。
本発明の第2の態様にかかる半導体集積回路装置は、上記基本的特徴を備え、かつ、ダミーメタルと隣り合う配線メタルが電源ラインであるときには、電源ラインでない場合に比べて、該ダミーメタルと該配線メタルとの配置制限距離が小さい値に設定されることを特徴とする。
本発明の第3の態様にかかる半導体集積回路装置は、本発明の第2の態様にかかる半導体集積回路装置において、ダミーメタルと隣り合う配線メタルが電源ラインであるときには、該ダミーメタルと該配線メタルとが当接して配置されることができる一方、該配線メタルが電源ラインでないときには、該ダミーメタルと該配線メタルとが離間して(フローティングで)配置されることを特徴とする。
本発明の第4の態様にかかる半導体集積回路装置は、上記基本的特徴を備え、かつ、配置制限距離が、ダミーメタルと隣り合う配線メタルに添付された属性により異なることを特徴とする。
本発明の第5の態様にかかる半導体集積回路装置は、上記基本的特徴を備え、かつ、配置制限距離が、ダミーメタルと隣り合う配線メタルに添付された信号名により異なることを特徴とする。
本発明の第6の態様にかかる半導体集積回路装置は、本発明の第1〜第5の態様のいずれか1つにかかる半導体集積回路装置において、ダミーメタルに端子名が添付されていることを特徴とする。
本発明の第7の態様にかかるダミーメタルの挿入方法は、本発明の第1〜第6の態様のいずれか1つにかかる半導体集積回路装置におけるダミーメタルの挿入方法であって、ダミーパターンレイアウトと、ダミーメタルの挿入対象である配線パターンレイアウトとに対して比較DRC処理を施すことにより、ダミーメタルの挿入を行うことを特徴とする。
以上、本発明によれば、可及的に多くのダミーメタルを容易に挿入することができ、局所的なメタル占有率の低下を防止することができる。また、ダミーメタルの挿入による既存配線メタル信号の性能の劣化を防止することができる。
とくに、本発明の第1の態様によれば、従来のダミーメタル配置手法に比べて、メタル占有率を向上させることができ、CMPプロセスによる平坦化が容易となり、半導体集積回路装置の歩留まりを向上させることができる。また、ダミーメタル配置におけるカップリング容量の発生に起因する半導体集積回路装置の動作性能劣化を防止することができる。
本発明の第2の態様によっても、本発明の第1の態様の場合と同様に、メタル占有率を向上させることができ、CMPプロセスによる平坦化が容易となり、半導体集積回路装置の歩留まりを向上させることができる。
本発明の第3の態様によれば、本発明の第2の態様の場合以上にダミーメタルを追加・挿入することができ、ストレスマイグレーション耐性を向上させることができ、さらにエレクトロマイグレーションに対する耐性も向上させることができる。
本発明の第4の態様によれば、配線メタルに添付された特定の属性に応じて、ダミーメタルの配置距離を変更するので、同一の配線幅でも、ダミー挿入により、カップリング等影響を受け難い優先配線メタル信号を実現することができる。このため、同一配線幅でもダミーメタルの挿入率の高い部分を実現することができる。
本発明の第5の態様によれば、配線メタルに添付された特定の信号名に応じて、ダミーメタルの配置距離を変更するので、同一の配線幅でも、ダミー挿入により、カップリング等影響を受け難い優先配線メタル信号を実現することができる。このため、同一配線幅でもダミーメタルの挿入率の高い部分を実現することができる。
本発明の第6の態様によれば、ポストシミュレーションにおいて、ダミーメタルに任意の信号、電位を付加することが可能となる。このため、ダミーメタルを最悪、最良、標準等の条件に設定して、通常の配線メタル、優先配線メタルへの影響を配慮した検証が可能となる。
本発明の第7の態様にかかるダミーメタルの挿入方法によれば、ダミーメタル挿入によるDRCの不具合や、ダミーメタル挿入によるショートなどのLVS的不具合を事前に検出して、ダミーメタル挿入による既存配線への影響を確認することができる。このため、データ量を削減することができ、処理時間を短縮することができる。
以下、本発明の実施の形態を具体的に説明する。
図1は、本発明にかかるレイアウト設計からレティクル製作に至る半導体集積回路のレイアウト設計工程ないしダミーメタル挿入工程を示すフローチャートである。以下、このレイアウト設計工程ないしダミーメタル挿入工程を、具体的に説明する。図1に示すように、本発明にかかるレイアウト設計工程は、ステップS1〜S6からなるレイアウト設計前工程と、ステップS7〜S9からなるレイアウト設計後工程とに大別される。
本発明にかかるこのレイアウト設計工程ないしダミーメタル挿入工程は、要するに、図16に示す従来技術にかかるレイアウト設計工程ないしダミーメタル挿入工程のレイアウト設計前工程に、ダミーレイアウト生成ステップと、比較DRCステップとを追加する一方、レイアウト設計後工程のEB処理におけるダミーメタルの挿入を削除した点に特徴がある。
具体的には、まず、ダミーメタル挿入の対象となる配線メタルレイアウト(レイアウト)を作成する(ステップS1)。この配線メタルレイアウトの作成は、自動配置配線又はマニュアルによるレイアウト作成であるが、その具体的な手法はどのようなものでもよい。すなわち、本発明にかかるレイアウト設計手法ないしダミーメタル挿入手法は、かかる配線メタルレイアウトの作成手法には依存しない。
そして、ステップS1と並行して、あるいはこれと前後して、基準ダミーメタルパターン(ダミーレイアウト)を作成する(ステップS2)。
図2に、かかる基準ダミーメタルパターンの一例を示す。図2に示すように、この基準ダミーメタルパターンは、ダミーメタル1とダミーメタル配置制限領域2とからなる矩形の基準パターン(単位パターン)を、縦方向と横方向とに配列して、全体として矩形状にしたものである。すなわち、このダミーメタルレイアウトは、基準パターンを、少なくとも、ステップS1で作成される配線メタルレイアウトの領域にアレイ状に配置したものである。
次に、前記のステップS1で作成された配線メタルレイアウト(レイアウト)と、ステップS2で作成された基準ダミーメタルパターン(ダミーレイアウト)とに基づいて、比較DRC処理によりレイアウトデータを抽出し、配線メタル層の存在しない部分のダミーメタルレイアウトを生成する(ステップS3)。ここで、比較DRCは、後で詳しく説明するルールファイルに従って、DRC(デザイン・ルール・チェック)やLVS(レイアウトvs回路図)を実施するレイアウト検証ツール(例えば、Cadence社製「Dracula」、MentorGraphics社製「Calibre」、Avanti社製「Heacules」等)を用いて、CAD処理により行う。そして、配線メタルレイアウトにダミーメタルレイアウトを配置すれば、パターンレイアウトが完成する。
続いて、このパターンレイアウトを、DRC(デザイン・ルール・チェック)又はLVS(レイアウトvs回路チェック)で検証する(ステップS4)。そして、ポストレイアウト検証(LPE)を行い、トランジスタデバイスの配置、配線の抵抗及び容量を検証する(ステップS5)。これにより、gdsフォーマットのパターンレイアウトデータが得られる(ステップS6)。
レイアウト設計後工程においては、まずOPC(光近接効果補正)処理によりパターン追加を行う(ステップS7)。続いて、レティクル製造装置へのフォーマット変換であるEB処理を行う(ステップS8)。なお、ここでは、図16に示す従来技術にかかるレイアウト設計手法とは異なり、ダミーメタルは挿入しない。さらに、gdsフォーマット(通常のレイアウトフォーマット)を、MEBESフォーマット等のレティクル製造装置専用フォーマットに変換し、レティクル製作データを作成する(ステップS9)。
ところで、ステップS3で用いられるルールファイルとしては、種々のものを用いることができる。以下、このようなルールファイルの具体例を説明する。なお、半導体集積回路装置における配線メタルとしては、一般に、例えば次のようなものが存在する。
(A)配線効率を考慮したデザインルールの最小幅の、あるいは間隔を基準とした通常の配線メタル。
(B)配線の抵抗値を下げ、カップリング容量を考慮した、通常の配線メタルより幅の広い間隔を採用したクロック信号などの優先配線メタル。
(C)電源供給のための、幅の広い電源メタル。
(1) ルールファイル1
ルールファイル1は、ダミーメタルと配線メタルとの離間距離(配置間隔)の制限値、すなわちダミーメタルの配置制限距離を、配線メタルの種類によらず、すなわち配線メタルが上記配線種(A)、(B)、(C)のいずれであるかによらず、配線メタルの幅により変更する(変化させる)ことを特徴とする。
このルールファイル1を実施する場合は、図1に示すステップS3におけるDRC用ルールにおいて、特定の値で配線メタルをアンダーサイズした後、同値又はそれ以上でオーバサイズするといったサイジング・ルールでデータ処理を施すことにより、配線メタル幅に応じてダミーメタルの配置制限距離ないし離間距離(配置間隔)を変更することが可能である。
図3(a)〜(c)と図4(a)、(b)に、ルールファイル1を用いた場合におけるパターンレイアウトの一例を示す。ここで、図3(a)は、ダミーメタル挿入前のパターンレイアウト(すなわち、配線メタルレイアウト)を示している。図3(b)は、基準パターン(単位パターン)を示している。図3(c)は、図3(a)に示すパターンレイアウトに、図3(b)に示す基準パターンを組み合せてなる基準ダミーメタルパターンを重ね合わせたパターンレイアウトを示している。図4(a)は、ダミーメタル挿入後のパターンレイアウトを示している。図4(b)は、ルールファイル1における、基準パターンのダミーメタル配置制限領域(ダミーメタルの配置制限距離)を変更する際の変更ルールを示している。
この例では、図3(a)に示すダミーメタル挿入前のパターンレイアウトデータと、図2に示す基準ダミーメタルパターンとに、比較DRC処理を施した結果が、図4(a)に示すパターンレイアウトである。その際、図4(b)に示すル変更ールを適用する。図4(b)に示す変更ルールでは、1目盛幅又は2目盛幅の配線メタル4については、配置制限距離を4目盛とし、4目盛幅の配線メタル4については、配置制限距離を1目盛としている。この変更ルールを用いることにより、例えば図15(b)に示す従来技術にかかるパターンレイアウトではダミーメタルが配置されない(1)、(2)及び(4)の領域にも、ダミーメタル1を追加・挿入することができる。
このルールファイル1によれば、通常の配線メタル、クロック信号等の優先配線メタル、電源メタル等と、ダミーメタル1との離間距離ないし配置制限距離を上記変更ルールに従って変更することにより、該離間距離が一律である従来のダミーメタル配置手法に比べて、局所的な領域を含めたメタル占有率を向上させることができる。また、CMPプロセスによる平坦化が容易となり、半導体集積回路装置の歩留まりを向上させることができる。さらに、優先配線メタルに対するダミーメタル1の配置制限距離を大きく設定して区別することができるので、ダミーメタル配置におけるカップリング容量の発生による信号伝播遅延時間の増加に起因する半導体集積回路装置の動作性能劣化を防止することができる。
(2) ルールファイル2
ルールファイル2は、電源ライン以外の通常の配線メタルについてはルールファイル1の場合と同様であるが、電源ラインである配線メタル(電源メタル)については、ダミーメタルと配線メタルとの配置距離を、通常の配線メタルの場合に比べて小さくすることを特徴とする。
このルールファイル2では、電源メタルが特定幅である場合、ルールファイル1の場合と同様のサイジング・ルールでデータ処理を施し、電源メタルを抽出する。あるいは、LVS的手法により、電源端子名を認識させ、そのメタルとVIAホールとを含めた接続性を認識させることにより、電源メタルを抽出し、電源メタルとそれ以外の配線メタルとで、ダミーメタルの配置制限距離を変更する。
図5(a)〜(c)と図6(a)、(b)とに、ルールファイル2を用いた場合におけるパターンレイアウトの一例を示す。ここで、図5(a)は、ダミーメタル挿入前のパターンレイアウトを示している。図5(b)は、基準パターンを示している。図5(c)は、図5(a)に示すパターンレイアウトに、図5(b)に示す基準パターンを組み合せてなる基準ダミーメタルパターンを重ね合わせたパターンレイアウトを示している。図6(a)は、ダミーメタル挿入後のパターンレイアウトを示している。図6(b)は、ルールファイル2における、基準パターンのダミーメタル配置制限領域を変更する際の変更ルールを示している。
このルールファイル2では、電源メタル5は、配線幅にかかわりなく、配置制限を1目盛としている。この場合、図6(a)から明らかなとおり、図15(b)に示す従来技術にかかるパターンレイアウトではダミーメタルが配置されない(1)、(2)、(3)及び(4)の領域にもダミーメタル1を追加・挿入することができる。したがって、ルールファイル1による場合(図4(a))にはダミーメタルを配置することができなかった図15(b)中の(3)の領域にも、ダミーメタル1を追加・挿入することができる。
ルールファイル2によれば、電源メタル5は信号伝播配線ではないので、ダミーメタル1の配置制限距離を狭くすることにより、ルールファイル1の場合と同様に、配置制限距離が一律である従来のダミーメタル配置手法に比べて、局所的な領域を含めたメタル占有率を向上させることができる。また、CMPプロセスによる平坦化が容易となり、半導体集積回路装置の歩留まりを向上させることができる。
(3)ルールファイル3
ルールファイル3は、ルールファイル2の場合と同様に、ダミーメタルと配線メタルとの離間距離(ダミーメタルの配置制限距離)を、通常の配線メタルについてはルールファイル1の場合と同様に変化させるとともに、、電源メタルについては通常の配線メタルの場合に比べて小さくする。そして、電源メタルの場合は、ダミーメタルを電源メタルと接するようにして配置する。
図7(a)〜(c)と図8(a)、(b)とに、ルールファイル3を用いた場合におけるパターンレイアウトの一例を示す。ここで、図7(a)は、ダミーメタル挿入前のパターンレイアウトを示している。図7(b)は、基準パターンを示している。図7(c)は、図7(a)に示すパターンレイアウトに、図7(b)に示す基準パターンを組み合せてなる基準ダミーメタルパターンを重ね合わせたパターンレイアウトを示している。図8(a)は、ダミーメタル挿入後のパターンレイアウトを示している。図8(b)は、ルールファイル3におけるダミーメタル配置制限領域を変更する際の変更ルールを示している。
このルールファイル3では、電源メタル5は、配線幅にかかわりなく配置制限を1目盛としているので、ルールファイル2の場合と同様にダミーメタル1を挿入することができる。さらに、ダミーメタル1を電源メタル5と接するようにしているので、図8(a)から明らかなとおり、ルールファイル2の場合に比べて、図15(b)中の(4)、(5)の領域のダミーメタル1の面積が増加している。
ルールファイル3によれば、ダミーメタル1を電源メタル5に当接させるようにしているので、ルールファイル2の場合よりも多くのダミーメタル1を追加・挿入することができる。また、電源メタル5にダミーメタルを当接させて配置することにより、局所的ではあるが電源配線の幅を拡大することができるので、局所的な電源補強を達成することができる。これにより、ストレスマイグレーション耐性を向上させることができる。さらに、ダミーメタル1と当接して配置された電源メタル5は、電源電流許容量を増加させるので、エレクトロマイグレーションに対する耐性も向上させることができる。
(4)ルールファイル4
ルールファイル4は、ダミーメタルと配線メタルとの離間距離(ダミーメタルの配置制限距離)を、配線メタルに特定の属性が添付されているときには、該属性が添付されていないときに比べて大きくすることを特徴とする。なお、属性は、データタイプ又はカバーレイヤなどで設定される。
図9(a)〜(c)と図10(a)、(b)とに、ルールファイル4によるパターンレイアウトの一例を示す。ここで、図9(a)は、ダミーメタル挿入前のパターンレイアウトを示している。図9(b)は、基準パターンを示している。図9(c)は、図9(a)に示すパターンレイアウトに、図9(b)に示す基準パターンを組み合せてなる基準ダミーメタルパターンを重ね合わせたパターンレイアウトを示している。図10(a)は、ダミーメタル挿入後のパターンレイアウトを示している。図10(b)は、ルールファイル4における基準パターンのダミーメタル配置制限領域を変更する変更ルールを示している。
図10(a)から明らかなとおり、このルールファイル4では、図15(b)に示す従来技術にかかるパターンレイアウトではダミーメタルが配置されない(1)、(2)、(3)及び(4)の領域にも、ダミーメタル1を追加・挿入することができる。
ルールファイル4によれば、特定の属性(信号属性)が添付された配線メタル6については、その属性に応じて、ダミーメタル1の配置制限距離が変更される。これにより、同一の配線幅でも、ダミーメタル1の挿入により、カップリング等の影響を受け難い優先配線メタル信号を実現することができる。このため、同一配線幅でもダミーメタル1の挿入率の高い部分を実現することができる。これは、とくに、クロック、バス等に有効である。
(5)ルールファイル5
ルールファイル5は、ダミーメタルと配線メタルとの離間距離(ダミーメタルの配置制限距離)を、配線メタルに特定の信号名が添付されているときに、信号名が添付されていないときに比べて大きくすることを特徴とする。なお、属性は、データタイプ又はカバーレイヤなどで設定される。
この場合、特定の信号名が添付されている配線メタルでは、ルールファイル4における特定の属性が添付されているいて配線メタル6と同様の結果となる。他方、配線メタルに特定の信号名が添付されていないときには、ルールファイル4において配線メタルに特定の属性が添付されていないときと同様の結果となる。
以上のとおり、種々のルールファイルを用いることができる。なお、ルールファイル1〜3を用いる場合は、生成されたダミーメタル1に任意の端子名を付加してもよい。
図11に、ルールファイル1を用いた場合において、ダミーメタル1に端子名「Z」を付加した例を示す。
ところで、例えば前記のルールファイル5によれば、ポストシミュレーションにおいて、フローティングタイプのダミーメタル寄生容量を考慮することは困難である。しかし、この図1に示すレイアウト設計手法ないしダミーメタル挿入手順におけるDRC処理等のレイアウトデザイン工程において、ダミーメタル1を挿入するときに、このダミーメタル1に端子名を付加すれば、ポストシミュレーションでダミーメタル1に任意の信号、電位等を付加することができる。したがって、ダミーメタル1を最悪、最良、標準等の条件に設定して、通常の配線メタル、優先配線メタルへの影響を配慮した検証が可能となる。
また、配線メタルに特定の信号名が添付された場合、その属性に応じて、ダミーメタル1の配置制限距離を変更することにより、同一の配線幅でも、ダミーメタル1の挿入により、カップリング等の影響を受け難い優先配線メタル信号を実現することができる。このため、同一配線幅でも、ダミーメタル1の挿入率の高い部分を実現することができる。これは、とくに、クロック、バス等に有効である。
このように、図1に示すレイアウト設計手法ないしダミーメタル挿入手法によれば、ダミーメタル1を自動挿入することにより、ダミーメタル1の挿入によるDRCの不具合、ダミーメタル1の挿入によるショートなどのLVSの不具合を事前に検出することができる。これにより、ダミーメタル1の挿入による既存配線への影響を確認することが可能となる。
さらに、パターンレイアウトが階層的にデザインされている場合、ダミーメタル1の挿入処理をレイアウト階層毎に施すことにより、該階層レイアウトが繰り返し配置されていれば、半導体集積回路全体に対してダミーメタル挿入処理をフラットで実施した場合に比べて、データ量を削減することができる。このため、レイアウト設計後工程での処理時間を短縮することができる。
また、レイアウト設計前工程におけるダミーメタル1の挿入の、例えばレイアウト設計後工程におけるOPC処理の負荷への影響については、OPC処理時に挿入されたルールファイル4を用いた場合におけるダミーメタル1の端子名を認識することにより、又はダミーメタル1に同一のデータを複写して専用のカバーレイヤを利用し、その領域について処理を除外することにより、OPC処理の負荷を軽減することができる。
本発明にかかるレイアウト設計工程ないしダミーメタル挿入工程のフローチャートである。 基準ダミーメタルパターンを示す図である。 (a)はルールファイル1を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、(b)はダミーメタルの基準パターンを示す図であり、(c)は(a)に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図である。 (a)はルールファイル1を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図であり、(b)はルールファイル1におけるダミーメタル配置制限領域の変更ルールを示す図である。 (a)はルールファイル2を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、(b)はダミーメタルの基準パターンを示す図であり、(c)は(a)に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図である。 (a)はルールファイル2を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図であり、(b)はルールファイル2におけるダミーメタル配置制限領域の変更ルールを示す図である。 (a)はルールファイル3を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、(b)はダミーメタルの基準パターンを示す図であり、(c)は(a)に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図である。 (a)はルールファイル3を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図であり、(b)はルールファイル3におけるダミーメタル配置制限領域の変更ルールを示す図である。 (a)はルールファイル4を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、(b)はダミーメタルの基準パターンを示す図であり、(c)は(a)に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図である。 (a)はルールファイル4を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図であり、(b)はルールファイル4におけるダミーメタル配置制限領域の変更ルールを示す図である。 ルールファイル5を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図である。 CMPによるCu層の形成手法を示す工程図である。 CMPにより平坦化された広いCu層及び狭いCu層の表面の形状を示す図である。 (a)は従来のダミーメタルの挿入手法を用いた場合のダミーメタル挿入前のパターンレイアウトを示す図であり、(b)はダミーメタルの基準パターンを示す図である。 (a)は図14(a)に示すパターンレイアウトに基準ダミーメタルパターンを重ね合わせた図であり、(b)は従来のダミーメタルの挿入手法を用いた場合のダミーメタル挿入後のパターンレイアウトを示す図である。 従来のレイアウト設計工程ないしダミーメタル挿入工程のフローチャートである。
符号の説明
1…ダミーメタル、2…ダミーメタル配置制限領域、3…データ領域、4…配線メタル、5…電源メタル(電源ラインである配線メタル)、6…属性が添付された配線メタル、101…膜間膜、102…レジスト、103…Cu層、104…バリア層、111…ダミーメタル、112…ダミーメタル配置制限領域、113…データ領域、114…配線メタル。

Claims (1)

  1. ダミーメタルと配線メタルとの離間距離が、予め設定された配置制限距離以下となる位置には、ダミーメタルが配置されないようになっている半導体集積回路装置において、
    上記配置制限距離が、ダミーメタルと隣り合う配線メタルの幅により異なることを特徴とする半導体集積回路装置。
JP2006287686A 2006-10-23 2006-10-23 半導体集積回路装置 Pending JP2007036290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006287686A JP2007036290A (ja) 2006-10-23 2006-10-23 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006287686A JP2007036290A (ja) 2006-10-23 2006-10-23 半導体集積回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002078557A Division JP4469539B2 (ja) 2002-03-20 2002-03-20 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007036290A true JP2007036290A (ja) 2007-02-08

Family

ID=37795060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006287686A Pending JP2007036290A (ja) 2006-10-23 2006-10-23 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP2007036290A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069325A (ja) * 2007-09-12 2009-04-02 Sony Corp 表示装置
US8527917B2 (en) 2008-01-25 2013-09-03 Ricoh Company, Ltd. Semiconductor cell for photomask data verification and semiconductor chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009069325A (ja) * 2007-09-12 2009-04-02 Sony Corp 表示装置
US8527917B2 (en) 2008-01-25 2013-09-03 Ricoh Company, Ltd. Semiconductor cell for photomask data verification and semiconductor chip

Similar Documents

Publication Publication Date Title
US8312408B2 (en) Method and design system for semiconductor integrated circuit
US7844934B2 (en) Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction
US7739632B2 (en) System and method of automated wire and via layout optimization description
US9892224B2 (en) Method of forming masks
JP4480255B2 (ja) 半導体回路の寄生素子抽出装置及び寄生素子抽出方法
US7859111B2 (en) Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device
CN104885193A (zh) 用于双图案微影术的金属密度分布
JP2004158532A (ja) レイアウト生成ツールおよび半導体集積回路
CN105488244B (zh) 用于设计半导体装置的方法和系统
TW201804592A (zh) 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片
JP4469539B2 (ja) 半導体集積回路装置の製造方法
JP2007335850A (ja) 半導体集積回路、半導体集積回路の配線パターン設計方法および配線パターン設計装置
JP4768500B2 (ja) 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
JP2006156998A (ja) パターン発生方法、半導体装置の製造方法、半導体装置及びプログラム
JP2008078467A (ja) 特定用途向け半導体集積回路及びその製造方法
US10169525B2 (en) Multiple-depth trench interconnect technology at advanced semiconductor nodes
US7197737B1 (en) Techniques for placing dummy features in an integrated circuit based on dielectric pattern density
JP2007036290A (ja) 半導体集積回路装置
US20120306106A1 (en) Semiconductor device having dummy pattern and design method thereof
JP4799858B2 (ja) 半導体集積回路の自動設計方法
Hui et al. Hotspot detection and design recommendation using silicon calibrated CMP model
JP2009026045A (ja) 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
JP2006165040A (ja) 半導体装置及び半導体装置のパターン設計方法
US7890918B2 (en) Method of designing semiconductor device
US11934764B2 (en) Routing and manufacturing with a minimum area metal structure

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Effective date: 20071001

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080617

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

A02 Decision of refusal

Effective date: 20090421

Free format text: JAPANESE INTERMEDIATE CODE: A02