JP2007036290A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2007036290A JP2007036290A JP2006287686A JP2006287686A JP2007036290A JP 2007036290 A JP2007036290 A JP 2007036290A JP 2006287686 A JP2006287686 A JP 2006287686A JP 2006287686 A JP2006287686 A JP 2006287686A JP 2007036290 A JP2007036290 A JP 2007036290A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- dummy metal
- layout
- wiring
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体集積回路においては、ダミーメタル1と配線メタル4との離間距離が予め設定された配置制限距離以下となる位置には、ダミーメタル1が配置されないようになっている。この配置制限距離は、ダミーメタル1と隣り合う配線メタル4の幅により好ましく変更される。これにより、配線メタルレイアウトに対して、可及的に多くのダミーメタル1を容易に挿入することができ、ダミーメタル1の挿入による既存配線メタル信号の性能の劣化を有効に防止することができるようになっている。
【選択図】図4
Description
図12に示すように、この配線層形成手法では、まず工程1で、複数(3層)の層間膜101と、複数(2層)のレジスト102と、Cu層103とからなる半導体装置の上面に、所定のパターンを伴ったバリア層104を形成する(トレンチ・リソグラフィ工程)。続いて、工程2で、最上の層間膜101に対してエッチングを施し、この層間膜101に穴部(溝部)を形成した上で、バリア層104を除去する(トレンチ・エッチング/ストリップ工程)。
一般に、メタル層のパターンレイアウトの均一性は、その製造プロセスにおいて、メタル占有率という指標でもってデザインルールとして定義される。そして、メタル層のレイアウト設計は、DRC(デザイン・ルール・チェック)により、CADを用いてその適切性が確認される。
なお、いずれのダミーメタルにおいても、配線メタルの混雑度や配線メタルとの離間距離、すなわち配線メタルからの距離の差異により、均一なレイアウトは困難となることが多く、このため局所的にはメタル占有率が未達成となることが多いといった問題がある。
図14(a)は、ダミーメタル挿入前におけるパターンレイアウト(配線メタルレイアウト)を示している。図14(a)に示すように、データ領域113内には、複数の配線メタル114が配置されている。なお、データ領域113の下側又は左側の目盛は、デザインルールを表す目盛りである。ここで、配線メタル114は、1目盛幅ないし1目盛間隔で配置することができる。
また、図15(b)は、上記ダミーメタル配置制限にかからない(配置可能条件満たす)ダミーメタル111のみを残した、ダミーメタル挿入後の最終のパターンレイアウトを示している。図15(b)から明らかなとおり、6か所にダミーメタル111が挿入されている。
とくに、本発明の第1の態様によれば、従来のダミーメタル配置手法に比べて、メタル占有率を向上させることができ、CMPプロセスによる平坦化が容易となり、半導体集積回路装置の歩留まりを向上させることができる。また、ダミーメタル配置におけるカップリング容量の発生に起因する半導体集積回路装置の動作性能劣化を防止することができる。
図1は、本発明にかかるレイアウト設計からレティクル製作に至る半導体集積回路のレイアウト設計工程ないしダミーメタル挿入工程を示すフローチャートである。以下、このレイアウト設計工程ないしダミーメタル挿入工程を、具体的に説明する。図1に示すように、本発明にかかるレイアウト設計工程は、ステップS1〜S6からなるレイアウト設計前工程と、ステップS7〜S9からなるレイアウト設計後工程とに大別される。
図2に、かかる基準ダミーメタルパターンの一例を示す。図2に示すように、この基準ダミーメタルパターンは、ダミーメタル1とダミーメタル配置制限領域2とからなる矩形の基準パターン(単位パターン)を、縦方向と横方向とに配列して、全体として矩形状にしたものである。すなわち、このダミーメタルレイアウトは、基準パターンを、少なくとも、ステップS1で作成される配線メタルレイアウトの領域にアレイ状に配置したものである。
(A)配線効率を考慮したデザインルールの最小幅の、あるいは間隔を基準とした通常の配線メタル。
(B)配線の抵抗値を下げ、カップリング容量を考慮した、通常の配線メタルより幅の広い間隔を採用したクロック信号などの優先配線メタル。
(C)電源供給のための、幅の広い電源メタル。
ルールファイル1は、ダミーメタルと配線メタルとの離間距離(配置間隔)の制限値、すなわちダミーメタルの配置制限距離を、配線メタルの種類によらず、すなわち配線メタルが上記配線種(A)、(B)、(C)のいずれであるかによらず、配線メタルの幅により変更する(変化させる)ことを特徴とする。
ルールファイル2は、電源ライン以外の通常の配線メタルについてはルールファイル1の場合と同様であるが、電源ラインである配線メタル(電源メタル)については、ダミーメタルと配線メタルとの配置距離を、通常の配線メタルの場合に比べて小さくすることを特徴とする。
ルールファイル3は、ルールファイル2の場合と同様に、ダミーメタルと配線メタルとの離間距離(ダミーメタルの配置制限距離)を、通常の配線メタルについてはルールファイル1の場合と同様に変化させるとともに、、電源メタルについては通常の配線メタルの場合に比べて小さくする。そして、電源メタルの場合は、ダミーメタルを電源メタルと接するようにして配置する。
ルールファイル4は、ダミーメタルと配線メタルとの離間距離(ダミーメタルの配置制限距離)を、配線メタルに特定の属性が添付されているときには、該属性が添付されていないときに比べて大きくすることを特徴とする。なお、属性は、データタイプ又はカバーレイヤなどで設定される。
ルールファイル5は、ダミーメタルと配線メタルとの離間距離(ダミーメタルの配置制限距離)を、配線メタルに特定の信号名が添付されているときに、信号名が添付されていないときに比べて大きくすることを特徴とする。なお、属性は、データタイプ又はカバーレイヤなどで設定される。
図11に、ルールファイル1を用いた場合において、ダミーメタル1に端子名「Z」を付加した例を示す。
Claims (1)
- ダミーメタルと配線メタルとの離間距離が、予め設定された配置制限距離以下となる位置には、ダミーメタルが配置されないようになっている半導体集積回路装置において、
上記配置制限距離が、ダミーメタルと隣り合う配線メタルの幅により異なることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006287686A JP2007036290A (ja) | 2006-10-23 | 2006-10-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006287686A JP2007036290A (ja) | 2006-10-23 | 2006-10-23 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002078557A Division JP4469539B2 (ja) | 2002-03-20 | 2002-03-20 | 半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007036290A true JP2007036290A (ja) | 2007-02-08 |
Family
ID=37795060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006287686A Pending JP2007036290A (ja) | 2006-10-23 | 2006-10-23 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007036290A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009069325A (ja) * | 2007-09-12 | 2009-04-02 | Sony Corp | 表示装置 |
US8527917B2 (en) | 2008-01-25 | 2013-09-03 | Ricoh Company, Ltd. | Semiconductor cell for photomask data verification and semiconductor chip |
-
2006
- 2006-10-23 JP JP2006287686A patent/JP2007036290A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009069325A (ja) * | 2007-09-12 | 2009-04-02 | Sony Corp | 表示装置 |
US8527917B2 (en) | 2008-01-25 | 2013-09-03 | Ricoh Company, Ltd. | Semiconductor cell for photomask data verification and semiconductor chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8312408B2 (en) | Method and design system for semiconductor integrated circuit | |
US7844934B2 (en) | Method for designing a semiconductor integrated circuit layout capable of reducing the processing time for optical proximity effect correction | |
US9892224B2 (en) | Method of forming masks | |
US7739632B2 (en) | System and method of automated wire and via layout optimization description | |
JP4480255B2 (ja) | 半導体回路の寄生素子抽出装置及び寄生素子抽出方法 | |
US7859111B2 (en) | Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device | |
CN104885193A (zh) | 用于双图案微影术的金属密度分布 | |
JP2004158532A (ja) | レイアウト生成ツールおよび半導体集積回路 | |
CN105488244B (zh) | 用于设计半导体装置的方法和系统 | |
TW201804592A (zh) | 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片 | |
JP4469539B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2007335850A (ja) | 半導体集積回路、半導体集積回路の配線パターン設計方法および配線パターン設計装置 | |
JP4768500B2 (ja) | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム | |
JP2006156998A (ja) | パターン発生方法、半導体装置の製造方法、半導体装置及びプログラム | |
JP2008078467A (ja) | 特定用途向け半導体集積回路及びその製造方法 | |
US10169525B2 (en) | Multiple-depth trench interconnect technology at advanced semiconductor nodes | |
US7197737B1 (en) | Techniques for placing dummy features in an integrated circuit based on dielectric pattern density | |
JP2007036290A (ja) | 半導体集積回路装置 | |
US20120306106A1 (en) | Semiconductor device having dummy pattern and design method thereof | |
JP4799858B2 (ja) | 半導体集積回路の自動設計方法 | |
Hui et al. | Hotspot detection and design recommendation using silicon calibrated CMP model | |
JP2009026045A (ja) | 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法 | |
JP2006165040A (ja) | 半導体装置及び半導体装置のパターン設計方法 | |
US7890918B2 (en) | Method of designing semiconductor device | |
US11934764B2 (en) | Routing and manufacturing with a minimum area metal structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Effective date: 20071001 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080617 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
A02 | Decision of refusal |
Effective date: 20090421 Free format text: JAPANESE INTERMEDIATE CODE: A02 |