TW201804592A - 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片 - Google Patents

用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片 Download PDF

Info

Publication number
TW201804592A
TW201804592A TW106113320A TW106113320A TW201804592A TW 201804592 A TW201804592 A TW 201804592A TW 106113320 A TW106113320 A TW 106113320A TW 106113320 A TW106113320 A TW 106113320A TW 201804592 A TW201804592 A TW 201804592A
Authority
TW
Taiwan
Prior art keywords
layer
hard mask
ild
wires
conductive
Prior art date
Application number
TW106113320A
Other languages
English (en)
Other versions
TWI730081B (zh
Inventor
啟文 林
羅伯特 布里斯托
理查 史肯克
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201804592A publication Critical patent/TW201804592A/zh
Application granted granted Critical
Publication of TWI730081B publication Critical patent/TWI730081B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

用於後段製程(BEOL)間隔物為基內連之以光桶來圖案化的削減栓塞與突片係被說明。於一範例中，用於半導體結構之後段製程(BEOL)金屬化層包括被設置於基板上面之層間介電質(ILD)層。複數條導線係沿第一方向被設置於該ILD層中。導電突片係被設置於該ILD層中，該導電突片耦接沿正交該第一方向的第二方向之該等複數條導線的其中兩條。導電通孔係耦接該等複數條導線之其中一條，該導電通孔具有通孔硬遮罩於其上。該ILD層、該等複數條導線、該導電突片、及該通孔硬遮罩中之各者的最上面的表面係彼此在同一平面上。

Description

用於後段製程(BEOL)間隔物為基內連之以光桶來圖案化的削減栓塞與突片
本發明之實施例係有關半導體結構及處理之領域，且具體言之，有關用於後段製程(BEOL)間隔物為基內連(interconnect)之以光桶來圖案化的削減栓塞與突片。
過去幾十年，積體電路中之特徵的標度(scaling)已為不斷成長的半導體產業背後之驅動力。越來越小的特徵賦能功能單元於半導體晶片之有限晶片面積上之增加的密度。舉例來說，縮小電晶體尺寸允許晶片上增加的數量之記憶體或邏輯裝置之結合，提供所製造的產品具有增加的容量。然而，對於不斷增加的容量之驅動並不是沒有問題。最佳化各裝置的效能之需要變得越來越重要。
積體電路一般包括導電微電子結構(其於該領域中被已知為通孔(vias))以將在通孔之上的金屬線或其他內連電性地連接至在通孔之下的金屬線或其他內連。通孔典型地藉由微影製程來形成。代表地，光阻層可在介電層上被旋轉塗敷，該光阻層可透過經圖案化的遮罩而被暴露至圖案化光化放射，且然後經暴露的層可被顯影以形成在光阻層內之開口。接著，該通孔之開口可藉由使用於光阻層中之該開口作為蝕刻遮罩而被蝕刻於介電層內。此開口被稱為通孔開口。最後，通孔開口可被充填一或多個金屬或其他導電材料以形成通孔。
過去，通孔的尺寸與間隔已被不斷地減少，且可預期的在未來，對於至少一些類型的積體電路(例如先進微處理器、晶片組組件、圖形晶片等)，通孔的尺寸與間隔將持續不斷地減少。通孔的尺寸之一種測量為通孔開口之關鍵尺寸。通孔的間隔之一種測量為通孔節距。通孔節距表示最接近的相鄰通孔之間的中心對中心距離。
當藉由此微影製程來圖案化具有極小節距之極小通孔時，數項挑戰自己呈現，特別是當節距為約70-90奈米(nm)或更少及/或當通孔開口之關鍵尺寸為約35nm或更少時。一項挑戰是通孔與覆在上面的內連之間的覆蓋、及通孔與在下面鋪設的內連(landing interconnect)之間的覆蓋通常需要被控制至通孔節距的四分之一的等級之高容差。隨著與時俱進，通孔節距標度越來越小，覆蓋容差甚至趨於以微影設備無法跟上的速度和 節距一同縮小。
另一項挑戰是通孔開口的關鍵尺寸通常傾向較微影掃描器之解析能力快來進行標度。縮小技術存在以縮小通孔開口之關鍵尺寸。然而，縮小量傾向被最小通孔節距所限制，以及藉由縮小處理之能力(其為充分地光學鄰近校正(optical proximity correction；OPC)中性，及不充分地妥協線寬粗糙度(line width roughness；LWR)及/或關鍵尺寸一致性(critical dimension uniformity；CDU))。
還有一項挑戰是當通孔開口之關鍵尺寸減少時，光阻之LWR及/或CDU特性通常需要改善，以在關鍵尺寸預算上維持總共一樣的量。然而，目前，大多數的光阻之LWR及/或CDU特性並沒有隨著通孔開口之關鍵尺寸的減少而迅速地改善。
再一項挑戰是極小通孔節距通常傾向小於甚至極紫外線(extreme ultraviolet；EUV)微影掃描器之解析能力。結果，一般數個不同的微影遮罩可被使用，其傾向增加成本。於某個點上，若節距持續減少，則其可能無法(即使是用多個遮罩)使用EUV掃描器來對於這些極小節距打印(print)通孔開口。以上因素亦有關考慮介電栓塞與後段製程(BEOL)金屬內連結構的金屬線之中的金屬線末端之佈置與標度。
因此，在用以製造金屬線、金屬通孔、及介電栓塞的後段金屬化製造技術之領域中的改善是需要的。
100‧‧‧傳統BEOL金屬化層
102‧‧‧層間介電質層
104‧‧‧導線
106‧‧‧栓塞
108‧‧‧布線
110‧‧‧導線
112‧‧‧導電通孔
150‧‧‧BEOL金屬化層
152‧‧‧層間介電質層
154‧‧‧導線
156‧‧‧栓塞
158‧‧‧導電突片
200‧‧‧金屬層
202‧‧‧覆蓋硬遮罩層
204‧‧‧第一圖案化遮罩
206‧‧‧第二圖案化遮罩
208‧‧‧第三圖案化遮罩
210‧‧‧第四圖案化遮罩
212‧‧‧開口
214‧‧‧第一光桶
216‧‧‧深硬遮罩區域
218‧‧‧淺硬遮罩
220‧‧‧開口
222‧‧‧第二光桶
224‧‧‧深硬遮罩區域
226‧‧‧淺硬遮罩
228‧‧‧第三圖案化遮罩
230‧‧‧第三光桶
232‧‧‧經圖案化的金屬層
234‧‧‧深硬遮罩區域
236‧‧‧ILD層
238‧‧‧導電突片
240‧‧‧導電通孔
242‧‧‧栓塞
300‧‧‧金屬層
302‧‧‧覆蓋硬遮罩層
304‧‧‧第一光柵硬遮罩
306‧‧‧第二光柵硬遮罩
308‧‧‧覆在上面的硬遮罩
310‧‧‧第三硬遮罩
312‧‧‧第四硬遮罩
314‧‧‧開口
316‧‧‧光桶
318‧‧‧蝕刻溝渠
320‧‧‧第一次圖案化的硬遮罩
322‧‧‧第一次圖案化的金屬層
324‧‧‧導電通孔
326‧‧‧深硬遮罩區域
328‧‧‧淺硬遮罩區域
330‧‧‧開口
332‧‧‧光桶
334‧‧‧第二次圖案化的硬遮罩
336‧‧‧溝渠
338‧‧‧深硬遮罩區域
340‧‧‧淺硬遮罩區域
342‧‧‧第三次圖案化的硬遮罩
344‧‧‧第二次圖案化的金屬層
346‧‧‧深硬遮罩區域
348‧‧‧開口
350‧‧‧光桶
352‧‧‧第四次圖案化的硬遮罩
354‧‧‧溝渠
356‧‧‧第三次圖案化的金屬層
358‧‧‧通孔蓋
360‧‧‧層間介電質
361‧‧‧ILD回填
362‧‧‧介電栓塞
364‧‧‧導線
366‧‧‧導電突片
399‧‧‧ILD層
400‧‧‧金屬層
400’‧‧‧被圖案化的金屬層
402‧‧‧硬遮罩層
402’‧‧‧被圖案化的硬遮罩
404‧‧‧層
404’‧‧‧層
406‧‧‧層
406’‧‧‧層
408‧‧‧被圖案化的光阻層
410‧‧‧開口
412‧‧‧開口
414‧‧‧開口
500‧‧‧開始結構
502‧‧‧層間介電質(ILD)層
504‧‧‧硬遮罩材料層
506‧‧‧經圖案化的遮罩
508‧‧‧間隔物
510‧‧‧經圖案化的遮罩
700‧‧‧計算裝置
702‧‧‧基板
704‧‧‧處理器
706‧‧‧通訊晶片
800‧‧‧內插器
802‧‧‧第一基板
804‧‧‧第二基板
806‧‧‧球狀柵格陣列
808‧‧‧金屬內連
810‧‧‧通孔
812‧‧‧穿矽通孔
814‧‧‧嵌入式裝置
第1A圖顯示使用間隔物為基節距劃分來圖案化之傳統後段製程(BEOL)金屬化層的平面圖。
第1B圖顯示根據本發明之實施例具有耦接金屬化層之金屬線的導電突片之後段製程(BEOL)金屬化層的平面圖。
第2圖顯示根據本發明之實施例表示製造具有耦接金屬化層之金屬線的導電突片之後段製程(BEOL)金屬化層的方法中之各種操作的有角度的剖面圖。
第3A-3T圖顯示根據本發明之實施例表示製造具有耦接金屬化層之金屬線的導電突片之後段製程(BEOL)金屬化層的方法中之各種操作的有角度的剖面圖。
第4圖顯示根據本發明之實施例表示製造具有耦接金屬化層之金屬線的導電突片之後段製程(BEOL)金屬化層的另一方法中之各種操作的有角度及直接的剖面圖。
第5A圖顯示根據本發明之實施例在形成於層間介電質(interlayer dielectric；ILD)層上之硬遮罩材料層的沈積後但在圖案化之前之開始結構的剖面圖。
第5B圖顯示根據本發明之實施例在硬遮罩層的圖案化後之節距切半(pitch halving)的第5A圖之結構的剖面圖。
第6圖顯示根據本發明之實施例於間隔物為基六重圖案化(spacer-based-sextuple-patterning；SBSP)處理方案(其涉及以六為因數的節距劃分)中的剖面圖。
第7圖顯示根據本發明之實施例的實現之計算裝置。
第8圖為實現本發明之一或多個實施例的內插器(interposer)。
【發明內容】及【實施方式】
用於後段製程(BEOL)間隔物為基內連之以光桶來圖案化的削減栓塞與突片係被說明。於以下說明中，很多特定細節係被提出(例如特定集成與材料型)，以提供本發明之實施例的完整了解。所屬技術領域中具有通常知識者將了解到本發明之實施例可在沒有這些特定細節的情況下被實行。於其他範例中，已被熟知的特徵(例如積體電路設計佈局)並未被詳細說明以避免不必要地模糊本發明之實施例。再者，應了解的是，圖式中顯示的許多實施例為說明的表示且沒有必要依比例繪製。
此處所述之一或多個實施例係有關用以削減栓塞與突片圖案化的光桶方案。此圖案化方案可被實現以賦能雙向間隔物為基內連。實現可特別適合用於電性連接金屬化層之兩個平行線，其中兩條金屬線係使用間隔物為基方案被製造，其可限制在相同金屬化層中的兩條相鄰線之間的導電連接之包含。
通常，一或多個實施例係有關利用削減技術(subtractive technique)之方案以形成導電突片及金屬之間的非導電空間或中斷(稱為「栓塞(plug)」)。根據定義，導電突片為兩條導電金屬線之間(例如兩條平行導線之間)的導電鏈接器。突片典型在與金屬線相同的層中。處理方案亦可適合用於導電通孔製造。根據定義，通孔係被使用以抵達(land)先前的層金屬圖案。
更具體言之，此處所述之一或多個實施例涉及削減方法的使用以形成突片及栓塞。為了提供脈絡，對於削減內連圖案化之目前最佳辦法可具有相關聯的缺點。舉例來說，在切口(cut)與通孔之間會沒有自對準。同樣的，由於間隔物圖案化，緊密節距的內連僅運作於一個方向。依此方式，為了連接兩個鄰近的互連，金屬線係被實現於需要內連的層之上或之下。
舉例來說，第1A圖顯示傳統後段製程(BEOL)金屬化層之平面圖。參照第1A圖，傳統BEOL金屬化層100係連同被設置於層間介電質層102中之導線或布線(routing)104被顯示。金屬線可通常彼此平行來運作且在一或多個導線104之連續性中可包括切口、斷開(break)或栓塞106。為了電性耦接兩個或更多的平行金屬線，上或下層布線108係被包括於先前或下個金屬化層中。此上或下層布線108可包括耦接導電通孔112之導線110。應了解的是，由於上或下層布線108被包括於先前或下個金屬化層，上或下層布線108會消耗半導體結構之垂 直晶片面積(包括金屬化層)。
相較之下，第1B圖顯示根據本發明之實施例具有耦接金屬化層之金屬線的導電突片之後段製程(BEOL)金屬化層的平面圖。參照第1B圖，BEOL金屬化層150係連同被設置於層間介電質層152中之導線或布線154被顯示。金屬線可通常彼此平行來運作且在一或多個導線154之連續性中可包括切口、斷開或栓塞156。為了電性耦接兩個或更多的平行金屬線，導電突片158被包括於金屬化層150中。應了解的是，由於導電突片158被包括於與導線154相同的金屬化層中，故包括金屬化層之半導體結構的垂直晶片面積之導電突片158消耗可被減少(相對於第1A圖之結構)。
此處所述之一或多個實施例使用光桶(photobucketing)方案及選擇性硬遮罩利用自對準來提供用以削減圖案化通孔、切口、及/或突片之方案。實施例可涉及用於削減地圖案化自對準的內連、栓塞、及通孔之所謂的織物圖案化方案之使用。織物方案可涉及具有在各硬遮罩材料中之蝕刻選擇性的硬遮罩之織物圖案化的實現。於此處所述之特定實施例中，織物處理方案係被實現以削減地圖案化內連、切口、及通孔。
作為此處所述之一或多個實施例的概述，一般概述處理流程可涉及以下處理順序：(1)使用四個「顏色(color)」硬遮罩(其選擇性的彼此蝕刻)的織物處理流程之製造，(2)移除第一硬遮罩類型以對通孔進 行光桶處理，(3)回填第一硬遮罩材料，(4)移除第二硬遮罩類型以對切口(或栓塞)進行光桶處理，(5)回填第二遮罩材料，(6)移除第三硬遮罩類型以對導電突片進行光桶處理，(7)對於切口與突片削減地蝕刻金屬，及(8)硬遮罩移除與以永久ILD材料後續回填及回拋光。
提供一般處理方案，第2圖顯示根據本發明之實施例表示製造具有耦接金屬化層之金屬線的導電突片之後段製程(BEOL)金屬化層的方法中之各種操作的有角度的剖面圖。
參照第2圖之(a)部分，該處理開始於織物開始結構。織物開始結構包括形成於金屬層200之上的覆蓋硬遮罩層202。金屬層200可為半導體結構之最終金屬化層的金屬層。雖然沒有顯示，應了解的是，金屬層200可被形成於半導體結構之前段及/或後段層的其中一者之上。織物結構包括第一圖案化遮罩204、第二圖案化遮罩206、第三圖案化遮罩208、及第四圖案化遮罩210之區域的圖案化。
參照第2圖之(b)部分，第一圖案化遮罩204之區域係被移除以形成開口212。一或多個開口212係以第一光桶214填充，於第2圖之(b)部分顯示一個此光桶。
參照第2圖之(c)部分，蝕刻係透過沒有以光桶214填充之開口212被執行以蝕刻第一圖案化於覆蓋硬遮罩層202中及於金屬層200中。光桶214接著被移除。圖 案化接著被以硬遮罩材料(例如第一圖案化遮罩204之材料)回填以提供第一類型的深硬遮罩區域216與淺硬遮罩218。
參照第2圖之(d)部分，第二圖案化遮罩206之區域係被移除以形成開口220。一或多個開口220係以第二光桶222填充，於第2圖之(d)部分顯示三個此光桶。
參照第2圖之(e)部分，初步蝕刻係透過沒有填充光桶222的開口220而被執行。光桶222接著被移除且後續蝕刻繼續蝕刻第二圖案化至覆蓋硬遮罩層202中及至金屬層200中。該圖案化接著被以硬遮罩材料回填，例如第二圖案化遮罩206之材料以提供第二類型的深硬遮罩區域224及淺硬遮罩226。
參照第2圖之(f)部分，第三圖案化遮罩208之區域被移除以形成開口228。一或多個開口228被以第三光桶230填充，參照第2圖之(f)部分顯示一個此光桶。
參照第2圖之(g)部分，初步蝕刻係透過沒有填充光桶230的開口228而被執行。光桶230接著被移除且後續蝕刻繼續蝕刻第三圖案化至覆蓋硬遮罩層202中及至金屬層200中。如以下與第3A-3T圖有關的詳細細節中所述，第四硬遮罩210的所有部分可被移除以提供開口。蝕刻與硬遮罩回填處理係透過開口及透過金屬層202被執行以提供深硬遮罩區域234及經圖案化的金屬層232，如亦於第2圖之(g)部分所顯示。應了解的是，第四硬遮罩210之削減金屬蝕刻及硬遮罩回填處理可在與第三圖案化遮罩 208相關聯的處理之前或之後被執行。
參照第2圖之(h)部分，第2圖之(g)部分中所顯示的其餘硬遮罩部分係被移除。ILD膜接著被形成及平面化以提供ILD層236於經圖案化的金屬層232上。經圖案化的金屬層232包括導電通孔240及導電突片238。ILD層236包括栓塞或切割區域242。
第2圖之(h)部分的結構可接著被使用為用於形成後續金屬線/通孔及ILD層的基礎。替代地，第2圖之(h)部分的結構可代表在積體電路中之最終金屬內連層。應了解的是，以上處理操作可依替代順序被實現，並非每個操作需要被執行及/或額外的處理操作可被執行。再次參照第2圖之(h)部分，藉由削減的光桶方案之此自對準製造可被繼續製造下個金屬化層。替代地，其他方案可被使用於此階段以提供額外的內連層，例如傳統雙或單大馬士革製程(damascene approaches)。於一實施例中，於接下來的製造操作中，ILD層236可被移除以提供在所得金屬線之間的空氣間隙。
於一實施例中，處理方案(例如以上有關第2圖所述)的實現可包括以下所述之一或多者：(1)改善的密度，由於栓塞、突片、及/或通孔的自對準可允許內連被以較高密度設置，(2)使用金屬(之上或之下)用於垂直的布線的需求被消除，釋放用於布線其他訊號之下個較高或較低的金屬化層，其亦可改善密度，及/或(3)在相同層內的多個通道之自對準可減少由於誤對準 之縮短的風險。以上一般處理方案中所述之實施例的其他實現係說明如下。
第3A-3T圖顯示根據本發明之實施例表示製造具有耦接金屬化層之金屬線的導電突片之後段製程(BEOL)金屬化層的方法中之各種操作的有角度的剖面圖。
參照第3A圖，光柵(grating)圖案化方案係被執行於形成於基板(未圖示)之上的金屬層300之上的覆蓋硬遮罩層302之上。第一光柵硬遮罩304係在覆蓋硬遮罩302之上沿著第一方向被形成。第二光柵硬遮罩306係沿著第一方向且與第一光柵硬遮罩304交錯而被形成。於一實施例中，第一光柵硬遮罩304係從具有不同於第二光柵硬遮罩306之材料的蝕刻選擇性之材料形成。
於一實施例中，第一與第二光柵硬遮罩304與306係以光柵圖案化來形成，如第3A圖中所示。於一實施例中，第一與第二光柵硬遮罩304與306之光柵結構為緊密節距光柵結構。於特定實施例中，緊密節距無法直接透過傳統微影術來達成。舉例來說，基於傳統微影術之圖案化可首先被形成，但節距可藉由間隔物遮罩圖案化的使用而被對半。甚至，原始節距可藉由第二回合的間隔物遮罩圖案化而被四等分。因此，第3A圖之第一與第二光柵硬遮罩304與306的類似光柵圖案化可具有以恆定節距緊密地間隔及具有恆定寬度的硬遮罩線。
參照第3B圖，犧牲交叉光柵圖案化處理被執 行。覆在上面的硬遮罩308係沿著第二方向(正交於第一方向，亦即正交於第一與第二光柵硬遮罩304及306)以光柵圖案化形成。
於一實施例中，覆在上面的硬遮罩308係以緊密節距光柵結構來形成。於特定實施例中，緊密節距無法直接透過傳統微影術來達成。舉例來說，基於傳統微影術之圖案化可首先被形成，但節距可藉由間隔物遮罩圖案化的使用而被對半。甚至，原始節距可藉由第二回合的間隔物遮罩圖案化而被四等分。因此，第3B圖之覆在上面的硬遮罩308的類似光柵圖案可具有以恆定節距緊密地間隔及具有恆定寬度的硬遮罩線。
參照第3C圖，織物圖案形成係被執行。暴露於覆在上面的硬遮罩308之光柵之間的第一硬遮罩304之區域係被選擇性蝕刻及以第三硬遮罩310的區域來取代。暴露於覆在上面的硬遮罩308之光柵之間的第二硬遮罩306之區域係被選擇性蝕刻及以第四硬遮罩312的區域來取代。於一實施例中，第三光柵硬遮罩310係從具有不同於第一硬遮罩304與第二硬遮罩306之材料的蝕刻選擇性之材料形成。於進一步實施例中，第四光柵硬遮罩312係從具有不同於第一硬遮罩304、第二硬遮罩306、與第三硬遮罩310之材料的蝕刻選擇性之材料形成。
參照第3D圖，覆在上面的硬遮罩308被移除。於一實施例中，覆在上面的硬遮罩308係透過選擇性對於第一硬遮罩304、第二硬遮罩306、第三硬遮罩310、及第 四硬遮罩312使用蝕刻、灰化(ash)或清潔處理而被移除以留下如第3D圖中所顯示的織物圖案化。
第3E-3H圖有關通孔圖案化處理。參照第3E圖，第三硬遮罩310係選擇性對於第一硬遮罩304、選擇性對於第二硬遮罩306、及選擇性對於第四硬遮罩312而被移除以提供暴露覆蓋硬遮罩302之部分的開口314。於一實施例中，第三硬遮罩310係選擇性對於第一硬遮罩304、選擇性對於第二硬遮罩306、及選擇性對於第四硬遮罩312使用選擇性蝕刻或清潔處理而被移除。
參照第3F圖，通孔光桶圖案化方案被執行為第一光桶處理。於一實施例中，光桶被形成於第3E圖中之所有暴露的開口314。選擇光桶之其中一者係被移除以再暴露開口314同時其他光桶316被保留，例如藉由不暴露光桶316於被使用以打開所有其他的第一光桶之微影及顯影處理(於所顯示的特定情形中，三個光桶被保留同時一個被移除)。
參照第3G圖，覆蓋硬遮罩302之暴露的部分接著被蝕刻以提供第一次圖案化的硬遮罩320。此外，金屬層300透過該開口被蝕刻以提供蝕刻溝渠318於第一次圖案化的金屬層322中。第一次圖案化的金屬層322包括導電通孔324。接在削減的金屬蝕刻之後，其餘光桶316被移除以再暴露相關聯的開口314。
參照第3H圖，溝渠318與開口314被以硬遮罩材料回填。於一實施例中，類似或相同於第三硬遮罩310 之材料被形成於第3G圖之結構中且被平坦化或回蝕刻以提供深硬遮罩區域326與淺硬遮罩區域328。於一實施例中，深硬遮罩區域326與淺硬遮罩區域328為第三材料類型(例如，第三硬遮罩310之材料類型)。
第3I-3L圖有關於金屬線切割或栓塞形成圖案化處理。參照第3I圖，第一硬遮罩304係選擇性對於第二硬遮罩306、選擇性對於第三材料類型的深硬遮罩區域326與淺硬遮罩區域328、及選擇性對於第四硬遮罩312被移除，以提供暴露部分之第一次圖案化的硬遮罩320之開口330。於一實施例中，第一硬遮罩304係選擇性對於第二硬遮罩306、選擇性對於第三材料類型的深硬遮罩區域326與淺硬遮罩區域328、及選擇性對於第四硬遮罩312使用選擇性蝕刻或清潔處理而被移除。
參照第3J圖，切口或栓塞光桶圖案化方案係被執行為第二光桶處理。於一實施例中，光桶被形成於第3I圖中之所有暴露的開口330。選擇光桶之其中一者係被移除以再暴露開口330同時其他光桶332被保留，例如藉由不暴露光桶332於被使用以打開所有其他的第二光桶之微影及顯影處理(於所顯示的特定情形中，三個光桶被保留同時一個被移除)。在此階段，所移除的光桶代表切口或栓塞將在最終金屬化層中的位置。亦即，在第二光桶處理中，光桶從栓塞或切口最終被形成之位置被移除。
參照第3K圖，第一次圖案化的硬遮罩320之暴露的部分接著被蝕刻以提供具有溝渠336形成於其中之第 二次圖案化的硬遮罩334。接在蝕刻之後，其餘光桶332被移除以再暴露相關聯的開口330。
參照第3L圖，溝渠334與開口330被以硬遮罩材料回填。於一實施例中，類似或相同於第一硬遮罩304之材料被形成於第3K圖之結構中且被平坦化或回蝕刻以提供深硬遮罩區域338與淺硬遮罩區域340。於一實施例中，深硬遮罩區域338與淺硬遮罩區域340為第一材料類型(例如，第一硬遮罩304之材料類型)。
參照第3M圖，第四硬遮罩312係選擇性對於第一材料類型的深硬遮罩區域338與淺硬遮罩區域340、選擇性對於第二硬遮罩306、及選擇性對於第三材料類型的深硬遮罩區域326與淺硬遮罩區域328被移除。於一實施例中，第四硬遮罩312係選擇性對於第一材料類型的深硬遮罩區域338與淺硬遮罩區域340、選擇性對於第二硬遮罩306、及選擇性對於第三材料類型的深硬遮罩區域326與淺硬遮罩區域328使用選擇性蝕刻或清潔處理而被移除。深蝕刻處理係透過所得開口及整個透過第二次圖案化的硬遮罩334被執行以形成第三次圖案化的硬遮罩342，及整個透過第一次圖案化的金屬層322以形成第二次圖案化的金屬層344。雖然未圖示，在此階段，第二切口或栓塞圖案化處理可被執行。
參照第3N圖，與第3M圖相關聯所形成的深開口係以硬遮罩材料回填。於一實施例中，類似或相同於第四硬遮罩312之材料被形成於第3M圖之結構中且被平坦化 或回蝕刻以提供深硬遮罩區域346。於一實施例中，深硬遮罩區域346為第四材料類型(例如，第四硬遮罩312的材料類型)。於一選項實施例中，如關於第3S圖之399所示(說明如下)，ILD層(例如低k介電層)可首先被填充及回蝕刻至第二次圖案化的金屬層344之水平。第四類型的硬遮罩材料(亦即，346的淺版本)接著被形成於ILD層上。
第3O-3R圖有關導電突片形成圖案化處理。參照第3O圖，第二硬遮罩306係選擇性對於第一材料類型之深硬遮罩區域338與淺硬遮罩區域340、選擇性對於第三材料類型之深硬遮罩區域326與淺硬遮罩區域328、及選擇性對於第四材料類型之深硬遮罩區域346被移除以提供暴露第三次圖案化的硬遮罩342之部分的開口348。於一實施例中，第二硬遮罩306係選擇性對於第一材料類型之深硬遮罩區域338與淺硬遮罩區域340、選擇性對於第三材料類型之深硬遮罩區域326與淺硬遮罩區域328、及選擇性對於第四材料類型之深硬遮罩區域346使用選擇性蝕刻或清潔處理而被移除。
參照第3P圖，導電突片光桶圖案化方案係被執行為第三光桶處理。於一實施例中，光桶被形成於第3O圖中之所有暴露的開口348。選擇光桶之其中一者係被移除以再暴露開口348同時其他光桶350被保留，例如藉由不暴露光桶350於被使用以打開所有其他的第三光桶之微影及顯影處理(於所顯示的特定情形中，一個光桶350被保 留同時三個被移除)。在此階段，所移除的光桶代表導電突片將不在最終金屬化層中的位置。亦即，在第三光桶處理中，光桶350從導電突片最終被形成之位置被保留。
參照第3Q圖，第三次圖案化的硬遮罩342之暴露的部分接著透過開口348被蝕刻以提供具有溝渠354形成於其中之第四次圖案化的硬遮罩352。接在蝕刻之後，其餘光桶350被移除。
參照第3R圖，第一材料類型之深硬遮罩區域338與淺硬遮罩區域340係選擇性對於第三材料類型之深硬遮罩區域326與淺硬遮罩區域328及選擇性對於第四材料類型之深硬遮罩區域346被移除以進一步暴露第四次圖案化的硬遮罩352之部分。於一實施例中，第一材料類型之深硬遮罩區域338與淺硬遮罩區域340係選擇性對於第三材料類型之深硬遮罩區域326與淺硬遮罩區域328及選擇性對於第四材料類型之深硬遮罩區域346使用選擇性蝕刻或清潔處理而被移除。
參照第3S圖，深蝕刻處理係透過所得開口及整個透過第二次圖案化的硬遮罩344被執行以形成第三次圖案化的金屬層356。在此階段，在ILD層399於有關第3N圖的操作中被形成的情形中(如上述之選項的實施例所述)，部分的此ILD層399於第3S圖之結構中為可見的。
於一實施例中，參照第3T圖之(a)部分，第3S圖的其餘硬遮罩部分328、346、352之硬遮罩移除被執行，且該結構隨後被平坦化。於一實施例中，深硬遮罩區 域326的高度被減少(但該區域並未全部被一起移除)以形成通孔蓋358及ILD 360。此外，栓塞區域362被形成。於一實施例中，ILD 399有關第3N圖被形成，且於一此實施例中，栓塞區域362包括與ILD 399不同之材料。於另一實施例中，ILD 399未有關第3N圖被形成，且ILD 360與栓塞362的整個部分被同時以相同材料形成(例如使用ILD回填處理)。於一實施例中，該結構之金屬化部分包括金屬線364、導電通孔324(具有通孔蓋358於其上)、及導電突片366，如第3T圖之(a)部分所示。
參照第3T圖之(a)部分，於一實施例中，ILD回填361被形成於第3S圖之結構上。於一此實施例中，ILD膜被沈積且接著被回蝕刻以提供第3T圖之(b)部分的結構。於一實施例中，適當留下第3S圖之硬遮罩，下個金屬化層的模製可被執行。亦即，帶有被留下的硬遮罩之地形圖可被使用以模製下個層圖案化處理。
於任一情形中，無論第3T圖之(a)或(b)部分，此處所述之實施例包括於半導體結構中之最終金屬化層的導電通孔324之上被留下的硬遮罩材料(358或326)。此外，再參照第3A-3T圖，應了解的是，切口、通孔、與突片圖案化之次序為可互換的。同樣的，雖然例示處理流程顯示一個切口、一個通孔、及一個突片通道，各類型的圖案化之多個通道可被執行。
再參照第3T圖之(a)部分，用於半導體結構之後段製程(BEOL)金屬化層包括層間介電質(ILD)層 360。複數條導線364係沿第一方向被設置於ILD層360中。導電突片366沿正交於第一方向之第二方向耦接複數條導線364之其中兩條。
如第3T圖中所示之此配置也許無法藉由傳統微影處理以小節距或小寬度或兩者而被達成。同樣的，自對準也許無法以傳統處理方案被達成。再者，如第3T圖中所示之配置也許無法在節距劃分方案被使用以最終地對於導線364提供圖案化的情形中被達成。然而，根據本發明之實施例，複數條導線364具有20奈米或更少的節距。然而，根據本發明之另一實施例，複數條導線364各具有10奈米或更少的寬度。根據本發明之另一實施例，複數條導線364具有20奈米或更少的節距且各線具有10奈米或更少的寬度。
於一實施例中，導電突片366與複數條導線364之其中兩條相連。於一實施例中，導電突片366與複數條導線366之其中兩條共平面。於一實施例中，BEOL金屬化層更包括被設置於複數條導線366之其中一者的端部之介電栓塞362。於一實施例中，BEOL金屬化層更包括導電通孔。
第3T圖之結構可接著被使用為用於形成後續金屬線/通孔及ILD層的基礎。替代地，第3T圖的結構可代表在積體電路中之最終金屬內連層。應了解的是，以上處理操作可依替代順序被實現，並非每個操作需要被執行及/或額外的處理操作可被執行。再次參照第3T圖，藉由削 減的光桶方案之此自對準製造可被繼續製造下個金屬化層。替代地，其他方案可被使用於此階段以提供額外的內連層，例如傳統雙或單大馬士革製程(damascene approaches)。於一實施例中，於接下來的製造操作中，ILD層360可被移除以提供在所得金屬線364之間的空氣間隙。
應了解的是，該方案可使用較少的處理操作(然而，帶有較少自對準的權衡)被執行。於一此實施例中，突片係使用傳統圖案化(例如，碳硬遮罩、矽ARC(silicon ARC)、光阻)以蝕刻掉被使用以界定下方的金屬溝渠之光柵的區段來製造。於一實施例中，被使用以界定下方的金屬溝渠之光柵的區段係被蝕刻掉。於特定實施例中，此方案涉及對於通孔與栓塞之光桶的使用但對於突片使用傳統微影術。
於一範例中，第4圖顯示根據本發明之實施例表示製造具有耦接金屬化層之金屬線的導電突片之後段製程(BEOL)金屬化層的另一方法中之各種操作的有角度及直接的剖面圖。
參照第4圖之(a)部分，第3D圖之結構係沿A-A’剖面圖來顯示。硬遮罩層304與306係顯示於硬遮罩層402與金屬層400上。參照第4圖之(b)部分，三層堆疊404、406與408(例如，碳硬遮罩、矽ARC、光阻)被形成且以在硬遮罩304與306之上的開口410被圖案化。參照第4圖之(c)部分，層406與404以其中的開口412被圖案 化以分別形成層406’與404’。被圖案化的光阻層408被移除。硬遮罩306的區域之其中一者接著被選擇性地移除。硬遮罩層402與金屬層400之暴露的部分接著被圖案化以形成被圖案化的硬遮罩402’與被圖案化的金屬層400’。然而，被形成於被圖案化的硬遮罩402’與被圖案化的金屬層400’中之開口414被限制於被選擇性地移除的硬遮罩306之區域的尺寸。因此，限制的削減蝕刻係透過硬遮罩的選擇被賦能。
一或多個以上處理方案的實現可賦能緊密節距之圖案化內連。一些實施例具有可偵測的被留下的硬遮罩材料(例如在通孔結構之上)。再者，以上所述之圖案化方案可提供藉由不同的製造方案會很困難達成之具有自對準的栓塞、通孔、及突片之結構。
整體而言，根據本發明之一或多個實施例，此處所述之方案涉及光桶層間介電質(ILD)之使用以對於栓塞、突片、及可能的通孔選擇位置。光桶ILD組成典型地非常不同於標準ILD，且於一實施例中，在兩個方向中皆完美地自對準。更一般而言，於一實施例中，此處所使用之用語「光桶(photobucket)」涉及超快速光阻或電子束抗蝕劑(ebeam resist)或其他感光材料(如形成於蝕刻的開口中)之使用。於一實施例中，聚合物至開口內之熱回流係接在旋轉塗敷應用之後被使用。於一實施例中，快速光阻藉由從現有光阻材料中移除抑制劑(quencher)而被製造。於另一實施例中，光桶係藉由回 蝕刻處理及/或微影/收縮(shrink)/蝕刻處理而被形成。應了解的是，光桶不需要被填充實際的光阻，只要材料表現如光敏開關(photosensitive switch)。於一實施例中，微影術被使用以暴露被選擇移除之對應的光桶。然而，微影的限制可被放鬆且誤對準容差可為高(由於光桶被非可光解材料包圍)。再者，於一實施例中，代替暴露於例如30mJ/cm2，此光桶可被暴露於例如3mJ/cm2。正常地，其將導致極差的關鍵尺寸(CD)控制與粗糙度。但於此情形中，CD與粗糙度控制將被光桶所界定，其可被良好地控制與界定。因此，光桶方案可被使用以克服成像/劑量權衡，其限制下個生成的微影處理之產量。於一實施例中，光桶經歷極紫外線(EUV)光的暴露以暴露光桶，於特定實施例中，EUV暴露係在5-15奈米的範圍中。
應了解的是，光桶處理可涉及在限制的結構中之光阻的佈置，例如基於硬遮罩或ILD、或另一材料類型之限制的結構。於一實施例中，光桶圖案化不同於傳統圖案化在於其限制在「桶(bucket)」材料中之光阻的邊緣。
要提供進一步有關此處所述之實現的上下文，對於通孔之目前的製造技術涉及「盲(blind)」處理，於其中，通孔開口在ILD溝渠上方很遠處之堆疊中被圖案化。通孔開口圖案化接著被往下深蝕刻至溝渠內。覆蓋錯誤累積且可造成各種問題，例如鄰近金屬線之短路。於一範例中，少於約50奈米節距的特徵之圖案化與對準需 要許多標線及關鍵對準策略(其對於半導體製成極為昂貴)。於一實施例中，相較之下，此處所述之方案賦能自對準的突片、栓塞、及/或通孔的製造，大幅地簡化覆蓋錯誤的網(web)，且僅留下一個關鍵覆蓋步驟(Mx+1 grating)。於一實施例中，接著，由於傳統微影/雙大馬士革圖案化(其必須被容忍)所致之偏移並非對於此處所述之所得結構的因素。
於一實施例中，如整份本說明所使用，層間介電質(ILD)材料係包括或由介電質或絕緣材料之層所組成。適合的介電材料之範例包括(但不限於)矽氧化物(例如，二氧化矽(SiO2))、矽氮化物(例如，氮化矽(Si3N4))、摻雜的矽氧化物、氟化的矽氧化物(fluorinated oxides of silicon)、碳摻雜的矽氧化物、所屬技術領域中所已知的各種低k介電材料、及其組合。層間介電材料可藉由傳統技術來形成，例如化學氣相沉積(chemical vapor deposition；CVD)、物理氣相沉積(physical vapor deposition；PVD)、或其他沈積方法。
於一實施例中，如亦於整份本說明中所使用，金屬線或內連線材料(及通孔材料)係由一或多個金屬或其他導電結構組成。一般範例為銅線及可或可不包括在銅與周圍ILD材料之間的阻障層之結構的使用。如此處所使用者，用語金屬包括合金、堆疊、及多個金屬之其他組合。舉例來說，金屬內連線可包括阻障層、不同金屬或合金的堆疊、等等。因此，內連線可為單一材料層，或可 從數層(包括導電襯墊層與填充層)中形成。任何適合的沈積處理(例如電鍍、化學氣相沉積或物理氣相沉積)可被使用以形成內連線。於一實施例中，內連線係由阻障層與導電填充材料組成。於一實施例中，阻障層為鉭或鉭氮化物層、或其組合。於一實施例中，導電填充材料為例如(但不限於)Cu、Al、Ti、Zr、Hf、V、Ru、Co、Ni、Pd、Pt、W、Ag、Au或其合金之材料。內連線於該領域中有時亦稱為跡線(trace)、電線、線、金屬、金屬線、或只是內連。
於一實施例中，如亦於整份本說明中所使用，硬遮罩材料(及與一些例子中，栓塞材料層)係由不同於層間介電材料之介電材料組成。於一實施例中，不同的硬遮罩材料可被使用於不同區域以對彼此及對在下面的介電質與金屬層提供不同的生長或蝕刻選擇性。於一些實施例中，硬遮罩層包括矽氮化物(例如氮化矽)之層或矽氧化物之層、或兩者、或其組合。其他適合的材料可包括碳基(carbon-based)材料，例如碳化矽。於另一實施例中，硬遮罩材料包括金屬類。舉例來說，硬遮罩或其他覆在上面的材料可包括鈦或另一金屬氮化物(例如鈦化氮)之層。潛在地較少量的其他材料(例如氧)可被包括於一或多個這些層中。替代地，該領域中已知的其他硬遮罩層可依照特定實現被使用。硬遮罩層可藉由CVD、PVD、或藉由其他沈積方法來形成。
應了解的是，有關第1B圖、第2圖之(h)部 分、第3T圖之(a)與(b)部分、及第4圖之(d)部分所述之層與材料係典型地形成於在下面的半導體基板或結構(例如在下面的積體電路之裝置層)上或之上。於一實施例中，在下面的半導體基板代表被使用以製造積體電路之一般工件。半導體基板通常包括晶圓或矽或另一半導體材料之其他部分。適合的半導體基板包括(但不限於)單晶矽、多晶矽與絕緣層上覆矽(silicon on insulator；SOI)，以及由其他半導體材料形成之類似的基板。半導體基板(依照製造的階段)通常包括電晶體、積體電路及諸如此類。基板亦可包括半導體材料、金屬、介電質、摻雜物、及在半導體基板中通常地發現的其他材料。再者，第1B圖、第2圖之(h)部分、第3T圖之(a)與(b)部分、及第4圖之(d)部分所顯示之結構可被製造於形成於基板之上的在下面的較低水平內連層。
如上所述，經圖案化的特徵可按具有以恆定節距間隔且具有恆定寬度的線、孔洞、或溝渠之光柵般的圖案化而被圖案化。舉例來說，該圖案化可藉由節距切半或節距四等分方案而被製造。於一範例中，覆蓋膜(例如多晶矽膜)係使用微影及蝕刻處理(其可涉及例如間隔物為基四重圖案化(spacer-based-quadruple-patterning；SBQP)或節距四等分)而被圖案化。應了解的是，線之光柵圖案化可藉由數種方法而被製造，包括193nm浸潤式微影術(193nm immersion litho；i193)、EUV及/或EBDW微影術、定向自聚合(directed self-assembly)等 等。於其他實施例中，節距不需要恆定、寬度也是。
於一實施例中，節距劃分技術被使用以增加線密度。於第一範例中，節距切半可被實現以加倍所製造的光柵結構之線密度。第5A圖顯示在形成於層間介電質(interlayer dielectric；ILD)層上之硬遮罩材料層的沈積後但在圖案化之前之開始結構的剖面圖。第5B圖顯示在硬遮罩層的圖案化後之節距切半(pitch halving)的第5A圖之結構的剖面圖。
參照第5A圖，開始結構500具有形成於層間介電質(ILD)層502上之硬遮罩材料層504。經圖案化的遮罩506被設置於硬遮罩材料層504之上。經圖案化的遮罩506具有在硬遮罩材料層504上之沿特徵(線)之側壁形成的間隔物508。
參照第5B圖，硬遮罩材料層504被以節距切半方案來圖案化。具體言之，經圖案化的遮罩506首先被移除。間隔物508之所得的圖案化具有加倍密度、或切半的節距或遮罩506之特徵。間隔物508之圖案化被轉換(例如藉由蝕刻處理)至硬遮罩材料層504以形成經圖案化的遮罩510，如第5B圖所示。於一此實施例中，經圖案化的遮罩510以具有單向的線之光柵圖案化被形成。經圖案化的遮罩510之光柵圖案化可為緊密節距光柵結構。舉例來說，緊密節距可能無法直接透過傳統微影技術來達成。再者，雖然未圖示，原始節距可藉由第二回合的間隔物遮罩圖案化而被四等分。因此，第5B圖之經圖案化的遮罩510 的光柵般圖案化可具有以恆定節距間隔且具有彼此恆定寬度之硬遮罩線。所達成的尺寸可較採用微影技術之關鍵尺寸小上許多。因此，覆蓋膜可使用微影術及蝕刻處理而被圖案化，其可涉及間隔物為基雙重圖案化(spacer-based-double-patterning；SBDP)或節距切半、或間隔物為基四重圖案化(spacer-based-quadruple-patterning；SBQP)或節距四等分。
應了解的是，其他節距劃分方案亦可被實現。舉例來說，第6圖顯示於間隔物為基六重圖案化(spacer-based-sextuple-patterning；SBSP)處理方案(其涉及以六為因數的節距劃分)中的剖面圖。參照第6圖，於操作(a)，犧牲圖案化X被顯示在微影術、變苗條(slim)及蝕刻處理後。於操作(b)，間隔物A與B被顯示在沈積與蝕刻後。於操作(c)，操作(b)的圖案化被顯示在間隔物A移除後。於操作(d)，操作(c)的圖案化被顯示在間隔物C沈積後。於操作(e)，操作(d)的圖案化被顯示在間隔物C蝕刻後。於操作(f)，節距/6的圖案化被達成在犧牲圖案化X移除及間隔物B移除後。
於一實施例中，微影操作係使用193nm浸潤式微影術(193nm immersion litho；i193)、EUV及/或EBDW微影術、或諸如此類而執行。正調或負調光阻(negative tone resist)可被使用。於一實施例中，微影遮罩為由地形的遮罩部分(topographic masking portion)、抗反射塗覆(anti-reflective coating；ARC) 層、及光阻層組成之三層遮罩。於特定此實施例中，地形的遮罩部分為碳硬遮罩(carbon hardmask；CHM)層且抗反射塗覆層為矽ARC層。
此處所述之實施例可被使用以製造各種各樣的不同的類型之積體電路及/或微電子裝置。此積體電路之範例包括(但不限於)處理器、晶片組組件、圖形處理器、數位訊號處理器、微控制器、及諸如此類。於其他實施例中，半導體記憶體可被製造。再者，積體電路或其他微電子裝置可被使用於該領域中之各種各樣的電子裝置。舉例來說，於電腦系統(例如，桌上型電腦、膝上型電腦、伺服器)、蜂巢式電話、個人電子裝置等等。積體電路可耦接系統中之匯流排與其他組件。舉例來說，處理器可藉由一或多個匯流排來耦接至記憶體、晶片組、等等。處理器、記憶體、及晶片組中之各者可使用此處所述之方案而被製造。
第7圖顯示根據本發明之一實現的計算裝置700。計算裝置700容置一基板702。基板702可包括數個組件，包括(但不限於)處理器704及至少一通訊晶片706。處理器704係實體地且電性地耦接至基板702。於一些實現中，至少一通訊晶片706亦實體地且電性地耦接至基板702。於進一步實現中，通訊晶片706為處理器704之一部分。
依照其應用，計算裝置700可包括可或可不實體地且電性地耦接至基板702的其他組件。這些其他組件 包括(但不限於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、加密處理器、晶片組、天線、顯示器、觸碰螢幕顯示器、觸碰螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(global positioning system；GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機、及大量儲存裝置(例如，硬碟機、光碟(CD)、數位多功能光碟(DVD)、及諸如此類)。
通訊晶片706賦能用於資料從(與至)計算裝置700之傳送的無線通訊。用語「無線(wireless)」與其衍生可被使用以說明電路、裝置、系統、方法、技術、通訊通道、等等，其可透過經調變的電磁輻射之使用透過非固體介質來通訊資料。該用語並未暗示相關聯的裝置不包含任何線路，即使某些實施例中其未包含。通訊晶片706可實現任何的數個無線標準或協定，包括(但不限於)Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長程演進(long term evolution；LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、Bluetooth、其衍生、以及被指定為3G、4G、5G、及更新穎者之任何其他無線協定。計算裝置700可包括複數個通訊晶片706。例如，第一通訊晶片706可被專用於較短範圍的無線通訊(例如Wi-Fi與Bluetooth)且第二通訊晶片706可被專用於較長範圍的無線通訊(例如GPS、EDGE、GPRS、 CDMA、WiMAX、LTE、Ev-DO、及其他)。
計算裝置700之處理器704包括被封裝於處理器704內之積體電路晶粒。於本發明之實施例的一些實現中，處理器之積體電路晶粒包括一或多個結構，例如依照本發明之實現來建造的BEOL金屬化層。用語「處理器」可參照任何裝置或裝置之部分，其處理來自暫存器及/或記憶體之電子資料以將該電子資料轉換成可被儲存於暫存器及/或記憶體之其他電子資料。
通訊晶片706亦包括被封裝於通訊晶片706內之積體電路晶粒。依照本發明之實施例的另一實現中，通訊晶片之積體電路晶粒包括一或多個結構，例如依照本發明之實現來建造的BEOL金屬化層。
於進一步實現中，被容置於計算裝置700內之另一組件可含有積體電路晶粒，其包括一或多個結構，例如依照本發明之實現來建造的BEOL金屬化層。
於各種實現中，計算裝置700可為膝上型電腦、小筆電、筆電、超輕薄筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超級移動電腦(Ultra-mobile PC)、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位視訊記錄器。於進一步實現中，計算裝置700可為處理資料之任何其他電子裝置。
第8圖顯示包括本發明之一或多個實施例的內插器800。內插器800為被使用以橋接第一基板802至第二 基板804之中間的基板。第一基板802可為例如積體電路晶粒。第二基板804可為例如記憶體模組、電腦主機板、或另一積體電路晶粒。通常，內插器800之目的為展開連接至較寬的節距或更改(reroute)連接至不同連接。舉例來說，內插器800可耦接積體電路晶粒至球狀柵格陣列(ball grid array；BGA)806，其可接著被耦接至第二基板804。於一些實施例中，第一與第二基板802/804係附接至內插器800之相反側。於其他實施例中，第一與第二基板802/804係附接至內插器800之相同側。且於進一步實施例中，三或更多基板係藉由內插器800而內連。
內插器800可由環氧樹脂、玻璃纖維强化環氧樹脂、陶瓷材料、或聚合物材料(例如聚醯亞胺)形成。於進一步實現中，內插器可由交替的剛性或彈性材料形成，其可包括以上所述使用於半導體基板中之相同材料，例如矽、鍺、及其他III-V族與IV族材料。
內插器可包括金屬內連808與通孔810，包括(但不限於)穿矽通孔(through-silicon vias；TSV)812。內插器800可進一步包括嵌入式裝置814，包括被動式與主動式裝置兩者。此裝置包括(但不限於)電容器、解耦電容器、電阻器、感應器、熔絲、二極體、變壓器、感測器、及靜電放電(electrostatic discharge；ESD)裝置。更複雜的裝置(例如射頻(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器、及MEMS裝置)亦可被形成於內插器800上。依照本發明之實施例，此處所 揭露之裝置或處理可被使用於內插器800之製造。
因此，本發明之實施例包括用於後段製程(BEOL)間隔物為基內連之以光桶來圖案化的削減栓塞與突片。
於一實施例中，用於半導體結構之後段製程(BEOL)金屬化層包括被設置於基板之上的層間介電質(ILD)層。複數條導線係沿第一方向被設置於該ILD層中。導電突片係被設置於該ILD層中，該導電突片耦接沿正交該第一方向的第二方向之該等複數條導線的其中兩條。導電通孔係耦接該等複數條導線之其中一條，該導電通孔具有通孔硬遮罩於其上。該ILD層、該等複數條導線、該導電突片、及該通孔硬遮罩中之各者的最上面的表面係彼此在同一平面上。
於一實施例中，BEOL金屬化層更包括被設置於該導電通孔附近且斷開該等複數條導線之其中一條的連續性之介電栓塞，該介電栓塞具有與該通孔硬遮罩之最上面的表面在同一平面上之最上面的表面。
於一實施例中，該介電栓塞由不同於該ILD層之材料來組成。
於一實施例中，該介電栓塞由與該ILD層相同之材料來組成且與該ILD層相連。
於一實施例中，該導電突片與該等複數條導線之其中兩條相連。
於一實施例中，該等複數條導線具有20奈米 或更少之節距。
於一實施例中，該等複數條導線中之各者具有10奈米或更少之寬度。
於一實施例中，用於半導體結構之後段製程(BEOL)金屬化層包括被設置於基板之上的層間介電質(ILD)層。複數條導線係沿第一方向被設置於該ILD層中。導電突片係被設置於該ILD層中，該導電突片耦接沿正交該第一方向的第二方向之該等複數條導線的其中兩條。介電栓塞斷開該等複數條導線之其中一條的連續性。該ILD層、該等複數條導線、該導電突片、及該介電栓塞中之各者的最上面的表面係彼此在同一平面上。
於一實施例中，該介電栓塞由不同於該ILD層之材料來組成。
於一實施例中，該介電栓塞由與該ILD層相同之材料來組成且與該ILD層相連。
於一實施例中，該導電突片與該等複數條導線之其中兩條相連。
於一實施例中，該等複數條導線具有20奈米或更少之節距。
於一實施例中，該等複數條導線中之各者具有10奈米或更少之寬度。
於一實施例中，一種製造用於半導體結構之後段製程(BEOL)金屬化層的方法包括在基板上面形成金屬層。該方法亦包括執行第一光桶處理以形成一或多個 導電通孔於該金屬層中。該方法亦包括執行第二光桶處理以形成一或多個切割位置於該金屬層中。該方法亦包括執行第三光桶處理以形成一或多個導電突片於該金屬層中。該方法亦包括削減地蝕刻於該金屬層中之複數條金屬線，該等複數條金屬線耦接至一或多個導電通孔、耦接至一或多個導電突片、且具有由一或多個切割位置所斷開的連續性。
於一實施例中，該方法更包括在該等複數條金屬線之間形成層間介電質(ILD)層。
於一實施例中，該方法更包括於一或多個切割位置中形成介電栓塞。
於一實施例中，形成介電栓塞包括形成與該ILD層相同的介電材料。
於一實施例中，該等介電栓塞與該ILD層相連。
於一實施例中，形成介電栓塞包括形成與該ILD層不同的介電材料。
於一實施例中，該第一光桶處理係在該第二光桶處理之前被執行，且該第二光桶處理係在該第三光桶處理之前被執行。
於一實施例中，該第二光桶處理係在該第一光桶處理之前被執行，且該第一光桶處理係在該第三光桶處理之前被執行。
於一實施例中，該第三光桶處理係在該第二 光桶處理之前被執行，且該第二光桶處理係在該第一光桶處理之前被執行。
於一實施例中，該第三光桶處理係在該第一光桶處理之前被執行，且該第一光桶處理係在該第二光桶處理之前被執行。
200‧‧‧金屬層
202‧‧‧覆蓋硬遮罩層
204‧‧‧第一圖案化遮罩
206‧‧‧第二圖案化遮罩
208‧‧‧第三圖案化遮罩
210‧‧‧第四圖案化遮罩
212‧‧‧開口
214‧‧‧第一光桶
216‧‧‧深硬遮罩區域
218‧‧‧淺硬遮罩
220‧‧‧開口
222‧‧‧第二光桶
224‧‧‧深硬遮罩區域
226‧‧‧淺硬遮罩
228‧‧‧第三圖案化遮罩
230‧‧‧第三光桶
232‧‧‧經圖案化的金屬層
234‧‧‧深硬遮罩區域
236‧‧‧ILD層
238‧‧‧導電突片
240‧‧‧導電通孔
242‧‧‧栓塞

Claims (23)

  1. 一種用於半導體結構之後段製程(BEOL)金屬化層，該BEOL金屬化層包含：被設置於基板上面的層間介電質(ILD)層；沿第一方向被設置於該ILD層中之複數條導線；及被設置於該ILD層中之導電突片，該導電突片耦接沿正交該第一方向的第二方向之該等複數條導線的其中兩條；及耦接該等複數條導線之其中一條的導電通孔，該導電通孔具有通孔硬遮罩於其上，其中該ILD層、該等複數條導線、該導電突片、及該通孔硬遮罩中之各者的最上面的表面係彼此在同一平面上。
  2. 如申請專利範圍第1項之BEOL金屬化層，更包含：被設置於該導電通孔附近且斷開該等複數條導線之其中一條的連續性之介電栓塞，該介電栓塞具有與該通孔硬遮罩之最上面的表面在同一平面上之最上面的表面。
  3. 如申請專利範圍第2項之BEOL金屬化層，其中該介電栓塞由不同於該ILD層之材料所組成。
  4. 如申請專利範圍第2項之BEOL金屬化層，其中該介電栓塞由與該ILD層相同之材料所組成且與該ILD層相連。
  5. 如申請專利範圍第1項之BEOL金屬化層，其中該導電突片與該等複數條導線之其中兩條相連。
  6. 如申請專利範圍第1項之BEOL金屬化層，其中該等複數條導線具有20奈米或更少之節距。
  7. 如申請專利範圍第1項之BEOL金屬化層，其中該等複數條導線中之各者具有10奈米或更少之寬度。
  8. 一種用於半導體結構之後段製程(BEOL)金屬化層，該BEOL金屬化層包含：被設置於基板上面的層間介電質(ILD)層；沿第一方向被設置於該ILD層中之複數條導線；及被設置於該ILD層中之導電突片，該導電突片耦接沿正交該第一方向的第二方向之該等複數條導線的其中兩條；及介電栓塞，斷開該等複數條導線之其中一條的連續性，其中該ILD層、該等複數條導線、該導電突片、及該介電栓塞中之各者的最上面的表面係彼此在同一平面上。
  9. 如申請專利範圍第8項之BEOL金屬化層，其中該介電栓塞由不同於該ILD層之材料所組成。
  10. 如申請專利範圍第8項之BEOL金屬化層，其中該介電栓塞由與該ILD層相同之材料所組成且與該ILD層相連。
  11. 如申請專利範圍第8項之BEOL金屬化層，其中該導電突片與該等複數條導線之其中兩條相連。
  12. 如申請專利範圍第8項之BEOL金屬化層，其中該等複數條導線具有20奈米或更少之節距。
  13. 如申請專利範圍第8項之BEOL金屬化層，其中該等複數條導線中之各者具有10奈米或更少之寬度。
  14. 一種製造用於半導體結構之後段製程(BEOL)金屬化層的方法，該方法包含：在基板上面形成金屬層；執行第一光桶(photobucket)處理以形成一或多個導電通孔於該金屬層中；執行第二光桶處理以形成一或多個切割位置於該金屬層中；執行第三光桶處理以形成一或多個導電突片於該金屬層中；及削減地蝕刻於該金屬層中之複數條金屬線，該等複數條金屬線耦接至一或多個導電通孔、耦接至一或多個導電突片、且具有由一或多個切割位置所斷開的連續性。
  15. 如申請專利範圍第14項之方法，更包含在該等複數條金屬線之間形成層間介電質(ILD)層。
  16. 如申請專利範圍第15項之方法，更包含於一或多個切割位置中形成介電栓塞。
  17. 如申請專利範圍第16項之方法，其中形成介電栓塞包含形成與該ILD層相同的介電材料。
  18. 如申請專利範圍第17項之方法，其中該等介電栓塞與該ILD層相連。
  19. 如申請專利範圍第16項之方法，其中形成介電栓塞包含形成與該ILD層不同的介電材料。
  20. 如申請專利範圍第14項之方法，其中該第一光桶處理係在該第二光桶處理之前被執行，且該第二光桶處理係在該第三光桶處理之前被執行。
  21. 如申請專利範圍第14項之方法，其中該第二光桶處理係在該第一光桶處理之前被執行，且該第一光桶處理係在該第三光桶處理之前被執行。
  22. 如申請專利範圍第14項之方法，其中該第三光桶處理係在該第二光桶處理之前被執行，且該第二光桶處理係在該第一光桶處理之前被執行。
  23. 如申請專利範圍第14項之方法，其中該第三光桶處理係在該第一光桶處理之前被執行，且該第一光桶處理係在該第二光桶處理之前被執行。
TW106113320A 2016-05-27 2017-04-20 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片 TWI730081B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/US16/34624 2016-05-27
PCT/US2016/034624 WO2017204821A1 (en) 2016-05-27 2016-05-27 Subtractive plug and tab patterning with photobuckets for back end of line (beol) spacer-based interconnects
WOPCT/US16/34624 2016-05-27

Publications (2)

Publication Number Publication Date
TW201804592A true TW201804592A (zh) 2018-02-01
TWI730081B TWI730081B (zh) 2021-06-11

Family

ID=60411855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113320A TWI730081B (zh) 2016-05-27 2017-04-20 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片

Country Status (4)

Country Link
US (3) US10867853B2 (zh)
CN (1) CN109075121B (zh)
TW (1) TWI730081B (zh)
WO (1) WO2017204821A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075121B (zh) * 2016-05-27 2023-10-13 太浩研究有限公司 用于半导体结构的后端线金属化层及其制造方法
CN117219572A (zh) 2016-12-23 2023-12-12 英特尔公司 高级光刻和自组装装置
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
EP3671821A1 (en) 2018-12-19 2020-06-24 IMEC vzw Interconnection system of an integrated circuit
US11087993B2 (en) 2019-08-05 2021-08-10 International Business Machines Corporation Double replacement metal line patterning
TWI828985B (zh) * 2020-06-10 2024-01-11 美商應用材料股份有限公司 完全自對準減法蝕刻
US11302637B2 (en) 2020-08-14 2022-04-12 International Business Machines Corporation Interconnects including dual-metal vias
US11315872B1 (en) 2020-12-10 2022-04-26 International Business Machines Corporation Self-aligned top via
US11688636B2 (en) 2021-06-18 2023-06-27 International Business Machines Corporation Spin on scaffold film for forming topvia
US11798842B2 (en) 2021-09-23 2023-10-24 International Business Machines Corporation Line formation with cut-first tip definition
US11942424B2 (en) 2021-12-01 2024-03-26 International Business Machines Corporation Via patterning for integrated circuits

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189506A (en) * 1990-06-29 1993-02-23 International Business Machines Corporation Triple self-aligned metallurgy for semiconductor devices
US5904569A (en) * 1997-09-03 1999-05-18 National Semiconductor Corporation Method for forming self-aligned vias in multi-metal integrated circuits
US6030896A (en) * 1999-04-21 2000-02-29 National Semiconductor Corporation Self-aligned copper interconnect architecture with enhanced copper diffusion barrier
US6440842B1 (en) * 2001-02-02 2002-08-27 Macronix International Co. Ltd. Method of forming a dual damascene structure by patterning a sacrificial layer to define the plug portions of the structure
US6635496B2 (en) * 2001-10-12 2003-10-21 Infineon Technologies, Ag Plate-through hard mask for MRAM devices
KR100467020B1 (ko) * 2002-07-26 2005-01-24 삼성전자주식회사 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법
US20070267733A1 (en) * 2006-05-18 2007-11-22 International Business Machines Corporation Symmetrical MIMCAP capacitor design
JP4412369B2 (ja) 2007-09-04 2010-02-10 日本電気株式会社 分散型処理システム、分散型処理方法、端末、及び、プログラム
US20090200683A1 (en) * 2008-02-13 2009-08-13 International Business Machines Corporation Interconnect structures with partially self aligned vias and methods to produce same
US8138563B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Circuit structures and methods with BEOL layers configured to block electromagnetic edge interference
US7968975B2 (en) * 2008-08-08 2011-06-28 International Business Machines Corporation Metal wiring structure for integration with through substrate vias
US8614144B2 (en) * 2011-06-10 2013-12-24 Kabushiki Kaisha Toshiba Method for fabrication of interconnect structure with improved alignment for semiconductor devices
KR20140094353A (ko) * 2013-01-22 2014-07-30 삼성전자주식회사 반도체 소자의 제조 방법
WO2015047320A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Self-aligned via and plug patterning for back end of line (beol) interconnects
EP3050087B1 (en) * 2013-09-27 2020-04-29 Intel Corporation Subtractive self-aligned via and plug patterning for back end of line (beol) interconnects
EP3050086A4 (en) * 2013-09-27 2017-05-03 Intel Corporation Previous layer self-aligned via and plug patterning for back end of line (beol) interconnects
US9041217B1 (en) * 2013-12-18 2015-05-26 Intel Corporation Self-aligned via patterning with multi-colored photobuckets for back end of line (BEOL) interconnects
US9236342B2 (en) 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US9209077B2 (en) 2013-12-20 2015-12-08 Intel Corporation Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects
US9054164B1 (en) 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
KR102377372B1 (ko) * 2014-04-02 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 인터커넥트들을 형성하기 위한 방법
KR20150119746A (ko) 2014-04-16 2015-10-26 에스케이하이닉스 주식회사 반도체 장치, 레지스터 및 그 제조 방법
KR102395478B1 (ko) * 2014-06-13 2022-05-09 인텔 코포레이션 Ｅ 빔을 이용한 층 상의 단방향 금속
CN107004635B (zh) * 2014-12-24 2020-12-08 英特尔公司 微电子器件及其形成方法
US10692757B2 (en) * 2015-05-28 2020-06-23 Intel Corporation Means to decouple the diffusion and solubility switch mechanisms of photoresists
CN108012561B (zh) * 2015-06-22 2022-03-04 英特尔公司 用于后端工艺(beol)互连件的借助使用自底向上交联的电介质的图像色调反转
US10366903B2 (en) * 2015-06-26 2019-07-30 Intel Corporation Textile patterning for subtractively-patterned self-aligned interconnects, plugs, and vias
WO2017044106A1 (en) * 2015-09-10 2017-03-16 Intel Corporation Self-aligned isotropic etch of pre-formed vias and plugs for back end of line (beol) interconnects
WO2017105445A1 (en) * 2015-12-16 2017-06-22 Intel Corporation Grid self-aligned metal via processing schemes for back end of line (beol) interconnects and structures resulting therefrom
US10770291B2 (en) * 2015-12-21 2020-09-08 Intel Corporation Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
WO2017111926A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Triblock copolymers for self-aligning vias or contacts
WO2017111953A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Metal via processing schemes with via critical dimension (cd) control for back end of line (beol) interconnects and the resulting structures
CN108885974A (zh) * 2016-03-28 2018-11-23 英特尔公司 用于光刻边缘放置误差提前矫正的对齐节距四等分图案化
WO2017171715A1 (en) * 2016-03-28 2017-10-05 Intel Corporation Pitch division patterning approaches with increased overlay margin for back end of line (beol) interconnect fabrication and structures resulting therefrom
WO2017171794A1 (en) * 2016-03-31 2017-10-05 Intel Corporation High resolution photomask or reticle and its method of fabrication
US10395883B2 (en) * 2016-03-31 2019-08-27 Intel Corporation Aperture size modulation to enhance ebeam patterning resolution
US11315798B2 (en) * 2016-04-08 2022-04-26 Intel Corporation Two-stage bake photoresist with releasable quencher
CN109075121B (zh) * 2016-05-27 2023-10-13 太浩研究有限公司 用于半导体结构的后端线金属化层及其制造方法

Also Published As

Publication number Publication date
CN109075121A (zh) 2018-12-21
US20190206733A1 (en) 2019-07-04
US20240213095A1 (en) 2024-06-27
TWI730081B (zh) 2021-06-11
US11854882B2 (en) 2023-12-26
CN109075121B (zh) 2023-10-13
US10867853B2 (en) 2020-12-15
WO2017204821A1 (en) 2017-11-30
US20210050261A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
US11854882B2 (en) Subtractive plug and tab patterning with photobuckets for back end of line (BEOL) spacer-based interconnects
US9553018B2 (en) Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
US9548269B2 (en) Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects
US9793163B2 (en) Subtractive self-aligned via and plug patterning for back end of line (BEOL) interconnects
US11373900B2 (en) Damascene plug and tab patterning with photobuckets
TWI742018B (zh) 用於半導體晶粒的互連結構的金屬化層、用於製造所述金屬化層的方法、包含所述金屬化層的積體電路結構及包含所述積體電路結構的計算裝置
US10636700B2 (en) Metal via processing schemes with via critical dimension (CD) control for back end of line (BEOL) interconnects and the resulting structures
TWI706442B (zh) 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
US10770291B2 (en) Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
US11145541B2 (en) Conductive via and metal line end fabrication and structures resulting therefrom