JP4860123B2 - デカップリング容量の配置方法 - Google Patents
デカップリング容量の配置方法 Download PDFInfo
- Publication number
- JP4860123B2 JP4860123B2 JP2004214759A JP2004214759A JP4860123B2 JP 4860123 B2 JP4860123 B2 JP 4860123B2 JP 2004214759 A JP2004214759 A JP 2004214759A JP 2004214759 A JP2004214759 A JP 2004214759A JP 4860123 B2 JP4860123 B2 JP 4860123B2
- Authority
- JP
- Japan
- Prior art keywords
- decoupling
- unit
- capacity
- unit cell
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
近年の半導体装置は、高速化及び大規模化がますます進み、大規模化にともなって消費電力が増大している。消費電力の増大は、電源ノイズの発生の原因となり、半導体装置の安定した動作の妨げとなる。そこで、半導体装置の高電位側電源配線と低電位側電源配線との間にデカップリング容量を介在させることにより、電源ノイズの低減が図られている。そして、このようなデカップリング容量を備えた半導体装置において、そのデカップリング容量を効率的にレイアウトし、かつ設計工数を削減することが必要となっている。
特許文献2には、チップをグリッド毎に分割し、各グリッド中においてその消費電力に見合うデカップリング容量が配置可能か否かを判別し、デカップリング容量が不足する場合には、マクロエリアを増大させる方法が開示されている。
以下、この発明の半導体装置の設計方法を図面に従って説明する。この実施の形態では、論理回路で構成される多数の論理セルが配置される対象領域におけるデカップリング容量の配置方法について説明する。論理セル以外の機能ブロックが配置される領域では、当該機能ブロック内に独自のデカップリング容量を備えているので、この実施の形態では機能ブロックが配置される領域については考慮しない。
プリング容量とみなすことができる寄生容量である。
次いで、デカップリング容量が配置されていない領域に論理セルを配置する(ステップ17)。このとき、デカップリング容量が配置されていない領域に論理セルが配置されることから、論理セルの集中配置が抑制される。
図8は、ステップ23における論理変更の一例を示す。図8(a)は論理変更前の論理回路を示し、図8(b)は論理変更後の論理回路を示す。図8(a)は、多数のインバータ回路4が直列に接続され、クロック信号CLKが入力されると、同クロック信号CLKの反転に基づいて各インバータ回路4で常時電力が消費される。
(1)論理セルの配置に先立って、対象領域にデカップリング容量を平均的に配置し、次いでデカップリング容量の空き領域に論理セルを配置するようにしたので、単位エリア内に配置される論理セルの消費電力に見合うデカップリング容量と、単位エリア内にあらかじめ配置されているデカップリング容量との差を小さくすることができる。従って、各単位エリア内の消費電力とデカップリング容量とを適合させるための作業量を削減することができる。
(2)対象領域に配置する論理セルの総消費電力に対応するデカップリング容量を算出し、そのデカップリング容量を対象領域に所定のピッチで列状に配置した。従って、対象領域内に所要のデカップリング容量を配置しながら、単位エリア内にデカップリング容量を均等に配置することができる。
(3)対象領域に配置する論理セルの総消費電力から、各単位エリアの平均消費電力を算出することができ、その平均消費電力と各単位エリア内に配置された論理セルの消費電力とを比較することにより、各単位エリアでデカップリング容量が不足するか否かを算出することができる。
(4)各単位エリアでデカップリング容量が不足するときは、当該単位エリア内の一部の論理セルを他の単位エリアに移動させることにより、各単位エリア毎にデカップリング容量を容易に充足させることができる。
(5)各単位エリアでデカップリング容量が不足するときは、当該単位エリア内の論理セルの消費電力が削減されるように論理変更を行うことにより、各単位エリア毎にデカップリング容量を容易に充足させることができる。
(6)デカップリング容量を再配置することなく、論理セルの移動あるいは論理変更により、各単位エリア毎のデカップリング容量を充足させることができるので、デカップリング容量の配置作業を速やかに行うことができる。
(7)デカップリング容量のピッチPtを電源配線のピッチとすることにより、電源配線の下層にデカップリング容量を配置することができる。電源配線に近接してデカップリング容量を配置することができるので、デカップリング容量による電源ノイズの低減効果を向上させることができる。また、論理セルを配置できない電源配線の下層を利用して、デカップリング容量を配置することができる。
(第二の実施の形態)
図10は、第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態のステップ1〜20に続いて、ステップ31〜33を行うものである。
次いで、当該単位エリア2内に配置されている論理セル3を他の単位エリア2移動させる処理(ステップ33)及び論理回路の論理を変更する処理(ステップ34)を必要に応じて行い、ステップ20に復帰する。
この実施の形態では、第一の実施の形態で得られた作用効果に加えて、次に示す作用効果を得ることができる。
(1)平均消費電力Pavに1以上の係数kを乗算した値と、単位エリア内消費電力Parとを比較するので、その比較結果に十分なマージンを持たせることができる。
(2)単位エリア内消費電力Parが平均消費電力Pav×kを超える場合には、当該単位エリア2に単位セル容量1を追加する処理を施すことができる。従って、各単位エリア2において、デカップリング容量を充足させるための処理の選択肢を増加させることができる。
(第三の実施の形態)
図11は、第三の実施の形態を示す。この実施の形態は、単位エリアの平均消費電力の算出を行わず、各単位エリアに必要なデカップリング容量と、各単位エリアに配置されているデカップリング容量との比較に基づいて、デカップリング容量が充足しているか否かを判定するものである。
また、各単位エリア2で必要とするデカップリング容量Cdarは、消費電力の大きいクロックバッファの数あるいは面積比に基づいて算出することも可能である。
・デカップリング容量は、対象領域に対し縦方向あるいは横方向等、任意方向に列状に配置してもよい。
・第一の実施の形態において、デカップリング容量を充足させるための処理は、論理セルの移動あるいは論理変更のいずれかで行ってもよい。
・第二の実施の形態において、デカップリング容量を充足させるための処理は、単位セル容量の付加、論理セルの移動あるいは論理変更のいずれかで行ってもよい。
2 単位エリア
3 論理セル
P 総消費電力
Claims (2)
- 対象領域内に配置される論理セルの総消費電力を算出し、前記総消費電力に対応するデカップリング容量を算出し、前記デカップリング容量から前記対象領域内に配置する単位セル容量の数を算出し、前記算出した数の単位セル容量を前記対象領域に等間隔の列状に配置し、前記対象領域を前記単位セル容量が等条件で配置されるように複数の単位エリアに分割し、前記各単位エリアの前記単位セル容量が配置されない領域に前記論理セルを配置し、前記単位エリア毎に前記単位セル容量によって構成される前記デカップリング容量が前記論理セルに対し不足するか否かを判別する判別処理を行い、前記判別処理において前記単位セル容量によって構成されるデカップリング容量が不足すると判別された場合に、前記判別処理された単位エリア内の前記論理セルの一部を他の単位エリアに移動させ、前記判別処理された単位エリア内の前記単位セル容量によって構成される前記デカップリング容量を充足させ、
前記列状の単位セル容量を配置する間隔は、前記対象領域の大きさと、前記単位セル容量の大きさに基づいて算出され、その算出値が電源配線を配置する間隔よりも大きい場合に、前記列状の単位セル容量を配置する間隔を前記電源配線を配置する間隔と等しくし、
前記列状の単位セル容量を配置させる間隔の算出値が、電源配線を配置する間隔以上であるとき、該電源配線の下層に前記単位セル容量を形成することを特徴とするデカップリング容量の配置方法。 - 対象領域内に配置される論理セルの総消費電力を算出し、前記総消費電力に対応するデカップリング容量の単位セル容量を前記対象領域に等間隔の列状に配置し、前記対象領域を複数の単位エリアに分割し、前記各単位エリアに論理セルを配置し、前記単位エリア毎に前記デカップリング容量が論理セルに対し充足するか否かを判別する判別処理を行い、前記判別処理に基づいて前記デカップリング容量を充足させるための充足処理を行うデカップリング容量の配置方法であって、
前記列状の単位セル容量を配置する間隔は、前記対象領域の大きさと前記単位セル容量の大きさに基づいて算出され、
前記列状の単位セル容量を配置する間隔の算出値が、電源配線を配置する間隔以上であるとき、該電源配線の下層に前記単位セル容量を形成することを特徴とするデカップリング容量の配置方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004214759A JP4860123B2 (ja) | 2004-07-22 | 2004-07-22 | デカップリング容量の配置方法 |
US11/023,829 US7222320B2 (en) | 2004-07-22 | 2004-12-29 | Layout method of decoupling capacitors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004214759A JP4860123B2 (ja) | 2004-07-22 | 2004-07-22 | デカップリング容量の配置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006040962A JP2006040962A (ja) | 2006-02-09 |
JP4860123B2 true JP4860123B2 (ja) | 2012-01-25 |
Family
ID=35656256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004214759A Expired - Fee Related JP4860123B2 (ja) | 2004-07-22 | 2004-07-22 | デカップリング容量の配置方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7222320B2 (ja) |
JP (1) | JP4860123B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202923A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体装置の設計方法、半導体装置の設計プログラム |
JP4967534B2 (ja) | 2006-08-28 | 2012-07-04 | 富士通セミコンダクター株式会社 | 半導体装置のレイアウト方法およびレイアウトプログラム |
JP2008147338A (ja) * | 2006-12-08 | 2008-06-26 | Nec Electronics Corp | 半導体集積回路装置 |
US7600208B1 (en) * | 2007-01-31 | 2009-10-06 | Cadence Design Systems, Inc. | Automatic placement of decoupling capacitors |
JP4946573B2 (ja) * | 2007-03-30 | 2012-06-06 | 富士通セミコンダクター株式会社 | デカップリングセル配置方法及びデカップリングセル配置装置 |
JP5217418B2 (ja) | 2007-12-25 | 2013-06-19 | 富士通セミコンダクター株式会社 | 半導体装置、容量値算出方法 |
KR101259751B1 (ko) | 2008-09-08 | 2013-04-30 | 삼성전자주식회사 | 액티브 저항의 길이와 같은 너비를 갖는 커패시터를 포함하는 반도체 집적 회로의 배치 방법 |
JP4605550B2 (ja) | 2008-10-09 | 2011-01-05 | 日本電気株式会社 | キャパシタ配置方法 |
JP5161035B2 (ja) * | 2008-10-29 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の設計装置、設計方法およびプログラム |
JP5547934B2 (ja) * | 2009-09-09 | 2014-07-16 | ラピスセミコンダクタ株式会社 | 半導体装置、半導体装置の製造方法、及び半導体装置のレイアウト方法 |
US8767404B2 (en) | 2011-07-01 | 2014-07-01 | Altera Corporation | Decoupling capacitor circuitry |
US8438520B2 (en) * | 2011-08-29 | 2013-05-07 | International Business Machines Corporation | Early decoupling capacitor optimization method for hierarchical circuit design |
WO2013084356A1 (ja) * | 2011-12-09 | 2013-06-13 | 富士通株式会社 | 設計支援装置、方法及びプログラム |
US9024657B2 (en) | 2012-10-11 | 2015-05-05 | Easic Corporation | Architectural floorplan for a structured ASIC manufactured on a 28 NM CMOS process lithographic node or smaller |
US20140105246A1 (en) * | 2012-10-11 | 2014-04-17 | Easic Corporation | Temperature Controlled Structured ASIC Manufactured on a 28 NM CMOS Process Lithographic Node |
US9485185B2 (en) * | 2013-09-24 | 2016-11-01 | Nicira, Inc. | Adjusting connection validating control signals in response to changes in network traffic |
US20150186586A1 (en) * | 2013-12-30 | 2015-07-02 | Samsung Electronics Co., Ltd. | Integrated circuit layouts and methods to improve performance |
JP6245295B2 (ja) * | 2016-03-15 | 2017-12-13 | 日本電気株式会社 | 集積回路、その設計方法、設計装置、設計プログラム |
DE102016111337B4 (de) * | 2016-06-21 | 2018-03-15 | Tdk-Micronas Gmbh | Verfahren zur Steigerung der Entkoppelungs-Kapazität in einer mikroelektronischen Schaltung |
US10289790B2 (en) | 2017-06-14 | 2019-05-14 | Nuvoton Technology Corporation | System, method and computer product for enhanced decoupling capacitor implementation |
US10678988B2 (en) | 2017-12-18 | 2020-06-09 | Qualcomm Incorporated | Integrated circuit (IC) design methods using engineering change order (ECO) cell architectures |
CN109559250B (zh) * | 2018-12-10 | 2020-12-01 | 国网浙江省电力有限公司 | 一种城市配电网网格化规划方法 |
WO2022256955A1 (en) * | 2021-06-07 | 2022-12-15 | Synopsys, Inc. | Metal-insulator-metal capacitor insertion |
CN116151184B (zh) * | 2023-04-20 | 2023-08-01 | 广东赛昉科技有限公司 | 实现最佳去耦电容值且满足金属密度约束的布局方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5322438A (en) * | 1993-06-18 | 1994-06-21 | Silicon Systems, Inc. | Layout scheme for precise capacitance ratios |
JPH10242283A (ja) * | 1997-02-26 | 1998-09-11 | Hitachi Ltd | 半導体集積回路及び半導体集積回路のレイアウト方法 |
US6061508A (en) * | 1997-07-03 | 2000-05-09 | International Business Machines Corporation | Modeling and processing of on-chip interconnect capacitance |
US6532439B2 (en) * | 1998-06-18 | 2003-03-11 | Sun Microsystems, Inc. | Method for determining the desired decoupling components for power distribution systems |
US6937971B1 (en) * | 1999-07-30 | 2005-08-30 | Sun Microsystems, Inc. | System and method for determining the desired decoupling components for a power distribution system having a voltage regulator module |
US6323050B1 (en) * | 2000-10-02 | 2001-11-27 | International Business Machines Corporation | Method for evaluating decoupling capacitor placement for VLSI chips |
US6523159B2 (en) * | 2001-01-16 | 2003-02-18 | International Business Machines Corporation | Method for adding decoupling capacitance during integrated circuit design |
US6571184B2 (en) * | 2001-02-06 | 2003-05-27 | Sun Microsystems, Inc. | System and method for determining the decoupling capacitors for power distribution systems with a frequency-dependent target impedance |
US6487702B2 (en) * | 2001-03-30 | 2002-11-26 | Sun Microsystems, Inc. | Automated decoupling capacitor insertion |
US6618845B2 (en) * | 2001-08-17 | 2003-09-09 | Sun Microsystems, Inc. | Verifying on-chip decoupling capacitance |
JP4112244B2 (ja) | 2002-03-04 | 2008-07-02 | 富士通株式会社 | 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法 |
US6763509B2 (en) * | 2002-09-26 | 2004-07-13 | Sun Microsystems, Inc. | Method and apparatus for allocating decoupling capacitor cells |
US6898769B2 (en) * | 2002-10-10 | 2005-05-24 | International Business Machines Corporation | Decoupling capacitor sizing and placement |
US6807656B1 (en) * | 2003-04-03 | 2004-10-19 | Lsi Logic Corporation | Decoupling capacitance estimation and insertion flow for ASIC designs |
US7086026B2 (en) * | 2003-05-12 | 2006-08-01 | International Business Machines Corporation | Decoupling capacitance analysis method |
US20040226735A1 (en) * | 2003-05-12 | 2004-11-18 | Ping Wu | Method and apparatus for integrated noise decoupling |
US7080337B2 (en) * | 2003-06-05 | 2006-07-18 | Texas Instruments Incorporated | Non-uniform decoupling capacitor distribution for providing more uniform noise reduction across chip |
US7231625B2 (en) * | 2004-09-28 | 2007-06-12 | Lsi Corporation | Method and apparatus for use of hidden decoupling capacitors in an integrated circuit design |
US7424696B2 (en) * | 2004-12-03 | 2008-09-09 | Lsi Corporation | Power mesh for multiple frequency operation of semiconductor products |
JP2006202923A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体装置の設計方法、半導体装置の設計プログラム |
-
2004
- 2004-07-22 JP JP2004214759A patent/JP4860123B2/ja not_active Expired - Fee Related
- 2004-12-29 US US11/023,829 patent/US7222320B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006040962A (ja) | 2006-02-09 |
US7222320B2 (en) | 2007-05-22 |
US20060017135A1 (en) | 2006-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4860123B2 (ja) | デカップリング容量の配置方法 | |
JP2006173478A (ja) | 半導体集積回路装置及びその設計方法 | |
US20090113370A1 (en) | Layout designing method for semiconductor device and layout design supporting apparatus for the same | |
JP5216287B2 (ja) | 半導体装置 | |
CN101013697B (zh) | 半导体集成电路及其设计方法 | |
US8187924B2 (en) | Method, design program and design support device for semiconductor integrated circuit, and semiconductor integrated circuit | |
JP2010066871A (ja) | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 | |
US9032353B2 (en) | Method and system for three-dimensional layout design of integrated circuit elements in stacked CMOS | |
JP4355348B2 (ja) | クロック供給回路及びその設計方法 | |
US6477696B2 (en) | Routing definition to optimize layout design of standard cells | |
JP2004128436A (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
CN110392922B (zh) | 半导体集成电路装置 | |
JP4743469B2 (ja) | 半導体集積回路装置とクロック分配方法 | |
EP3079172A1 (en) | Cell layout utilizing boundary cell with mixed poly pitch within integrated circuit | |
US20060190895A1 (en) | Method and program for designing semiconductor device | |
KR20020042507A (ko) | 반도체장치, 그 제조방법 및 기억매체 | |
JP2008205399A (ja) | 半導体集積回路の設計方法 | |
JP2011114014A (ja) | 半導体装置 | |
JP4826055B2 (ja) | 半導体集積回路装置製造方法、半導体集積回路装置製造装置、プログラム、半導体集積回路装置および半導体集積回路装置の自動配置指示方法 | |
CN117973304A (zh) | 版图及其设计方法、半导体结构、存储介质和电子设备 | |
JP2004055873A (ja) | 半導体集積回路装置およびその設計方法 | |
JPH0685064A (ja) | 半導体集積回路製造装置及び製造方法 | |
US7968917B2 (en) | Semiconductor memory device | |
JPH11204766A (ja) | 半導体集積回路およびその設計方法 | |
CN116798467A (zh) | 存储装置以及形成存储装置的读出放大器的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070608 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |