JP4355348B2 - クロック供給回路及びその設計方法 - Google Patents
クロック供給回路及びその設計方法 Download PDFInfo
- Publication number
- JP4355348B2 JP4355348B2 JP2007181420A JP2007181420A JP4355348B2 JP 4355348 B2 JP4355348 B2 JP 4355348B2 JP 2007181420 A JP2007181420 A JP 2007181420A JP 2007181420 A JP2007181420 A JP 2007181420A JP 4355348 B2 JP4355348 B2 JP 4355348B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- clock
- wiring layer
- supply circuit
- clock supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Kerry Bernstein、他6名著、"HIGH SPEES CMOS DESIGN STYLES"
この構成によれば、膜厚の厚い配線層は配線の抵抗値が低いので、第2配線及び第2配線が含まれる段の接続配線の配線遅延は小さくなる。これにより、第2配線を含めたクロック系統の伝達時間を削減できる。また、一般的に膜厚の厚い配線層は電源等にのみ使用されるため、通常の信号配線の量が少ない。よって、第2配線を膜厚の厚い配線で形成することで、配線混雑を低減できる。
本発明の第1の実施形態に係るクロック供給回路では、クロックツリーを構成する複数のクロック配線のうち、基準配線層を使用するマクロ上に配置されるクロック配線は基準配線層より上層の配線層で形成され、それ以外のクロック配線層は基準配線層で形成される。これにより、迂回配線の発生を防止するとともに、各層の配線の各配線層の出来具合に起因するクロックスキューを低減できる。
パスA遅延量×20(%)×5(%)=パスA遅延値×1(%)=10ps
となる。すなわち、動作素子223との間でデータの受け渡しを行う動作素子へのタイミング制約に、0.01nsのマージンを与えれば、クロック配線の出来具合によるクロックスキューに対して、十分なタイミングマージンを確保できる。
図2は、クロック供給回路200のレイアウト設計の流れを示すフローチャートである。
なお、上述したクロック供給回路200の設計方法は、汎用のコンピュータシステムを用いてCAD(Computer Aided Design)による設計を行う際に用いられる。例えば、図2に示す処理は、プロセッサ及びメモリを備える汎用のコンピュータシステムにインストールされたプログラムにより実現される。なお、当該プログラムは、磁気ディスク及びCD−ROM等の記録媒体に格納されてもよい。また、図2に示す処理の一部又は全部を専用のハードウェア回路により実現してもよい。また、図2に示す処理の一部又は全部を設計者が行ってもよい。
また、上記説明において、配線224〜237の配線全てが基準配線層で形成されるとしたが、配線224〜237の一部に他の配線層が用いられてもよい。例えば、駆動素子の入力端子及び出力端子、又は動作素子のクロック入力端子が基準配線層よりも下層の配線層で形成される場合、駆動素子の入力端子及び出力端子、又は動作素子のクロック入力端子とクロック配線に用いられる基準配線層とを接続する配線層が必要となる。よって、配線224〜237の配線領域のうち実質的に配線に用いられる配線領域が基準配線層で形成されればよい。例えば、配線224〜237の配線領域のうち、90%以上の領域が基準配線層で形成されることが望ましい。なお、駆動素子の入力端子及び出力端子、又は動作素子のクロック入力端子が基準配線層よりも下層の配線層で形成される場合においては、全ての端子ともほぼ同じ条件なので、各配線層の出来具合に起因する遅延量のばらつきの影響は無視できる。
本発明の第2の実施形態に係るクロック供給回路は、基準配線層より上層の配線層が使用される段と同じ段の全てのクロック配線に基準配線層より上層の配線層を使用する。これにより、各配線層の出来具合に起因するクロックスキューの発生を低減できる。
また、上記説明において、配線326及び329〜342の配線領域の全てが基準配線層で形成されるとしたが、第1の実施形態で述べた理由と同様の理由により、配線326及び329〜342の配線領域の一部に他の配線層が用いられてもよい。また、基準配線層を配線のX方向、及びY方向それぞれに対して別々に定めてもよい。
本発明の第3の実施形態に係るクロック供給回路は、クロックツリーの後段のクロック配線に基準配線層より上層の配線層を用いる。これにより、基準配線層より上層の配線層が用いられる配線長を短くできるので、各配線層の出来具合に起因するクロックスキューを低減できる。
本発明の第4の実施形態に係るクロック供給回路は、基準配線層を使用するマクロ上に配置されるクロック配線を、基準配線層より上層であり、かつ基準配線層よりも膜厚が厚い配線層で形成する。これにより、各配線層の出来具合に起因するクロックスキューを低減できる。
図6に示すように、クロック供給回路は、第1配線層601と、第1層間膜602と、第2配線層603と、第2層間膜604と、第3配線層605と、第3層間膜606と、第4配線層607と、第4層間膜608と、第5配線層609と、第5層間膜610と、第6配線層611と、第6層間膜612と、第7配線層613とを備える。
図6に示すように、配線502は、マクロ504上及びマクロ504の近傍以外において、基準配線層である第3配線層605で形成される。配線502は、マクロ504上及びマクロ504の近傍において第6配線層611で形成される。また、マクロ504の近傍において、配線502の基準配線層の配線と第6配線層の配線とが、第4配線層607、第5配線層609、及び各配線層の層間を接続するビアコンタクトを介して接続される。
101、102、103、104、201、202、203、204、205、206、207、208、209、210、211、212、213、214、215、301、302、303、304、305、306、307、308、309、310、311、312、313、314、315、316、317、401、402、403、404、501 駆動素子
216、217、218、219、220、221、222、223、318、319、320、321、322、323、324、325、503 動作素子
224、225、226、227、228,229、230、231、232、233、234、235、236、237、238、326、327、328、329、330、331、332、333、334、335、336、337、338、339、340、341、342、405、406、407、407a、502 配線
239、343、408、504 マクロ
601 第1配線層
602 第1層間膜
603 第2配線層
604 第2層間膜
605 第3配線層
606 第3層間膜
607 第4配線層
608 第4層間膜
609 第5配線層
610 第5層間膜
611 第6配線層
612 第6層間膜
613 第7配線層
Claims (11)
- クロックツリー構造を有し、クロック信号を複数の動作素子に供給するクロック供給回路であって、
前記クロックツリー構造を構成する複数の駆動素子と、
前段の駆動素子の出力と次段の複数の駆動素子又は動作素子とをそれぞれ接続する複数の接続配線とを備え、
前記複数の接続配線は、
基準配線層で形成される複数の第1配線と、
前記基準配線層を使用する回路ブロック上に存在する1つ以上の第2配線とを含み、
前記回路ブロック上に存在する1つ以上の第2配線は、前記基準配線層より上層の所定の配線層で形成され、
前記クロックツリー構造において前記第2配線が存在する段と同じ段の全ての前記接続配線は、少なくとも一部分が前記所定の配線層で形成される
ことを特徴とするクロック供給回路。 - クロックツリー構造を有し、クロック信号を複数の動作素子に供給するクロック供給回路であって、
前記クロックツリー構造を構成する複数の駆動素子と、
前段の駆動素子の出力と次段の複数の駆動素子又は動作素子とをそれぞれ接続する複数の接続配線とを備え、
前記複数の接続配線は、
基準配線層で形成される複数の第1配線と、
前記基準配線層を使用する回路ブロック上に存在する1つ以上の第2配線とを含み、
前記回路ブロック上に存在する1つ以上の第2配線は、前記基準配線層より上層の所定の配線層で形成され、
前記第2配線は、前記クロックツリー構造の真ん中の段より後段の接続配線である
ことを特徴とする請求項1記載のクロック供給回路。 - 前記クロックツリー構造の初段の駆動素子から前記複数の動作素子に至る前記駆動素子の段数はそれぞれ等しく、
前記クロックツリー構造における同じ段の前段の駆動素子から次段の駆動素子又は動作素子に至る経路の接続配線の配線長は略等しく、
前記クロックツリー構造における同じ段の駆動素子の駆動能力は略等しい
ことを特徴とする請求項1または2に記載のクロック供給回路。 - 前記クロックツリー構造が、Hツリー構造である
ことを特徴とする請求項1または2に記載のクロック供給回路。 - 前記クロックツリー構造における同じ段の駆動素子の駆動能力が異なる
ことを特徴とする請求項1または2に記載のクロック供給回路。 - 前記クロックツリー構造における同じ段の前段の駆動素子から次段の駆動素子又は動作素子に至る経路の接続配線の配線長が異なる
ことを特徴とする請求項1または2に記載のクロック供給回路。 - 前記クロックツリー構造の初段の駆動素子から前記複数の動作素子に至る前記駆動素子の段数が異なる
ことを特徴とする請求項1または2に記載のクロック供給回路。 - 前記駆動素子の入力端子及び出力端子よりも上層の前記基準配線層で前記複数の第1配線が形成される
ことを特徴とする請求項1または2に記載のクロック供給回路。 - 前記動作素子のクロック入力端子よりも上層の前記基準配線層で前記複数の第1配線が形成される
ことを特徴とする請求項1または2に記載のクロック供給回路。 - 前記複数の接続配線の配線領域のうち90%以上が前記基準配線層で形成される
ことを特徴とする請求項1または2に記載のクロック供給回路。 - 前記基準配線層を複数備え、
前記複数の接続配線が、レイアウト上のX方向とY方向のそれぞれで異なる前記基準配線層を用いて形成される
ことを特徴とする請求項1または2に記載のクロック供給回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181420A JP4355348B2 (ja) | 2007-07-10 | 2007-07-10 | クロック供給回路及びその設計方法 |
US12/167,433 US20090019407A1 (en) | 2007-07-10 | 2008-07-03 | Clock supply circuit and method of designing the same |
CNA2008101356249A CN101344897A (zh) | 2007-07-10 | 2008-07-07 | 时钟提供电路及其设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181420A JP4355348B2 (ja) | 2007-07-10 | 2007-07-10 | クロック供給回路及びその設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009021306A JP2009021306A (ja) | 2009-01-29 |
JP4355348B2 true JP4355348B2 (ja) | 2009-10-28 |
Family
ID=40246899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007181420A Expired - Fee Related JP4355348B2 (ja) | 2007-07-10 | 2007-07-10 | クロック供給回路及びその設計方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090019407A1 (ja) |
JP (1) | JP4355348B2 (ja) |
CN (1) | CN101344897A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8191024B2 (en) * | 2009-03-16 | 2012-05-29 | Qualcomm Incorporated | Customizable H-tree synthesis tool |
KR20130087302A (ko) * | 2012-01-27 | 2013-08-06 | 삼성전자주식회사 | 반도체 집적 회로와 이를 포함하는 장치의 동작 방법 |
US20140312928A1 (en) * | 2013-04-19 | 2014-10-23 | Kool Chip, Inc. | High-Speed Current Steering Logic Output Buffer |
CN104732029A (zh) * | 2015-03-27 | 2015-06-24 | 西安华芯半导体有限公司 | 一种低失配时钟输出电路 |
JP2018182213A (ja) * | 2017-04-19 | 2018-11-15 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
KR20210126821A (ko) | 2020-04-10 | 2021-10-21 | 삼성전자주식회사 | 반도체 장치 |
CN114117974A (zh) * | 2020-08-31 | 2022-03-01 | 深圳市中兴微电子技术有限公司 | 芯片时钟驱动单元套件和设计方法以及芯片 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2695078B2 (ja) * | 1991-06-10 | 1997-12-24 | 株式会社東芝 | データ処理装置クロック信号の分配方法 |
JP3332020B2 (ja) * | 1999-09-30 | 2002-10-07 | 日本電気株式会社 | 半導体集積回路の配線レイアウトシステムおよびクロック配線の設計方法 |
JP3420195B2 (ja) * | 2000-09-26 | 2003-06-23 | エヌイーシーマイクロシステム株式会社 | クロック配線の設計方法 |
JP4931308B2 (ja) * | 2001-09-28 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US6934924B2 (en) * | 2003-01-31 | 2005-08-23 | Terachip Inc. | Layout methodology and system for automated place and route |
JP4017583B2 (ja) * | 2003-10-16 | 2007-12-05 | 松下電器産業株式会社 | 半導体集積回路の設計データの回路表示方法 |
WO2005096168A1 (ja) * | 2004-04-01 | 2005-10-13 | Matsushita Electric Industrial Co., Ltd. | 映像音声処理用集積回路 |
JP2006093393A (ja) * | 2004-09-24 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2007019414A (ja) * | 2005-07-11 | 2007-01-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2007174744A (ja) * | 2005-12-19 | 2007-07-05 | Matsushita Electric Ind Co Ltd | チャージポンプ回路及び電源装置 |
JP4328334B2 (ja) * | 2006-03-13 | 2009-09-09 | パナソニック株式会社 | 半導体集積回路装置 |
JP4769741B2 (ja) * | 2006-05-08 | 2011-09-07 | エルピーダメモリ株式会社 | 信号供給構造及び半導体装置 |
JP2008091406A (ja) * | 2006-09-29 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法 |
JP2008192841A (ja) * | 2007-02-05 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
-
2007
- 2007-07-10 JP JP2007181420A patent/JP4355348B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-03 US US12/167,433 patent/US20090019407A1/en not_active Abandoned
- 2008-07-07 CN CNA2008101356249A patent/CN101344897A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN101344897A (zh) | 2009-01-14 |
US20090019407A1 (en) | 2009-01-15 |
JP2009021306A (ja) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4355348B2 (ja) | クロック供給回路及びその設計方法 | |
JP4778689B2 (ja) | 標準セル、標準セルライブラリおよび半導体集積回路 | |
JP5509599B2 (ja) | 半導体集積回路 | |
JP2004172373A (ja) | クロストーク修正方法 | |
JP2007300067A (ja) | 半導体集積回路装置およびその設計方法 | |
JP2007242846A5 (ja) | ||
JP2007242846A (ja) | 半導体集積回路装置および半導体集積回路装置の電源配線方法 | |
JP2004079694A (ja) | スタンダードセル | |
JP2008211077A (ja) | 半導体メモリセル | |
JP4743469B2 (ja) | 半導体集積回路装置とクロック分配方法 | |
WO2021192265A1 (ja) | 半導体集積回路装置 | |
JP2010192932A (ja) | 標準セル、標準セルライブラリおよび半導体集積回路 | |
JP4335933B2 (ja) | 半導体集積回路及び半導体集積回路の設計プログラム | |
US20100138803A1 (en) | Apparatus and method of supporting design of semiconductor integrated circuit | |
JP2005174520A (ja) | メモリ回路およびその生成方法 | |
JP2010251468A (ja) | 半導体集積回路 | |
JP2006318967A (ja) | 半導体集積回路 | |
JP7157350B2 (ja) | 半導体集積回路装置 | |
JPWO2003001591A1 (ja) | 半導体集積回路、その設計方法、およびその設計システム | |
WO2023095616A1 (ja) | 半導体集積回路装置 | |
US8468485B2 (en) | Integrated circuit, integrated circuit design device and integrated circuit design method | |
JP2005116793A (ja) | 半導体集積回路及びそのクロック配線方法 | |
JP3644413B2 (ja) | 素子及び配線の配置決定方法 | |
JP2006229088A (ja) | ハードマクロ作成方法 | |
JP2016046479A (ja) | 半導体装置及び半導体装置の設計方法とプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090731 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |