CN101344897A - 时钟提供电路及其设计方法 - Google Patents

Abstract

本发明的时钟提供电路具有时钟树结构，并将时钟信号提供给多个工作元件，其中包括构成所述时钟树结构的多个驱动元件，以及分别连接前一级的驱动元件的输出和后一级的多个驱动元件或工作元件的多个连接布线，所述多个连接布线包括被形成在基准布线层的多个第一布线以及存在于使用所述基准布线层的电路块上的一个以上的第二布线，所述电路块上所存在的一个以上的第二布线，被形成在所述基准布线层的上层的规定的布线层。

Description

时钟提供电路及其设计方法

技术领域

本发明涉及时钟提供电路及其设计方法，尤其涉及将时钟提供给多个工作元件的时钟树结构的时钟提供电路及其设计方法。

背景技术

近些年随着制造工艺的细分化，布线以及晶体管的制造的参差不齐给时钟提供电路的性能带来了很大的影响。可以举出的一个例子是，由于布线以及晶体管的制造的参差不齐，产生的问题是导致了时钟信号的延迟时间的参差不齐。一般而言，每级单元的延迟时间td可以利用不依赖于负载的延迟时间t0、决定每单位负载容量的延迟时间的系数Δt、成为负载的后一级单元的栅极电容Cg、以及成为负载的布线电容(以下称为布线电容)Cw，以以下的公式(1)来表示。

td＝t0+Δt(Cg+Cw)…(1)

在上述的公式(1)中，延迟时间t0、系数Δt以及栅极电容Cg因晶体管制造的参差不齐而发生变动。布线电容Cw因布线制造的参差不齐而发生变动。为此，在布线以及晶体管出现制造上的参差不齐的情况下，时钟信号的延迟时间则发生变动。据此，时钟脉冲相位差会变大到预想之上。

作为抑制时钟脉冲相位差的以往的时钟提供电路，周知的是利用时钟缓冲树结构(以下称为“时钟树结构”)的时钟提供电路(例如，参照非专利文献1)。

时钟树结构是缓冲等驱动元件为树状的结构。将来自时钟发生电路的时钟信号施加到位于树状的最上端的驱动元件的输入中。使双稳态电路或存储器宏单元(Memory Macrocells)等工作元件与树状的末端连接。根据这样的构成，时钟树结构可以降低时钟脉冲相位差。

作为比通常的时钟树结构能够降低时钟脉冲相位差的时钟树结构，周知的是H树结构(例如，参照非专利文献1)。H树结构是指，具有作为驱动元件间的布线的H形状的布线结构。H树结构是由以中央部的H形状的布线为中心，逐渐变小的H形状的布线组成的树结构。具体而言，在H树结构中，在中央部的H形状的布线中心被施加有来自时钟发生电路的时钟信号。在中央部的H形状的四个末端分别连接有驱动元件。该驱动元件的各自的输出与后一级的H形状的布线的中心相连接。而且，该H形状的布线的四个末端分别连接有驱动元件。即，H树结构可以使一个直线电路的末端位于后一级直线电路的中央而使电路分支，因此不会发生时钟脉冲相位差。

然而，在H树结构中存在的课题是，需要在实际上不需要的位置上配置驱动元件。对此，周知的方式是在只在时钟提供电路的一部分使用H树结构(例如，参照专利文献1)。

图1示出了专利文献1中所记载的以往的时钟提供电路的构成。图1中所示的时钟提供电路100包括构成时钟树结构的多个驱动元件101-104。驱动元件101是时钟树结构的第一级的驱动元件，被施加有时钟信号。驱动元件102-104分别是时钟树结构的第二级到第四级的驱动元件。

图1所示的时钟提供电路100以H树结构来构成时钟树结构的第一级和第二级，以通常的时钟树构成第三级和第四级。据此，时钟提供电路100只有在位于上端的级才是H树结构，由于下端的级不是H树结构，因此至少不需要在下端的级的不必要的位置上配置驱动元件。并且，由于时钟提供电路100在上端的级利用了H树结构，因此可以比利用通常的时钟树结构的情况更能够抑制时钟脉冲相位差。

然而，在制造具有多层布线的时钟提供电路的情况下，各布线层的布线是按照各个布线层以不同的条件(例如，布线层的厚度、布线的宽度以及间隔等)被制造的。为此，布线的结果(例如，参差不齐的大小或倾向等)会因各个布线层而不同。因此，布线电容Cw参差不齐的大小以及倾向也会在各个布线层而不同。但是，在以往的时钟树结构中，没有考虑到在时钟布线上该采用怎样的布线层，而是使用多个布线层来布线。据此，由于利用H树结构，即使布线的长度相同，上述公式(1)中所包含的Δt×Cw也会在布线间产生不同。因此，在时钟路径间的时钟信号的延迟时间上产生差，从而会出现时钟脉冲相位差。即，以往的时钟提供电路出现的问题是，由于各个布线层的布线结果的不同而造成发生时钟脉冲相位差。

为了抑制因各个布线层的布线结果的不同所造成的时钟脉冲相位差，因此减少在时钟布线中所使用的布线层的数量，减小时钟路径间的布线电容的差是有效的。但是，若将时钟布线所使用的布线层仅限定为下端的布线层，则由于时钟布线不能在宏单元上通过而导致迂回布线。据此造成布线混杂。

并且，若在时钟布线上仅使用上端布线层，则时钟布线可以在宏单元上通过。因此，可以消减时钟布线层的数量。然而，在时钟布线仅使用上端布线层的情况下，通常需要存在于下端的层上的驱动元件以及工作元件的端子与上端的布线层相连接，因此，与时钟布线仅使用下端布线层的情况相比，会导致时钟的布线资源的增加并产生布线的混杂。

非专利文献1：Kerry Bernstein、其他6个名著、“HIGH SPEES CMOSDESIGN STYLES”

专利文献1：日本特开2003-78014号公报

发明内容

因此，本发明的目的在于提供一种时钟提供电路及其设计方法，其可以在抑制布线混杂的基础上，抑制因各个布线层的布线结果而导致的时钟脉冲相位差。

为了达成上述的目的，本发明所涉及的时钟提供电路具有时钟树结构，并将时钟信号提供给多个工作元件，其中包括：多个驱动元件，构成所述时钟树结构；以及多个连接布线，分别连接前一级的驱动元件的输出、和后一级的多个驱动元件或工作元件；所述多个连接布线包括：多个第一布线，被形成在基准布线层；以及一个以上的第二布线，存在于使用所述基准布线层的电路块上；所述电路块上所存在的一个以上的第二布线，被形成在所述基准布线层的上层的规定的布线层。

根据此构成，只有被配置在使用基准布线层的电路块上的第二布线使用基准布线层以外的布线层，其它的布线被形成在基准布线层。据此，由于多数时钟布线被形成在基准布线层，因此，可以抑制因制造上的参差不齐而导致的各个布线层的布线结果的不同所发生的时钟脉冲相位差。并且，在驱动元件和后一级的驱动元件或工作元件之间设置使用基准布线层的电路块的情况下，可以不用迂回布线，而在该电路块上配置第二布线。因此，由于本发明所涉及的时钟提供电路不需要迂回布线，从而可以抑制布线的混杂。

并且，也可以是，在所述时钟树结构中，与所述第二布线所在的级相同的级的所有的所述连接布线中，至少有一部分被形成在所述规定的布线层。

根据此构成，对存在于使用基准布线层的电路块上的时钟布线的级和相同级的所有布线，使用基准布线层的上层的布线层。据此，对于时钟树结构中的所有工作元件而言，根据规定的布线层的不同所产生的制造上的参差不齐的影响是相同的，因此，可以降低时钟树结构的各个级的因布线的结果而导致的布线延迟的不均等。因此，本发明所涉及的时钟提供电路可以抑制因各个布线层的布线结果而导致的时钟脉冲相位差。

并且，也可以是，所述第二布线为所述时钟树结构的正中间的级以后的级的连接布线。

根据此构成，越是时钟树结构的末端的布线，布线长度就越短，因此，可以使在基准布线层以外的布线层形成的布线的布线长度变短。据此，本发明所涉及的时钟提供电路可以降低因布线结果而导致的布线延迟的不均等。因此，可以抑制因各个布线层的布线结果而导致的时钟脉冲相位差。

并且，也可以是，所述规定的布线层的膜厚比所述基准布线层的膜厚厚。

根据此构成，由于膜厚厚的布线层的布线的阻抗值低，因此第二布线以及包括第二布线的级的连接布线的布线延迟就会变小。据此，可以消减包括第二布线的时钟系统的传达时间。并且，一般而言，由于膜厚厚的布线层仅用于电源等，所以通常的信号布线的量较少。因此，通过将第二布线以膜厚厚的布线来形成，从而可以低减布线的混杂。

并且，也可以是，从所述时钟树结构的第一级的驱动元件到所述多个工作元件之间的所述驱动元件的级数分别相等；在所述时钟树结构中，从相同级的前一级的驱动元件到后一级的驱动元件或工作元件的路径的连接布线的布线长度大致相等；在所述时钟树结构中，相同级的驱动元件的驱动能力大致相等。

根据此构成，在抑制了时钟脉冲相位差的时钟树结构中，可以在抑制布线混杂的基础上，抑制因各个布线层的布线结果所导致的时钟脉冲相位差。

并且，本发明所涉及的时钟提供电路的设计方法是时钟提供电路的设计方法，其中所述时钟提供电路具有时钟树结构，并将被输入的时钟信号提供给多个工作元件，在连接构成所述时钟树结构的多个驱动元件的连接布线，被配置在使用基准布线层的电路块上的情况下，将该连接布线形成于所述基准布线层的上层的布线层；在所述连接布线没有被配置在使用所述基准布线层的电路块上的情况下，将该连接布线形成于所述基准布线层。

据此，只有配置在基准布线层的电路块上的连接布线使用基准布线层以外的布线层，其它的布线被形成在基准布线层。据此，由于多数时钟布线被形成在基准布线层，因此，可以抑制因制造上的参差不齐而导致的各个布线层的布线结果的不同所发生的时钟脉冲相位差。并且，在驱动元件和后一级的驱动元件或工作元件之间被配置使用基准布线层的电路块的情况下，可以不用迂回布线，而在该电路块上配置连接布线，该连接布线被形成在基准布线层的上层的布线层。因此，由于不需要迂回布线，从而可以抑制布线的混杂。

并且，本发明不仅可以作为这样的时钟提供电路以及时钟提供电路的设计方法来实现，还可以作为使计算机执行时钟提供电路的设计方法中所包含的特征性步骤的程序来实现。并且，这样的程序可以通过CD-ROM等记录介质或互联网等传输介质来分发也是不言而喻的。

根据以上所述，本发明所提供的时钟提供电路及其设计方法可以在抑制布线混杂的基础上抑制各个布线层的布线结果所导致的时钟脉冲相位差。

附图说明

图1示出了以往的时钟提供电路的构成。

图2示出了本发明的实施方式1所涉及的时钟提供电路的构成。

图3是本发明的实施方式1所涉及的时钟提供电路的布局设计的流程图。

图4示出了本发明的实施方式2所涉及的时钟提供电路的构成。

图5示出了本发明的实施方式3所涉及的时钟提供电路的构成。

图6示出了本发明的实施方式4所涉及的时钟提供电路的构成。

图7是本发明的实施方式4所涉及的时钟提供电路的构成的截面图。

具体实施方式

以下，参照附图对本发明所涉及的时钟提供电路的实施方式进行详细说明。

(实施方式1)

在本发明的实施方式1所涉及的时钟提供电路中，在构成时钟树的多个时钟布线中，在使用基准布线层的宏单元上配置的时钟布线被形成在基准布线层的上层的布线层，除此之外的时钟布线被形成在基准布线层。据此，在防止迂回布线的发生的同时，还可以降低因各个布线层的布线结果所造成的时钟脉冲相位差。

图2在模式上示出了本发明的实施方式1所涉及的时钟提供电路的构成。

图2所示的时钟提供电路200具有时钟树结构，向多个工作元件216-223提供被输入的时钟信号。时钟提供电路200是包含在半导体集成电路中的电路。时钟提供电路200具有多个驱动元件201-215和多个布线224-238。

多个驱动元件201-215构成时钟树结构。驱动元件201是时钟树的第一级的驱动元件，驱动由外部的时钟发生电路等提供的时钟信号。

驱动元件202以及203是时钟树的第二级的驱动元件，驱动由驱动元件201驱动的时钟信号。

驱动元件204-207是时钟树的第三级的驱动元件。驱动元件204以及205驱动由驱动元件202驱动的时钟信号。驱动元件206以及207驱动由驱动元件203驱动的时钟信号。

驱动元件208-215是时钟树的第四级的驱动元件。驱动元件208以及209驱动由驱动元件204驱动的时钟信号。驱动元件210以及211驱动由驱动元件205驱动的时钟信号。驱动元件212以及213驱动由驱动元件206驱动的时钟信号。驱动元件214以及215驱动由驱动元件207驱动的时钟信号。

并且，时钟树结构中的位于同一级的驱动元件的驱动能力是相同的。即，驱动元件202以及203的驱动能力是相同的，驱动元件204-207的驱动能力是相同的，驱动元件208-215的驱动能力是相同的。

工作元件216-223被提供有由驱动元件208-215所分别驱动的时钟信号。工作元件216-223是FF(双稳态电路)或存储器宏单元等。

多个布线224-238分别连接时钟树结构的前一级驱动元件的输出和后一级的多个驱动元件的输入或工作元件的时钟输入。

布线224连接驱动元件201的输出和驱动元件202以及203的输入。布线225连接驱动元件202的输出和驱动元件204以及205的输入。布线226连接驱动元件203的输出和驱动元件206以及207的输入。布线227连接驱动元件204的输出和驱动元件208以及209的输入。布线228连接驱动元件205的输出和驱动元件210以及211的输入。布线229连接驱动元件206的输出和驱动元件212以及213的输入。布线230连接驱动元件207的输出和驱动元件214以及215的输入。布线231-238分别连接驱动元件208-215的输出和工作元件216-223的时钟输入。

布线224-237被形成在基准布线层。在本实施方式中视基准布线层为第三布线层。基准布线层是指，在没有特殊的条件下，时钟布线所使用的布线层。并且，基准布线层也可以是第三布线层以外的布线层。并且，可以针对布局的X方向以及Y方向分别决定基准布线层。例如，X方向上的布线使用作为基准布线层的第三布线层，Y方向上的布线也可以使用作为基准布线层的第四布线层。在此为了说明上的简单，仅以第三布线层为基准布线层为例进行说明。例如，布线224-237的所有布线区域以基准布线层来形成。

布线238被形成在基准布线层的上层的布线层。例如，布线238被形成在第四布线层。并且，布线238存在于宏单元239上。而且，布线238的所有区域可以被形成在第四布线层，也可以是仅宏单元239邻域上的部分被形成在第四布线层，其它的部分被形成在基准布线层。即，只要布线238中的宏单元239上的布线被形成在基准布线层的上层的布线层即可。并且，由于只有宏单元239邻域上的布线被形成在第四布线层，因此可以减少在基准布线层以外的布线层形成的布线区域，从而可以减少因各布线层的布线结果而导致的布线延迟的参差不齐。

并且，从时钟树结构中的相同级的、前一级的驱动元件到后一级的驱动元件或工作元件的路径的布线长度相等。即，从驱动元件201的输出到驱动元件202以及203的输入的路径的布线224的布线长度相等。从驱动元件202的输出到驱动元件204以及205的输入的路径的布线225的布线长度，和从驱动元件203的输出到驱动元件206以及207的输入的路径的布线226的布线长度分别相等。从驱动元件204的输出到驱动元件208以及209的输入的路径的布线227的布线长度，和从驱动元件205的输出到驱动元件210以及211的输入的路径的布线228的布线长度，和从驱动元件206的输出到驱动元件212以及213的输入的路径的布线229的布线长度，和从驱动元件207的输出到驱动元件214以及215的输入的路径的布线230的布线长度，这些长度分别相等。布线231-238的布线长度分别相等。

并且，从时钟树结构的开始的级的驱动元件201到多个工作元件216-223的驱动元件的级数分别为四级，并相等。

宏单元239是具有规定的功能的电路块，是使用第三布线层的宏单元。宏单元239被配置在驱动元件215和工作元件223之间。

并且，驱动元件201-215的输入端子以及输出端子和工作元件216-223的时钟输入端子是使用基准布线层而被形成的。即，布线224-238不包括连接驱动元件201-215以及工作元件216-223所使用的下层的布线层和基准布线层的通孔接触等。

如以上所述，在本发明的实施方式1所涉及的时钟提供电路200中，时钟树的各个级之间，以及连接最终级的驱动元件208-215和工作元件216-223的布线224-238中，布线224-237被形成在基准布线层，该布线224-237的布线下面没有配置使用作为基准布线层的第三布线层的宏单元。并且，布线238被形成在基准布线层的上层的第四布线层，该布线238的布线下面被配置了使用作为基准布线层的第三布线层的宏单元239。

据此，由于连接布线224-238中多数(例如半数以上，或最好是90％以上)的连接布线被形成在基准布线层，因此可以降低因从驱动元件201的输入到工作元件216-223的各个路径上的布线的各个布线层的布线的结果而引起的延迟量的差。因此，本发明所涉及的时钟提供电路200可以降低时钟脉冲相位差。

并且，在本发明的实施方式1所涉及的时钟提供电路200中，连接驱动元件215和工作元件223的布线238使用基准布线层的上层的布线层，所述驱动元件215和工作元件223之间被配置有使用基准布线层的宏单元239。据此，由于可以在宏单元239上配置布线238，因此可以防止迂回布线的发生。

以下，说明由于使用第四布线层而发生因各布线层的布线结果造成的参差不齐的延迟量的具体例子。

由于布线238使用第四布线层而发生的因各布线层的布线结果导致的延迟量的参差不齐可以通过以下的方法来求得，即求驱动元件215的延迟量和布线238的延迟量的和(以下称为路径B延迟量)与从驱动元件201到工作元件223的路径(以下称为路径A)的延迟量(以下称为路径A延迟量)的比。

例如，设路径A延迟量＝1ns，路径B延迟量＝0.2ns时，路径B延迟延迟量占路径A整体的延迟量的比为20％。因此，第四布线层的参差不齐对路径A延迟量的影响是，影响整个时钟延迟量的20％。这时，针对这20％，再加上因布线结构的布线结果的不同而导致的影响度，就可以明确应该考虑的定时余量。

假设，每层的布线结果的参差不齐为5％，则应该考虑的定时余量为

路径A延迟量×20(％)×5(％)＝路径A延迟量×1(％)＝10ps。

即，若将0.01ns这个余量施加给与工作元件223之间进行数据传递的工作元件的定时限制，则对于因时钟布线的布线结果而导致的时钟脉冲相位差而言，可以确保充分的定时余量。

严密地来说，以上情况下每层的布线结果的参差不齐的值是因使用的第四布线层的长度等而变化的，是不能唯一决定的，在此，为了说明上的简单，假定在每使用与基准布线层不同的布线层时，发生5％的参差不齐。

以下对本发明的实施方式1所涉及的时钟提供电路200的设计方法进行说明。

图3是时钟提供电路200的布局设计的流程图。

首先，根据由逻辑综合等生成的网络表，进行工作元件216-223以及多个宏单元的配置(S101)，所述多个宏单元包括生成在工作元件216-223中所使用的时钟的时钟发生电路。之后，根据该网络表生成时钟树(S102)。即，根据时钟发生电路和工作元件216-223之间的配置关系，形成驱动元件201-215以及布线224-238，以使从时钟发生电路到各个工作元件216-223的级数以及布线长度相等。

之后，判断各个布线224-238是否被形成在使用基准布线层的宏单元上(S103)。在布线被形成在使用基准布线层的宏单元上的情况下(S103的“是”)，则可以决定该布线被配置在基准布线层的上层的布线层(S104)。并且，在布线没有形成在使用基准布线层的宏单元上的情况下(S103的“否”)。决定该布线被配置在基准布线层(S105)。

这样，就作成了图2所示的时钟提供电路200的布局。

并且，上述的时钟提供电路200的设计方法可以用于使用通用的计算机系统的CAD(Computer Aided Design：计算机辅助设计)所进行的设计中。例如，图3所示的处理可以由具有处理器和存储器的通用计算机系统中安装的程序来实现。并且，该程序也可以被存储在磁盘以及CD-ROM等记录介质中。并且，也可以由专用的硬件电路来实现图3所示的处理的一部分或全部。并且，也可以由设计者来进行图3所示的处理的一部分或全部。

通过以上所述，本发明的实施方式1所涉及的时钟提供电路200仅限定于一部分驱动元件的输出布线，利用基准布线层的上层的布线层。因此，由于大部分的时钟布线被形成在基准布线层，所以可以减少因各布线层的布线结果而导致的布线延迟的参差不齐。因此，本发明的实施方式1所涉及的时钟提供电路200可以抑制因各布线层的布线结果而导致的时钟脉冲相位差。

并且，本发明的实施方式1所涉及的时钟提供电路200对于需要配置在使用基准布线层的宏单元上的时钟布线，可以使用基准布线层的上层的布线层。据此，本发明的实施方式1所涉及的时钟提供电路200可以不必进行迂回时钟布线，因此可以抑制布线的混杂。

以上虽然对本发明的实施方式所涉及的时钟提供电路200进行了说明，但并非受此实施方式所限。

例如，在图2中以宏单元239使用的是到第三布线层为止的布线层为例进行了说明，不过只要宏单元使用的是基准布线层以上的布线层，不论哪层都可以。例如，在宏单元239使用第四布线层的情况下，布线238则被形成在第五布线层。

并且，在图2中，宏单元239被配置在时钟树结构的最终级的布线238的下面，并且只有布线238被形成在基准布线层的上层的布线层，不过，在布线224-238之中的任一个布线的下面配置有宏单元239的情况下，就可以将该布线形成在基准布线层的上层的布线层。而且，在多个布线的下面被分别配置了使用基准布线层的宏单元的情况下，就可以将所述多个布线形成在基准布线层的上层的布线层。

并且，图2所示的时钟树是等长、等级的结构，不过为了达到本发明的效果也可以不是等长、等级的结构。并且，各端的驱动元件的驱动能力也可以不同。

并且，本发明也可以适用于H树结构的时钟提供电路。

并且，在上述的说明中，布线224-237的布线全都被形成在基准布线层，不过，也可以是布线224-237的一部分被形成在其它的布线层。例如，在驱动元件的输入端子以及输出端子，或工作元件的时钟输入端子被形成在基准布线层的下层的布线层的情况下，则需要与驱动元件的输入端子以及输出端子，或工作元件的时钟输入端子和时钟布线所使用的基准布线层相连接的布线层。因此，布线层224-237的布线区域中实际上被用于布线的布线区域只要被形成在基准布线层即可。例如，优选在布线224-237的布线区域中，90％以上的区域被形成在基准布线层。并且，即使在驱动元件的输入端子以及输出端子，或工作元件的时钟输入端子被形成在基准布线层的下层的布线层的情况下，由于所有的端子几乎都是相同的条件，因此可以忽视因各布线层的布线结果而导致的延迟量的参差不齐的影响。

并且，将基准布线层分别以布线的X方向、Y方向来规定的情况也是同样的。将X方向的基准布线层和Y方向的基准布线层合在一起的布线作为基准布线层时，进行与上述说明相同的处理。并且，虽然需要连接X方向的基准布线层和Y方向的基准布线层的通孔接触，但是由于几乎在时钟树结构的所有系统中都形成了该通孔接触，并且所有的时钟布线也几乎是相同条件，因此，可以忽视因基准布线层之间的通孔接触的结果而导致的延迟量的参差不齐的影响。

(实施方式2)

本发明的实施方式2所涉及的时钟提供电路在与使用基准布线层的上层的布线层的级相同级的所有时钟布线中，使用基准布线层的上层的布线层。据此，可以降低因各布线层的布线结果而导致的时钟脉冲相位差的发生。

图4在模式上示出了本发明的实施方式所涉及的时钟提供电路的结构。

图4所示的时钟提供电路300具有时钟树结构，将被输入的时钟信号提供给多个工作元件318-325。时钟提供电路300是半导体集成电路中的电路。时钟提供电路300包括多个驱动元件301-317和布线326-342。

多个驱动元件301-317具有时钟树结构。驱动元件301是时钟树第一级的驱动元件，驱动由外部的时钟发生电路提供的时钟信号。驱动元件302以及303是时钟树第二级的驱动元件，驱动由驱动元件301所驱动的时钟信号。

驱动元件304-307是时钟树第三级的驱动元件。驱动元件304以及305驱动由驱动元件302所驱动的时钟信号。驱动元件306以及307驱动由驱动元件303所驱动的时钟信号。

驱动元件308-315是时钟树第四级的驱动元件。驱动元件308以及309驱动由驱动元件304驱动的时钟信号。驱动元件310以及311驱动由驱动元件305驱动的时钟信号。驱动元件312以及313驱动由驱动元件306驱动的时钟信号。驱动元件314以及315驱动由驱动元件307驱动的时钟信号。驱动元件316驱动由驱动元件308驱动的时钟信号。驱动元件317驱动由驱动元件314驱动的时钟信号。

在工作元件318-325被提供有由驱动元件316、309-313、317以及315所驱动的时钟信号。工作元件318-325为FF或存储器宏单元等。

多个布线326-342是分别连接时钟树结构的前一级的驱动元件的输出和后一级的多个驱动元件的输入或工作元件的时钟输入的布线。

布线326连接驱动元件301的输出和驱动元件302以及303的输入。布线327连接驱动元件302的输出和驱动元件304以及305的输入。布线328连接驱动元件303的输出和驱动元件306以及307的输入。布线329连接驱动元件304的输出和驱动元件308以及309的输入。布线330连接驱动元件305的输出和驱动元件310以及311的输入。布线331连接驱动元件306的输出和驱动元件312以及313的输入。布线332连接驱动元件307的输出和驱动元件314以及315的输入。布线334-338以及340分别连接驱动元件309-313以及315的输出和工作元件319-323以及325的时钟输入。布线333以及339分别连接驱动元件308以及314的输出和驱动元件316以及317的输入。布线341以及342分别连接驱动元件316以及317的输出和工作元件318以及324的时钟输入。

布线326以及329-342被形成在基准布线层。在本实施方式中视基准布线层为第三布线层。不过，基准布线层也可以是第三层以外的布线层。并且，也可以在X方向以及Y方向上分别设定基准布线层。在此为了说明上的简便，仅以基准布线层为第三布线层为例。例如，布线326以及329-342的所有布线区域被形成在基准布线层。

布线327以及328被形成在基准布线层的上层的布线层。例如，布线327以及328被形成在第四布线层。并且，布线327被配置在宏单元343上。并且，布线327的所有区域可以被形成在第四布线层，也可以只是宏单元343的邻域上的部分被形成在第四布线层，其它的部分被形成在基准布线层。并且，布线328的被形成在第四布线层中的布线的布线长度大致与布线327的被形成在第四布线层中的布线的布线长度相等。换而言之，被形成在基准布线层的布线328的布线长度大致与被形成在基准布线层上的布线327的布线长度相等。

并且，在被形成在第四布线层上的、布线327的从驱动元件302到驱动元件304的路径和从驱动元件302到驱动元件305的路径的布线长度相等，因此可以进一步减少布线延迟的参差不齐。同样，在被形成在第四布线层上的、布线328的从驱动元件303到驱动元件306的路径和从驱动元件303到驱动元件307的路径的布线长度相等，因此可以进一步减少布线延迟的参差不齐。

宏单元343为具有规定功能的电路块，是使用第三布线层的宏单元。宏单元343被配置在驱动元件302和驱动元件304以及305之间。

像以上这样，被配置在宏单元343上的布线327以及和布线327在同一级的布线328被形成在基准布线层的上层的布线层。并且，在同一级不存在被配置在使用基准布线层的宏单元上的布线的情况下，则该级的所有布线被形成在基准布线层上。即，在本发明的实施方式2所涉及的时钟提供电路300中，时钟树结构中的同一级的时钟布线是全部被形成在基准布线层的布线，或全部被形成在基准布线层的上层的布线层的布线。

而且，驱动元件301-317的输入端子以及输出端子和工作元件318-325的时钟输入端子被形成在基准布线层。即，布线326-342不具有连接驱动元件301-317以及工作元件318-325所使用的下层的布线层和基准布线层的通孔接触等。

根据以上构成，在本发明实施方式2所涉及的时钟提供电路300中，被配置在使用基准布线层的宏单元343上的布线327，和被配置在与布线327为同一时钟树的级的布线328，被形成在基准布线层的上层的布线层。据此，时钟树的同一级的布线所使用的布线层相等。因此，可以减小因布线的结果而导致的时钟脉冲相位差的影响。

以下，对第本发明的实施方式2所涉及的时钟提供电路300的设计方法进行说明。另外，由于与上述图3中的步骤S101-S103以及S105的处理相同，因此省略说明。

在时钟提供电路300的设计方法中，在使用基准布线层的宏单元上配置有布线的情况下(S103的“是”)，将该布线以及与该布线在同一级的布线决定为基准布线层的上层的布线层。根据以上所述，可以作成图4所示的时钟提供电路300的布局。

如以上所述，本发明的实施方式2所涉及的时钟提供电路300与上述的实施方式1所涉及的时钟提供电路200同样，可以在抑制布线混杂的基础上，抑制因各个布线层的布线结果而导致的时钟脉冲相位差。

而且，在本发明的实施方式2所涉及的时钟提供电路300中，与需要配置在使用基准布线层的宏单元上的时钟布线在同一级的所有时钟布线，使用基准布线层的上层的布线层。据此，因时钟树结构的各个级中的布线的结果而导致的参差不齐就会消失。因此，本发明的实施方式2所涉及的时钟提供电路300可以进一步抑制因各个布线层的布线的结果而导致的时钟脉冲相位差。

并且，在图4中以宏单元343使用的是到第三布线层为止的布线层为例进行了说明，不过只要宏单元使用的是基准布线层以上的布线层，不论哪层都可以。

并且，在图4中，宏单元343被配置在时钟树结构的第二级的布线327的下面，并且第二级的布线327以及238被形成在基准布线层的上层的布线层，不过，在布线326-342之中的任一个布线的下面配置有宏单元343的情况下，就可以将该布线和与该布线在同一级的布线形成在基准布线层的上层的布线层。

并且，在图4中，时钟树的结构不是等长、等级，不过也可以是等长、等级的结构。

并且，本发明也可以适用于H树结构的时钟提供电路。

并且，在上述的说明中，布线326以及329-342的所有布线区域被形成在基准布线层，不过，根据与实施方式1中所叙述的同样的理由，布线326以及329-342的布线区域的一部分也可以使用其它的布线层。并且，可以针对布线的X方向以及Y方向分别决定基准布线层。

(实施方式3)

在本发明的实施方式3所涉及的时钟提供电路中，时钟树的后级的时钟布线使用基准布线层的上层的布线层。据此，由于可以使使用基准布线层的上层的布线层的布线长度变短，因此可以降低因各个布线层的布线结果而导致的时钟脉冲相位差。

图5在模式上示出了本发明的实施方式3所涉及的时钟提供电路的结构。

图5所示的时钟提供电路400为H树结构的时钟提供电路。时钟提供电路400包括多个驱动元件401-404和布线405-407。

驱动元件401为时钟树的第一级的驱动元件，驱动来自外部的时钟信号。多个驱动元件402为时钟树的第二级的驱动元件，驱动由驱动元件401所驱动的时钟信号。多个驱动元件403为时钟树的第三级的驱动元件，驱动由多个驱动元件402所驱动的时钟信号。多个驱动元件404为时钟树的第四级的驱动元件，驱动由多个驱动元件403所驱动的时钟信号。多个驱动元件404所驱动的时钟信号被分别提供给多个工作元件(未图示)。

布线405连接时钟树的第一级的驱动元件401的输出和第二级的多个驱动元件402的输入。布线406连接时钟树的第二级的多个驱动元件402的输出和第三级的多个驱动元件403的输入。布线407连接时钟树的第三级的多个驱动元件403的输出和第四级的多个驱动元件404的输入。并且，图5所示的布线407a是第四级的多个布线407中的布线。

布线405以及406被形成基准布线层。并且，布线407a以外的多个布线407被形成在基准布线层。在本实施方式中视第三布线层为基准布线层。不过，基准布线层也可以是第三层以外的布线层。并且，可以针对布线的X方向以及Y方向分别决定基准布线层。

布线407a被形成在基准布线层的上层的布线层。例如，布线407a被形成在第四布线层。并且，可以是布线407a的所有区域被形成在第四布线层，也可以是仅宏单元408邻域上的部分被形成在第四布线层，其它的部分被形成在基准布线层。

宏单元408为具有规定的功能的电路块，为使用第三布线层的宏单元。宏单元408被配置在布线407a的下面。

在此，如图5所示，在H树结构中，根据时钟树的第某级而布线长度不同。具体而言，时钟树结构是以少数的驱动元件为起点，到多数的工作元件构成的树状，因此越是后级的布线，布线长就越短。即，布线407的布线长度比布线406的布线长度短，布线406的布线长度比布线405的布线长度短。

布线长越短，布线电容就越小，因此根据上述的公式(1)，Δt×Cw就越小。即，通过使布线长度短的时钟树末端的级的布线使用基准布线层的上层的布线层，从而对于时钟系统全体而言，参差不齐的影响就会变小。据此，可以减小因布线的结果而导致的时钟脉冲相位差。

如上所述，本发明的实施方式3所涉及的时钟提供电路400可以得到与上述的实施方式1所涉及的时钟提供电路200同样的效果。而且，在时钟提供电路400中，通过将使用基准布线层的上层的布线层的布线配置到时钟树结构的末端，从而可以进一步减小因布线的结果而导致的时钟脉冲相位差。

而且，在以上的说明中，宏单元408被配置在第三层的布线的下面，不过，也可以被配置在第四层的布线(连接驱动元件404和工作元件的布线)的下面。

并且，时钟树的级数并非仅限为四级。并且，通过使时钟树的正中间的级以后的级的布线使用基准布线层的上层的布线层，从而可以得到削减上述的时钟脉冲相位差的发生量的效果。例如，时钟树为六级构成的情况下，可以使第四级以后的级使用基准布线层的上层的布线层。并且，通过使越靠近末端的级使用基准布线层的越上层的布线层，从而可以得到更高的效果。

并且，图5仅示出了H树结构的时钟提供电路的一个例子，也可以是H树结构以外的时钟树结构。即使是H树结构以外的时钟树结构，也有越靠近时钟树的末端，布线的布线长度就越短的倾向。因此，可以得到减小上述的时钟脉冲相位差的效果。

(实施方式4)

在本发明的实施方式4所涉及的时钟提供电路中，被配置在使用基准布线层的宏单元上的时钟布线，被形成在基准布线层的上层的布线层，且该布线层比基准布线层的膜厚厚。据此，可以减小因各个布线层的布线结果而导致的时钟脉冲相位差。

图6示出了使用本发明的实施方式4所涉及的时钟提供电路的基准布线层的上层的布线层的布线的结构。并且，本发明的实施方式4所涉及的时钟提供电路的概略结构例如与图2相同。

如图6所示，布线502连接时钟树的最终级的驱动元件501的输出和工作元件503的时钟输入。宏单元504为使用基准布线层的宏单元，被配置在布线502的下面。

图7是图6的a-b处的时钟提供电路结构的截面图。

如图7所示，时钟提供电路包括：第一布线层601、第一层间膜602、第二布线层603、第二层间膜604、第三布线层605、第三层间膜606、第四布线层607、第四层间膜608、第五布线层609、第五层间膜610、第六布线层611、第六层间膜612、以及第七布线层613。

在实施方式4中，以第三布线层为基准布线层。并且，第六布线层611以及第七布线层613的膜厚比第三布线层605、第四布线层607、以及第五布线层609的膜厚厚。

并且，宏单元504使用到第四布线层位置的布线层。

如图7所示，在布线502中除宏单元504上的部分以及宏单元504邻域部分以外的部分，被形成在基准布线层，即第三布线层605。布线502的宏单元504上的部分以及宏单元504邻域的部分被形成在第六布线层611。并且，在宏单元504的邻域，布线502的基准布线层的布线和第六布线层的布线是通过连接第四布线层607、第五布线层609、以及各布线层的层间的通孔而被连接的。

根据以上所述，本发明的实施方式4所涉及的时钟提供电路可以得到与上述的实施方式1所涉及的时钟提供电路200相同的效果。

而且，在实施方式4所涉及的时钟提供电路中，被配置使用基准布线层的宏单元504上的布线502，使用比基准布线层的膜厚厚的第六布线层611。在此，由于膜厚厚的布线层中的布线的阻抗值低，因此可以容易地削减时钟的传播时间。据此，由于可以降低布线502的延迟量，因此，从而可以相对地减小因使用不同的布线层而发生的延迟量的参差不齐。因此，第四实施方式所涉及的时钟提供电路可以进一步减小因各个布线层的布线结果而导致的时钟脉冲相位差。

并且，一般而言，膜厚厚的布线层仅使用于电源等，因此，通常的信号布线量少。因此，使用膜厚厚的布线层可以减少布线的混杂。并且，可以缓和下层的布线层的布线混杂。

而且，在布线502使用第六布线层611的情况下，在作为基准布线层的第三布线层605以外的部分，使用第四布线层607以及第五布线层609，这个部分几乎是垂直方向上的连接，因此几乎不会受到制造上的参差不齐的影响。

并且，在图7中，虽然布线502使用的是第六布线层611，不过，也可以使用第七布线层613。

并且，在图7中例举了在时钟树的最终级的驱动元件501和工作元件503之间配置宏单元504，不过并非受时钟树最终级所限，将宏单元504配置在时钟树的任意级的驱动元件间的情况，都会得到同样的效果。

本发明可以适用于时钟提供电路，尤其可以适用于具有时钟树结构的时钟提供电路。

Claims (6)

1、一种时钟提供电路，具有时钟树结构，并将时钟信号提供给多个工作元件，其特征在于，

所述时钟提供电路包括：

多个驱动元件，构成所述时钟树结构；以及

多个连接布线，分别连接前一级的驱动元件的输出、和后一级的多个驱动元件或工作元件；

所述多个连接布线包括：

多个第一布线，被形成在基准布线层；以及

一个以上的第二布线，存在于使用所述基准布线层的电路块上；

所述电路块上所存在的一个以上的第二布线，被形成在所述基准布线层的上层的规定的布线层。

2、如权利要求1所述的时钟提供电路，其特征在于，在所述时钟树结构中，与所述第二布线所在的级相同的级的所有的所述连接布线中，至少有一部分被形成在所述规定的布线层。

3、如权利要求1所述的时钟提供电路，其特征在于，所述第二布线为所述时钟树结构的正中间的级以后的级的连接布线。

4、如权利要求1所述的时钟提供电路，其特征在于，所述规定的布线层的膜厚比所述基准布线层的膜厚厚。

5、如权利要求1所述的时钟提供电路，其特征在于，

从所述时钟树结构的第一级的驱动元件到所述多个工作元件之间的所述驱动元件的级数分别相等；

在所述时钟树结构中，从相同级的前一级的驱动元件到后一级的驱动元件或工作元件的路径的连接布线的布线长度大致相等；

在所述时钟树结构中，相同级的驱动元件的驱动能力大致相等。

6、一种时钟提供电路的设计方法，其中所述时钟提供电路具有时钟树结构，并将被输入的时钟信号提供给多个工作元件，该时钟提供电路的设计方法的特征在于，

在连接构成所述时钟树结构的多个驱动元件的连接布线，被配置在使用基准布线层的电路块上的情况下，将该连接布线形成于所述基准布线层的上层的布线层；

在所述连接布线没有被配置在使用所述基准布线层的电路块上的情况下，将该连接布线形成于所述基准布线层。

Images