KR20100040264A - 캐패시터 배열 방법 및 레이아웃 장치 - Google Patents

캐패시터 배열 방법 및 레이아웃 장치 Download PDF

Info

Publication number
KR20100040264A
KR20100040264A KR1020090095550A KR20090095550A KR20100040264A KR 20100040264 A KR20100040264 A KR 20100040264A KR 1020090095550 A KR1020090095550 A KR 1020090095550A KR 20090095550 A KR20090095550 A KR 20090095550A KR 20100040264 A KR20100040264 A KR 20100040264A
Authority
KR
South Korea
Prior art keywords
capacitor
cells
cell
gate width
classification
Prior art date
Application number
KR1020090095550A
Other languages
English (en)
Other versions
KR101141986B1 (ko
Inventor
고헤이 우치다
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20100040264A publication Critical patent/KR20100040264A/ko
Application granted granted Critical
Publication of KR101141986B1 publication Critical patent/KR101141986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

레이아웃 장치는, 상이한 사이즈들을 갖는 캐패시터 셀들을 캐패시터의 게이트 폭과 상관하는 주파수 특성에 의해 식별하기 위한 제 1 분류, 및 상이한 주파수 특성들을 갖는 캐패시터 셀들을 셀 사이즈에 의해 식별하기 위한 제 2 분류로 분류가능한 복수의 캐패시터 셀들을 저장한다. 레이아웃 장치는, 지시된 주파수 특성과 지시된 배열 영역과의 복수의 조합들을 인지하고; 조합들의 각각에 대해, 제 1 분류에 기초하여, 지시된 주파수 특성에 대응하는 캐패시터 셀들을 선택하고; 선택된 캐패시터 셀들로부터 셀 사이즈의 내림차순으로 캐패시터 셀들을 독출하고; 독출된 캐패시터 셀들을 배열하여 지시된 배열 영역을 채우고; 복수의 조합들의 지시된 배열 영역들 모두에 대해 캐패시터 밀도의 위반을 체크하고; 위반을 검출할 때, 제 2 분류에 따라, 배열된 캐패시터 셀들 중 더 큰 게이트 폭을 갖는 캐패시터 셀을, 더 큰 게이트 폭을 갖는 캐패시터 셀과 동일한 셀 사이즈 및 더 작은 게이트 폭을 갖는 캐패시터 셀로 대체하며; 대체를 완료한 후에 캐패시터 밀도의 위반을 체크하는 것을 재시도한다.
Figure P1020090095550
주파수 특성, 셀 사이즈, 캐패시터 셀

Description

캐패시터 배열 방법 및 레이아웃 장치{CAPACITOR ARRANGEMENT METHOD AND LAYOUT APPARATUS}
본 발명은 LSI 레이아웃 설계에서 잡음을 감소시키기 위해 사용되는 캐패시터들을 배열하는 기술에 관한 것이다.
LSI의 동작 주파수가 증가됨에 따라, LSI 내부의 전력-공급 잡음이 증가된다. 전력-공급 잡음을 감소시키기 위해, 온-칩 캐패시터 또는 디커플링 캐패시터라 호칭되는 캐패시터 엘리먼트가 LSI의 전력-공급선 상에 형성된다. PTL 1은 그러한 캐패시터 엘리먼트들의 레이아웃에 관계하는 기술을 개시한다.
PTL 1에서 개시되는 기술은, 디커플링 캐패시턴스가 형성되는 타겟 영역이 복수의 영역들로 분할되고 각각의 영역에 디커플링 캐패시턴스의 단위 셀들이 배열되는 기술이다. 이때, 단위 셀들은 각각의 영역의 전력 소모가 사전에 계산되었던 평균값을 초과하지 않도록 레이아웃된다.
{인용문헌 리스트}
{특허 문헌}
{PTL 1} JP-A-2006-040962
PTL 1의 기술에서, 레이아웃될 각각의 단위 셀은 소정의 단일-사이즈의 셀이다. 각각의 단위 셀의 사이즈가 작을수록, 단위 셀들이 작은 영역에 배열되는데 더 편리하다. 그러나, 작은 셀들이 큰 영역에 배열되는 경우에, 다수의 셀들이 요구되어, 배열 패턴 및 후속하는 제조 프로세스를 복잡하게 한다. 반대로, 더 큰 셀 사이즈는 단위 셀들이 더 큰 영역에 배열되는데 편리하지만 작은 영역에서는 불편하다. 따라서, 효율적인 레이아웃의 달성은 단위 셀의 사이즈 설정에 따라 어렵게 될 것이다.
또한, 잡음 감소를 달성하기 위해, 잡음의 주파수에 기초한 대책들이 요구된다. 그러나, PTL 1은 잡음의 주파수를 고려하지 않는다.
따라서, 본 발명은 캐패시터 셀들의 레이아웃에 관한 것으로, 그 목적은, 레이아웃 설계 및 주파수-기반 잡음 감소 양자 모두에서 효율성을 달성할 수 있는 캐패시터 배열 방법 및 레이아웃 장치를 제공하는 것이다.
본 발명의 제 1 양태에 따르면, 상이한 사이즈들을 갖는 캐패시터 셀들을 캐패시터의 게이트 폭과 상관하는 주파수 특성에 의해 식별하기 위한 제 1 분류, 및 상이한 주파수 특성들을 갖는 캐패시터 셀들을 셀 사이즈에 의해 식별하기 위한 제 2 분류로 분류가능한 복수의 캐패시터 셀들을 저장하는 단계; 지시된 주파수 특성과 지시된 배열 영역과의 복수의 조합들을 인지하는 단계; 조합들의 각각에 대해, 제 1 분류에 기초하여, 지시된 주파수 특성에 대응하는 캐패시터 셀들을 선택하고, 선택된 캐패시터 셀들로부터 셀 사이즈의 내림차순으로 캐패시터 셀들을 독출하며, 독출된 캐패시터 셀들을 배열하여 지시된 배열 영역을 채우는 단계; 복수의 조합들의 지시된 배열 영역들 전부에 대해 캐패시터 밀도의 위반을 체크하는 단계; 위반을 검출할 때, 제 2 분류에 따라, 배열된 캐패시터 셀들 중 더 큰 게이트 폭을 갖는 캐패시터 셀을, 더 큰 게이트 폭을 갖는 캐패시터 셀과 동일한 셀 사이즈 및 더 작은 게이트 폭을 갖는 캐패시터 셀로 대체하는 단계; 및 대체를 완료한 후에 캐패시터 밀도의 위반을 체크하는 단계를 재시도하는 단계를 포함하는 캐패시터 배열 방법이 제공된다.
본 발명의 제 2 양태에 따르면, 상이한 사이즈들을 갖는 캐패시터 셀들을 캐패시터의 게이트 폭과 상관하는 주파수 특성에 의해 식별하기 위한 제 1 분류, 및 상이한 주파수 특성들을 갖는 캐패시터 셀들을 셀 사이즈에 의해 식별하기 위한 제 2 분류로 분류가능한 복수의 캐패시터 셀들을 저장하는 저장 섹션; 및 지시된 주파수 특성과 지시된 배열 영역과의 복수의 조합들을 인지하고; 조합들의 각각에 대해, 제 1 분류에 기초하여, 지시된 주파수 특성에 대응하는 캐패시터 셀들을 선택하고; 선택된 캐패시터 셀들로부터 셀 사이즈의 내림차순으로 캐패시터 셀들을 독출하고; 독출된 캐패시터 셀들을 배열하여 지시된 배열 영역을 채우고; 복수의 조합들의 지시된 배열 영역들 전부에 대해 캐패시터 밀도의 위반을 체크하고; 위반을 검출할 때, 제 2 분류에 따라, 배열된 캐패시터 셀들 중 더 큰 게이트 폭을 갖는 캐패시터 셀을, 더 큰 게이트 폭을 갖는 캐패시터 셀과 동일한 셀 사이즈 및 더 작 은 게이트 폭을 갖는 캐패시터 셀로 대체하며; 대체를 완료한 후에 캐패시터 밀도의 위반을 체크하는 것을 재시도하는 레이아웃 섹션을 포함하는 레이아웃 장치가 제공된다.
본 발명에 따르면, 캐패시터 셀들의 레이아웃에서의 레이아웃 설계 및 주파수-기반 잡음 감소 양자 모두에서 효율성을 달성하는 것이 가능하다.
본 발명의 일 실시형태가 첨부 도면들을 참조하여 이하 상세히 설명될 것이다. 본 실시형태는, LSI에 배열되는 온-칩 캐패시터의 수단에 의해 감소될 잡음의 주파수 대역으로서 2개의 타입의 주파수들, 즉 고주파수 및 저주파수를 가정한다. 예컨대, 1 GHz 이상의 주파수 대역이 고주파수로서 정의될 수도 있고, 1 GHz 미만의 주파수 대역이 저주파수로서 정의될 수도 있다.
도 4는 본 발명에 따른 레이아웃 장치 (100) 의 구성을 도시한다. 저장 섹션 (101) 은, 캐패시터 모델들로서 사용되는 캐패시터 셀들의 복수의 타입들, 캐패시터 셀들의 분류 등을 표시하는 셀 리스트를 저장한다. 레이아웃 섹션 (102) 은 이후 설명될 절차에 따라 저장 섹션 (101) 으로부터 독출 (read out) 되는 캐패시터 셀들의 레이아웃을 실행한다.
도 1은 캐패시터 셀의 구성을 도시한다. 이 예에서, 고주파수용 셀 CH11의 사이즈를 레퍼런스 (1x1) 로서 설정하여, 고주파수용 셀 (CH--) 및 저주파수용 셀 (CL--) 이 준비된다. 또한, 밀도 위반일 때에 사용되는 블랭크 셀로서 서빙 하는 필 (fill) 셀 F11이 준비된다. 사이즈 타입은, 레퍼런스 사이즈의 셀 폭을 2배 하여 획득되는 2x1 타입, 레퍼런스 사이즈의 셀 폭을 4배 하여 획득되는 4x1 타입, 및 레퍼런스 사이즈의 셀 폭 및 셀 높이 양자 모두를 2배 하여 획득되는 2x2 타입을 포함한다.
각각의 캐패시터 셀의 주파수 특성은, 셀 내의 트랜지스터의 폭 "W" 및 그 트랜지스터의 게이트 폭 "L" 에 의해 정의된다. 더 작은 게이트 폭 L을 갖는 온-칩 캐패시터가 고주파수 잡음 감소에 적합하다. 따라서, 본 실시형태에서, 고주파수용 캐패시터 셀의 게이트 폭 L은 저주파수용 캐패시터 셀의 게이트 폭 L보다 더 작게 설계된다. 고주파수용 셀에서, 셀 내의 캐패시터 밀도, 즉 셀의 총 영역에 대한 트랜지스터 및 배선을 포함하는 캐패시터 패턴에 의해 점유되는 영역의 비율은 저주파수용 셀 내의 비율보다 더 낮게 설정된다.
또한, 2개의 캐패시터 셀들이 동일한 주파수 특성 및 트랜지스터 폭 W와 게이트 폭 L의 동일한 종횡비 (aspect ratio) 를 갖는 경우에, 더 큰 사이즈를 갖는 셀은 셀 내의 더 적은 데드 스페이스 (dead space) 및 더 높은 캐패시터 밀도를 갖는다. 구체적으로, 고주파수용 셀들 CH11 및 CH22를 비교하면, 셀 CH11보다 더 큰 셀 사이즈를 갖는 셀 CH22가 더 높은 캐패시터 밀도를 갖는다.
도 2는 캐패시터 셀들을 식별하기 위한 셀 리스트의 예를 도시한다. 셀 리스트 (10) 는, 주파수 특성에 의해 캐패시터 셀들을 분류한 제 1 분류 (11) 및 셀 사이즈에 의해 캐패시터 셀들을 분류한 제 2 분류 (12) 를 포함한다. 제 1 분류 (11) 에서, 각각의 카테고리들의 캐패시터 셀들이 셀 사이즈의 내림차순으로 나열된다. "고주파수용 셀" 의 경우에, 캐패시터 셀들은 더 큰 사이즈를 갖는 셀 CH22로부터 시작하여 언급된 순서로 셀 CH41, 셀 CH21, 및 셀 CH11 이 이어서 나열된다. 이 나열 순서에 따라, 이후 설명될 레이아웃 동작에서 셀들이 독출된다. 제 2 분류 (12) 에서, 셀들은 셀 사이즈에 의해 분류된다.
LSI에 캐패시터 셀들을 배열하기 위한 레이아웃 절차가 도 3의 흐름도를 참조하여 설명될 것이다. 주파수 특성 및 배열 영역이 지시되었다는 것을 인지할 때 (단계 S1), 레이아웃 장치 (100) 의 레이아웃 섹션 (102) 은, 저장 섹션 (101) 에 저장된 셀 리스트 (10) (도 2) 를 참조하고 제 1 분류 (11) 로부터 지시된 주파수 특성에 대응하는 카테고리를 선택한다 (단계 S2). 예컨대, 주파수 특성으로서 고주파수가 지시된 경우에, 레이아웃 섹션 (102) 은 제 1 분류 (11) 로부터 "고주파수용" 의 카테고리를 선택한다.
레이아웃 섹션 (102) 은 선택된 카테고리의 캐패시터 셀들을 사용하여, 캐패시터 셀들을 순차적으로 배열하여 지시된 영역을 채운다. 배열될 캐패시터 셀들은 셀 리스트 (10) 에 대응하는 순서로 저장 섹션 (101) 으로부터 독출된다 (단계 S3). "고주파수용 셀" 이 지시된 경우에, 셀 CH22가 배열 영역에 먼저 배열된다. CH22의 셀 사이즈보다 더 작은 스페이스가 잔존한 경우에, 레이아웃 섹션 (102) 은 그 스페이스에 언급된 순서로 동일한 카테고리 내의 후속하는 셀들 CH41, CH21, 및 CH11을 배열하기 위해 시도한다. 이러한 방법으로, 레이아웃 섹션 (102) 은 고주파수용 캐패시터 셀들로 배열 영역을 채운다 (단계 S4: 아니오→S3).
지시된 영역 내의 캐패시터 셀들의 배열을 완료한 후에 (단계 S4: 예), 레이아웃 섹션 (102) 은 주파수 특성 및 배열 영역이 새롭게 지시되는지를 체크한다. 레이아웃 섹션 (102) 이 새로운 지시를 인지한 경우에 (단계 S1: 예), 레이아웃 섹션 (102) 은 셀 사이즈의 내림차순으로 지시된 배열 영역에 지시된 주파수 특성의 캐패시터 셀들을 배열한다 (단계 S2 내지 단계 S4).
주파수 특성 및 배열 영역에 대한 추가 지시가 없는 경우에 (단계 S1: 아니오), 레이아웃 섹션 (102) 은 소정의 설계 규칙에 기초하여, 현재의 레이아웃에 밀도 위반이 있는지를 체크한다. 이를 위해, 레이아웃 섹션 (102) 은 모든 배열 영역들 내의 캐패시터 밀도를 계산한다 (단계 S5). 계산된 밀도가 특정된 값을 초과하지 않는 경우에, 레이아웃 섹션 (102) 은, 위반이 없다고 결정 (단계 S6: 아니오), 즉 레이아웃이 올바르게 행해졌다고 결정하며, 프로세싱을 종료한다.
다른 한편으로, 계산된 캐패시터 밀도가 특정된 값을 초과하는 경우에, 레이아웃 섹션 (102) 은 현재의 레이아웃에 밀도 위반이 있다고 결정한다 (단계 S6: 예). 위반을 검출할 때, 레이아웃 섹션 (102) 은, 높은 캐패시터 밀도를 갖는 셀들을 낮은 캐패시터 밀도를 갖는 셀들로 대체하고, 밀도 계산을 재시도한다. 상술된 바와 같이, 고주파수용 셀은 저주파수용 셀과 비교하여 더 낮은 캐패시터 밀도 및 더 작은 게이트 폭을 갖는다. 따라서, 본 실시형태에서, 밀도 위반이 발생할 때, 저주파수용 셀들은 고주파수용 셀들 또는 필 셀들로 대체되어 밀도를 감소시킨다.
따라서, 레이아웃 섹션 (102) 은 위반들의 수가 상한을 초과하였는지를 체크 한다. 현재의 시점의 위반들의 수가 상한 미만인 경우에 (단계 S7: 아니오), 레이아웃 섹션 (102) 은 저주파수용 셀들을 저주파수용 셀들의 셀 사이즈와 동일한 셀 사이즈를 갖는 고주파수용 셀들로 대체한다 (단계 S8). 동일한 셀 사이즈를 갖는 셀들은 셀 리스트 (10) 의 제 2 분류 (12) (도 2) 상에 나열된다. 예컨대, 저주파수용 2x1 타입의 셀 CL21은 고주파수용의 동일한 2x1 타입 셀 CH21로 대체된다. 대체를 완료한 후에, 레이아웃 섹션 (102) 은 현재의 레이아웃에서 밀도 계산을 재시도하고 (단계 S5), 위반의 존재/부재를 결정한다.
상기 셀 대체가 저주파수용 셀들의 전부에 대해 수행될 수도 있지만, 저주파수 셀들의 일부에 대해 수행될 수도 있다. 이는 밀도가 점차 감소되도록 한다.
다른 한편으로, 위반들의 수가 상한을 초과하였던 경우에 (단계 S7: 예), 소정의 저주파수용 셀은 소정의 저주파수 셀의 사이즈와 동일한 사이즈를 갖는 필 셀들로 대체된다 (단계 S9). 또한, 이 경우에, 저주파수용 셀들의 전부가 필 셀들로 대체될 수도 있거나 또는 저주파수용 셀들의 일부만이 필 셀들로 대체될 수도 있다. 모든 저주파수용 셀들이 필 셀들로 대체된 때에도 밀도 위반이 발생한 경우에, 예컨대 고주파수용 셀들의 일부가 필 셀들로 대체될 수도 있다. 대체의 완료 이후에, 레이아웃 섹션 (102) 은 다시 한번 밀도 계산을 수행한다 (단계 S5).
본 실시형태에 따르면, 잡음의 가정된 주파수 대역에 대응하는 캐패시터들이 배열됨으로써, 잡음 감소 정확도가 증가한다. 또한, 동일한 주파수 특성 및 상이한 사이즈들을 갖는 셀들이 준비되고, 캐패시터들이 셀 사이즈의 내림차순으로 배열됨으로써, 레이아웃 동작이 효율적으로 행해질 수 있다. 따라서, 레이아웃 설계 및 주파수-기반 잡음 감소 양자 모두에서 효율성이 달성될 수 있다.
본 발명은 상기 실시형태에 한정되지 않으며, 본 발명의 사상 내에서 다양한 변형이 행해질 수도 있다. 예컨대, 캐패시터의 주파수 특성으로서 2개의 타입의 주파수들, 즉 고주파수 및 저주파수가 가정되었지만, 주파수들의 타입들의 수는 3개 이상일 수도 있다. 또한, 이 경우에, 더 높은 주파수를 갖는 셀 내의 캐패시터의 게이트 폭은 더 작게 이루어진다.
또한, 본 발명은 상기 실시형태의 레이아웃 섹션 (102) 의 동작 (도 3) 에 대응하는 컴퓨터 프로그램 또는 그 프로그램을 저장하는 기록 매체로서 구현될 수 있다. 상기 구현이 실현될 때, 프로그램은 기록 매체에 저장되며, 컴퓨터가 기록 매체로부터 프로그램을 독출하고 실행한다.
본원은, 본원에 그 개시 전부가 참조로 통합된, 2008년 10월 9일자로 출원된 일본 특허 공개 공보 제 2008-262713 호에 기초하고 그 우선권의 이익을 주장한다.
도 1은 본 발명의 일 실시형태의 캐패시터 셀에 관계하는 설명도.
도 2는 실시형태의 셀 리스트에 관계하는 설명도.
도 3은 실시형태의 동작 절차를 도시하는 흐름도.
도 4는 실시형태의 레이아웃 장치의 구성도.
※도면의 주요 부분에 대한 부호의 설명
CH11, CL21, CH21, CH22, CL41, CH41: 캐패시터 셀
F11: 필 셀 (블랭크 셀)
L: 게이트 폭
W: 트랜지스터 폭
10: 셀 리스트
11: 제 1 분류
12: 제 2 분류

Claims (9)

  1. 상이한 사이즈들을 갖는 캐패시터 셀들을 캐패시터의 게이트 폭과 상관하는 주파수 특성에 의해 식별하기 위한 제 1 분류, 및 상이한 주파수 특성들을 갖는 캐패시터 셀들을 셀 사이즈에 의해 식별하기 위한 제 2 분류로 분류가능한 복수의 캐패시터 셀들을 저장하는 단계;
    지시된 주파수 특성과 지시된 배열 영역과의 복수의 조합들을 인지하는 단계;
    상기 복수의 조합들의 각각에 대해, 상기 제 1 분류에 기초하여, 상기 지시된 주파수 특성에 대응하는 캐패시터 셀들을 선택하고, 상기 선택된 캐패시터 셀들로부터 셀 사이즈의 내림차순으로 캐패시터 셀들을 독출하며, 상기 독출된 캐패시터 셀들을 배열하여 상기 지시된 배열 영역을 채우는 단계;
    상기 복수의 조합들의 지시된 배열 영역들 전부에 대해 캐패시터 밀도의 위반을 체크하는 단계;
    상기 캐패시터 밀도의 위반을 검출할 때, 상기 제 2 분류에 따라, 상기 배열된 캐패시터 셀들 중 더 큰 게이트 폭을 갖는 캐패시터 셀을, 상기 더 큰 게이트 폭을 갖는 캐패시터 셀과 동일한 셀 사이즈 및 더 작은 게이트 폭을 갖는 캐패시터 셀로 대체하는 단계; 및
    상기 대체를 완료한 후에 상기 캐패시터 밀도의 위반을 체크하는 단계를 재시도하는 단계를 포함하는, 캐패시터 배열 방법.
  2. 제 1 항에 있어서,
    블랭크 셀들을 셀 사이즈에 의해 저장하는 단계;
    위반들의 수가 상한을 초과하였는지를 결정하는 단계; 및
    상기 위반들의 수가 상기 상한을 초과할 때, 상기 배열된 캐패시터 셀들 중 더 큰 게이트 폭을 갖는 캐패시터 셀을 상기 더 큰 게이트 폭을 갖는 캐패시터 셀과 동일한 셀 사이즈를 갖는 블랭크 셀로 대체하는 단계를 더 포함하는, 캐패시터 배열 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 분류 및 상기 제 2 분류의 각각에 관계하는 주파수 특성은 잡음에 대한 고주파수 대역 또는 저주파수 대역의 특성이며,
    상기 고주파수 대역의 특성과 상관하는 게이트 폭은 상기 저주파수 대역의 특성과 상관하는 게이트 폭보다 더 작은, 캐패시터 배열 방법.
  4. 상이한 사이즈들을 갖는 캐패시터 셀들을 캐패시터의 게이트 폭과 상관하는 주파수 특성에 의해 식별하기 위한 제 1 분류, 및 상이한 주파수 특성들을 갖는 캐패시터 셀들을 셀 사이즈에 의해 식별하기 위한 제 2 분류로 분류가능한 복수의 캐패시터 셀들을 저장하는 저장 섹션; 및
    지시된 주파수 특성과 지시된 배열 영역과의 복수의 조합들을 인지하고; 상 기 복수의 조합들의 각각에 대해, 상기 제 1 분류에 기초하여, 상기 지시된 주파수 특성에 대응하는 캐패시터 셀들을 선택하고; 상기 선택된 캐패시터 셀들로부터 셀 사이즈의 내림차순으로 캐패시터 셀들을 독출하고; 상기 독출된 캐패시터 셀들을 배열하여 상기 지시된 배열 영역을 채우고; 상기 복수의 조합들의 지시된 배열 영역들 전부에 대해 캐패시터 밀도의 위반을 체크하고; 상기 캐패시터 밀도의 위반을 검출할 때, 상기 제 2 분류에 따라, 상기 배열된 캐패시터 셀들 중 더 큰 게이트 폭을 갖는 캐패시터 셀을, 상기 더 큰 게이트 폭을 갖는 캐패시터 셀과 동일한 셀 사이즈 및 더 작은 게이트 폭을 갖는 캐패시터 셀로 대체하며; 상기 대체를 완료한 후에 상기 캐패시터 밀도의 위반을 체크하는 것을 재시도하는 레이아웃 섹션을 포함하는, 레이아웃 장치.
  5. 제 4 항에 있어서,
    상기 저장 섹션은 블랭크 셀들을 셀 사이즈에 의해 저장하며;
    상기 레이아웃 섹션은, 위반들의 수가 상한을 초과하였는지를 결정하며; 상기 위반들의 수가 상기 상한을 초과할 때, 상기 배열된 캐패시터 셀들 중 더 큰 게이트 폭을 갖는 캐패시터 셀을 상기 더 큰 게이트 폭을 갖는 캐패시터 셀과 동일한 셀 사이즈를 갖는 블랭크 셀로 대체하는, 레이아웃 장치.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 1 분류 및 상기 제 2 분류의 각각에 관계하는 주파수 특성은 잡음에 대한 고주파수 대역 또는 저주파수 대역의 특성이며,
    상기 고주파수 대역의 특성과 상관하는 게이트 폭은 상기 저주파수 대역의 특성과 상관하는 게이트 폭보다 더 작은, 레이아웃 장치.
  7. 상이한 사이즈들을 갖는 캐패시터 셀들을 캐패시터의 게이트 폭과 상관하는 주파수 특성에 의해 식별하기 위한 제 1 분류, 및 상이한 주파수 특성들을 갖는 캐패시터 셀들을 셀 사이즈에 의해 식별하기 위한 제 2 분류로 분류가능한 복수의 캐패시터 셀들을 저장하는 단계;
    지시된 주파수 특성과 지시된 배열 영역과의 복수의 조합들을 인지하는 단계;
    상기 복수의 조합들의 각각에 대해, 상기 제 1 분류에 기초하여, 상기 지시된 주파수 특성에 대응하는 캐패시터 셀들을 선택하고, 상기 선택된 캐패시터 셀들로부터 셀 사이즈의 내림차순으로 캐패시터 셀들을 독출하며, 상기 독출된 캐패시터 셀들을 배열하여 상기 지시된 배열 영역을 채우는 단계;
    상기 복수의 조합들의 지시된 배열 영역들 전부에 대해 캐패시터 밀도의 위반을 체크하는 단계;
    상기 캐패시터 밀도의 위반을 검출할 때, 상기 제 2 분류에 따라, 상기 배열된 캐패시터 셀들 중 더 큰 게이트 폭을 갖는 캐패시터 셀을, 상기 더 큰 게이트 폭을 갖는 캐패시터 셀과 동일한 셀 사이즈 및 더 작은 게이트 폭을 갖는 캐패시터 셀로 대체하는 단계; 및
    상기 대체를 완료한 후에 상기 캐패시터 밀도의 위반을 체크하는 단계를 재시도하는 단계를 컴퓨터로 하여금 구현하게 하는 프로그램을 수록한, 컴퓨터 판독가능한 매체.
  8. 제 7 항에 있어서,
    상기 프로그램은 또한 상기 컴퓨터로 하여금,
    블랭크 셀들을 셀 사이즈에 의해 저장하는 단계;
    위반들의 수가 상한을 초과하였는지를 결정하는 단계; 및
    상기 위반들의 수가 상기 상한을 초과할 때, 상기 배열된 캐패시터 셀들 중 더 큰 게이트 폭을 갖는 캐패시터 셀을 상기 더 큰 게이트 폭을 갖는 캐패시터 셀과 동일한 셀 사이즈를 갖는 블랭크 셀로 대체하는 단계를 구현하게 하는, 컴퓨터 판독가능한 매체.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제 1 분류 및 상기 제 2 분류의 각각에 관계하는 주파수 특성은 잡음에 대한 고주파수 대역 또는 저주파수 대역의 특성이며,
    상기 고주파수 대역의 특성과 상관하는 게이트 폭은 상기 저주파수 대역의 특성과 상관하는 게이트 폭보다 더 작은, 컴퓨터 판독가능한 매체.
KR1020090095550A 2008-10-09 2009-10-08 캐패시터 배열 방법 및 레이아웃 장치 KR101141986B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008262713A JP4605550B2 (ja) 2008-10-09 2008-10-09 キャパシタ配置方法
JPJP-P-2008-262713 2008-10-09

Publications (2)

Publication Number Publication Date
KR20100040264A true KR20100040264A (ko) 2010-04-19
KR101141986B1 KR101141986B1 (ko) 2012-05-21

Family

ID=41393924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090095550A KR101141986B1 (ko) 2008-10-09 2009-10-08 캐패시터 배열 방법 및 레이아웃 장치

Country Status (5)

Country Link
US (1) US8122418B2 (ko)
JP (1) JP4605550B2 (ko)
KR (1) KR101141986B1 (ko)
GB (1) GB2464206A (ko)
TW (1) TWI454951B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640712B2 (ja) * 2010-12-10 2014-12-17 日本電気株式会社 半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム
US8572533B2 (en) * 2011-11-23 2013-10-29 Mentor Graphics Corporation Waiving density violations
US8578314B1 (en) * 2012-09-06 2013-11-05 International Business Machines Corporation Circuit design with growable capacitor arrays
US8941434B1 (en) * 2013-07-12 2015-01-27 Samsung Display Co., Ltd. Bus encoding scheme based on non-uniform distribution of power delivery network components among I/O circuits
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3461494B2 (ja) 2001-02-13 2003-10-27 松下電器産業株式会社 半導体装置、半導体装置の生成方法、半導体装置の製造方法および半導体装置の生成装置。
JP2003347405A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp 半導体装置
US6775812B2 (en) * 2002-07-17 2004-08-10 Hewlett-Packard Development Company, L.P. Layout design process and system for providing bypass capacitance and compliant density in an integrated circuit
JP2004071837A (ja) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
JP2005340347A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置
JP4860123B2 (ja) 2004-07-22 2012-01-25 富士通セミコンダクター株式会社 デカップリング容量の配置方法
JP4734981B2 (ja) 2005-03-17 2011-07-27 日本電気株式会社 半導体集積回路のレイアウト設計方法及び設計装置
JP2006303377A (ja) 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
US7305643B2 (en) 2005-05-12 2007-12-04 Freescale Semiconductor, Inc. Method of tiling analog circuits that include resistors and capacitors
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7689961B2 (en) 2005-08-10 2010-03-30 International Business Machines Corporation Increased power line noise immunity in IC using capacitor structure in fill area
JP2008147338A (ja) 2006-12-08 2008-06-26 Nec Electronics Corp 半導体集積回路装置
US7849433B2 (en) * 2008-05-09 2010-12-07 International Business Machines Corporation Integrated circuit with uniform polysilicon perimeter density, method and design structure

Also Published As

Publication number Publication date
KR101141986B1 (ko) 2012-05-21
US20100064268A1 (en) 2010-03-11
GB0917490D0 (en) 2009-11-18
TWI454951B (zh) 2014-10-01
US8122418B2 (en) 2012-02-21
TW201025056A (en) 2010-07-01
JP4605550B2 (ja) 2011-01-05
GB2464206A (en) 2010-04-14
JP2010093110A (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
KR101141986B1 (ko) 캐패시터 배열 방법 및 레이아웃 장치
US7567947B2 (en) Methods and systems for semiconductor testing using a testing scenario language
CN110991138B (zh) 用于生成集成电路的方法和系统以及计算机可读介质
US8079005B2 (en) Method and system for performing pattern classification of patterns in integrated circuit designs
US8103982B2 (en) System and method for statistical design rule checking
US8219959B2 (en) Generating integrated circuit floorplan layouts
US20120233575A1 (en) Layout method for integrated circuit including vias
US20050172253A1 (en) Automatic placement and routing device, method for placement and routing of semiconductor device, semiconductor device and manufacturing method of the same
CN105278966B (zh) 基于失效模式分析的卫星星载制导与导航软件的设计与测试方法
US8978004B2 (en) Cell routability prioritization
US7571416B2 (en) Automatic design device, method, and program for semiconductor integrated circuits
CN106844166A (zh) 一种数据处理方法及装置
JP5266826B2 (ja) 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路の設計支援装置
Bodhe et al. Diagnostic Fail Data Minimization Using an $ N $-Cover Algorithm
US8782582B1 (en) Efficient method to analyze RTL structures that cause physical implementation issues based on rule checking and overlap analysis
US6470476B2 (en) Substitution of non-minimum groundrule cells for non-critical minimum groundrule cells to increase yield
CN105868438A (zh) 重新分配单元密度的方法及计算机
US20040250228A1 (en) Design techniques for analyzing integrated circuit device characteristics
US11023650B2 (en) Apparatus and method for circuit timing fixing using extension metal sections and alternate vias
US20070089014A1 (en) Semiconductor integrated circuit and method of fabricating the same
JP3672912B2 (ja) 半導体集積回路の自動レイアウト方法、及び半導体集積回路の自動レイアウトプログラム
KR101836748B1 (ko) 다양한 여분 셀들을 이용하여 메모리 뱅크들을 수리하기 위한 장치 및 방법
US20120109561A1 (en) Wafer test apparatus, wafer test method, and program
JP6754174B2 (ja) 設計レイアウトデータの不良検出方法及び設計レイアウトデータの不良検出プログラム
US7458047B2 (en) Method of designing layout of semiconductor integrated circuit and apparatus for doing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 8