JP2004088102A - 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 - Google Patents
半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 Download PDFInfo
- Publication number
- JP2004088102A JP2004088102A JP2003287790A JP2003287790A JP2004088102A JP 2004088102 A JP2004088102 A JP 2004088102A JP 2003287790 A JP2003287790 A JP 2003287790A JP 2003287790 A JP2003287790 A JP 2003287790A JP 2004088102 A JP2004088102 A JP 2004088102A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dummy
- forming
- layer
- area ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
パターンの生成方法を提供する。
【解決手段】半導体チップのレイアウトパターンを設計し配置するレイアウトパ
ターン形成工程と、前記レイアウトパターンから当該マスクパターンの面積率を
抽出する工程と、前記レイアウトパターンを構成する層のデザインルールに基づいていられる当該層のパターンの最適面積率を考慮して、前記レイアウトパターンに、ダミーパターンを付加配置するダミーパターン付加工程とを含み、当該層のパターンの面積率が最適面積率となるようにしたことを特徴とする。
【選択図】図2
Description
エッチング工程においては、マスクパターンから露呈する導電性膜が選択的に除去されるが、エッチャントの濃度、温度などの諸条件を最適化しても、マスクパターンの密度(面積率)ひいてはマスクパターンの周辺長によってエッチング速度にばらつきがある。このため、マスクパターンの密度あるいはパターンピッチによって、エッチング精度が異なり、マスクパターン領域が大き過ぎても小さ過ぎてもエッチング精度が低下するという問題があった。
このような状況下、各製品においてLSIはキーデバイスとして位置付けられており、製品の競争力確保のために、LSIの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求にこたえるためにはLSI設計の自動化が必須である。
また、電源直下に敷き詰められたデカップリング容量は、直上にビアをうてば電源電位との接続が容易となる。ここで電源配線が上位層である場合には、容量の上部があいていれば(信号線が形成されていなければ)自動的にスタック用のビアおよびパッドを形成するようにする。
一方電源配線から離れたところに配置された容量は、配線を十字状に形成して容量セルと等ピッチで形成するようにすれば、容易に接続可能である。
このようにして、自動的に半導体装置のパターン生成を行うことが可能となる。
(第1の実施の形態)
図1は、本発明の実施の形態におけるパターン生成装置を示すブロック図である。この装置では、各層ごとにプロセス条件に従って決まる最適面積率を考慮してダミーパターンを配置しレイアウトパターンを形成するものである。
また、プロセス条件とは、拡散、スパッタリング、エッチングなどの各プロセスにおける温度、適用ガス種、適用ガスの濃度などをいうものとする。
この後、拡散領域形成用ダミーパターン用種データおよびゲート導体形成用ダミーパターン用種データを生成する(ステップS1206)。
そして、このダミー配線用種データと、配線層ダミーパターンセル形成可能な空き領域VCとを論理演算し(ステップ1307)、この配線層ダミー用種パターンのみの半導体装置を得る(ステップ1308)。
そして再度1チップとして面積率計算を行い、面積率が足りなかったり多すぎたりする場合は、差し替え用図形パターン2000から適切にダミーパターンセルを差し替える(ステップ2001)。例えば図9(a)および(b)に示すように面積率が足りなかった場合は、小さいダミーパターンD1から大きいダミーパターンセルD2に変更する。
例えば配線パターンの形成に際しては、前記工程で得られた配線のレイアウトパターンに基づいて、フォトリソグラフィにより形成されたマスクパターンをマスクとしてエッチングを行うことにより、配線パターンの形成がなされる。
このように高精度のパターンを得ることが可能となる。
まずステップ2002で得られたダミーパターンの付加により面積率の最適化された半導体装置のレイアウトパターンに対し、デカップリング容量の追加を希望するか否かの判断を行い(ステップ2003)、要であるとデカップリング容量配置可能スペースを抽出する(ステップ2004)。ここでは、拡散領域パターンとゲート導体パターンとが垂直方向で一致して存在しているか否かを判断し、図10に示すように、デカップリング容量形成可能スペースCSを抽出する。本実施の形態では、各層のパターン配置をする際にチップの左下と右上を確認し位置決めを行っているため、各層のダミーパターンを同一ピッチで配置し、全使用、1個おき、2個おきなどピッチを調整して面積率を調整すれば、垂直方向には自動的に重なるようにすることが可能である。
次に本発明の第2の実施の形態として、面積率の最適化の他の例を説明する。
前記第1の実施の形態における、ステップS2002(図3)で説明した最適化ステップを実行し、図17に全体のイメージ図を示すように、目標面積率に沿うように各層に正方形のダミードットパターン201D,202D,203Dからなるダミーパターンを追加する。図18乃至図20は図17の拡散領域、ゲート配線、配線層の最適化ダミードットパターン201D,202D,203Dである。各層毎の最適面積率に従ってダミードットパターンの密度が設定されている。
この図からわかるように、各層のダミードットパターンはチップの右上と左下で位置合わせがなされているため、垂直方向で重なるようになっている。
この後ステップS2003(図4)でデカップリング容量が必要であるかどうかを判断し、必要であると判断した場合は、ステップ2005でデカップリング容量差し替えステップを実行し、図21乃至図24に示すように、各層毎に各ダミーパターンセルが接続されるような拡散領域ダミーパターン201、ゲートダミーパターン202、配線ゲートパターン203に差し替えを行う。ただし、上層あるいは下層も含めて信号線を抽出し、信号線のある領域はデカップリング容量形成不可領域として、ダミーパターンを元のドットパターン201D,202D,203Dに戻す。このようにして、デカップリング容量が良好に追加される
。
また接続用ダミーパターンセルの変形例として、図14(a)乃至(c)に示すような構造も有効である。すなわち、このダミーパターンセルは、図14(a)に単位ユニット、図14(b)にその接続体、図14(c)に断面図を示すように、セルと等ピッチで形成された、十字状パターンを有する第1層セル4、6,8と、前記第1層セル4、6,8と連続する上層または下層に位置するシャープ符号状パターンからなる第2層セル5、7,9とを相互にずらして形成してもよい。
ここで、図14(a)は1ユニット、図14(b)はその組み合わせ、図14(c)は図14(b)のA−A断面を示す図である。10は層間絶縁膜である。
このようにして、MOS容量セルを電源電位あるいは接地電位などの所望の電位に接続するのに配線長を低減し接続を容易にすることができる。
また、電源配線及びグランド配線への接続に際し、配線が利用できないときは、図15に示すように、セルを配置した状態で拡散層1S同士、ゲート3同士が接続されるようなセル形状をとるようにしてもよい。
かかる構成によれば、どこか一部でも電源配線、あるいはグランド配線に接続できれば接続された全セルをセルとして利用することが可能である。
(第5の実施の形態)
また図16に示すように、拡散層1S同士をさらに、配線Mで接続するようにしてもよい。
かかる構成によれば、更なる接続の確実化をはかることができる。
本発明の方法は、MOS容量セルとしてゲート酸化膜の厚い領域と薄い領域とを有するLSIにおいても、本発明の方法によれば、自動配置配線が容易であるため、用途に応じた条件を加味して自動配置配線を行うことができる。
例えば、高耐圧である必要があるアナログ回路領域などでは、ゲート酸化膜の膜厚を大きくする必要があるのに対し、他の論理回路領域ではゲート酸化膜の膜厚は大きくする必要がない。そこで、アナログ回路領域ではゲート酸化膜の膜厚を大きくし、他の論理回路領域ではデカップリング容量を大きくするためゲート酸化膜の膜厚を比較的小さくした構造が望ましいが、近年、半導体装置の高集積化・高機能化に伴い、ゲートリークの問題が浮き彫りになってきており、信頼性の向上を目指して、論理回路領域でも厚いゲート酸化膜を採用する傾向にある。
例えば、アナログ回路領域を耐圧3.3V仕様、他の論理回路領域を耐圧1.5V仕様としていたのに対し、近年では他の論理回路領域でも耐圧3.3V仕様とするものが出現している。このような場合、論理回路領域で不要輻射対策としてデカップリング容量を増大したい場合に、デカップリング容量を最大限に付加することが可能となる。
また機能素子の近傍では周波数特性が重要であり、高周波用である場合は大容量のバイパスコンデンサを形成する必要があるのに対し、低周波用である場合には小容量のバイパスコンデンサとなるように、使用する周波数帯域に応じて適切なものを選択してもよい。
VSS グランド配線
T トランジスタ配置領域
V 空き領域
201D,202D,203D ダミードットパターン
1S 拡散領域
2 ゲート酸化膜
3 ゲート電極
4、6,8 第1層セル
5、7,9 第2層セル
10 層間絶縁膜
1101 レイアウトパターン形成手段
1102 層毎の空き領域検出手段
1103 デザインルール
1104 最適面積率抽出手段
1105 ダミーパターン配置手段
1106 容量配置手段
Claims (16)
- 半導体チップのレイアウトパターンを設計し配置するレイアウトパターン形成工程と、前記レイアウトパターンの面積率を抽出する工程と、
前記レイアウトパターンを構成する層のデザインルールにもとづいて得られる当該層のパターンの最適面積率を考慮して、当該層の面積率が最適面積率となるように、前記レイアウトパターンにダミーパターンを付加配置するダミーパターン付加工程とを含むことを特徴とする半導体装置用パターン生成方法。 - 前記レイアウトパターン形成工程で形成されたレイアウトパターンを所望の大きさの小領域に分割する工程と、分割された前記小領域毎にマスクパターンの面積率を抽出する工程と、前記レイアウトパターンに対応するマスクパターンの最適面積率に符合するように、ダミーパターンを付加配置するダミーパターン付加工程とを含み、前記小領域毎に面積率を揃えるようにしたことを特徴とする請求項1に記載の半導体装置用パターン生成方法。
- さらに面積率の異なるダミーパターンセルを複数種用意する工程を含み、前記ダミーパターン付加工程は、当該小領域の面積率に応じて前記ダミーパターンセルから所望のダミーパターンセルを選択する工程を含むことを特徴とする請求項2に記載の半導体装置用パターンの生成方法。
- ダミーパターン形成後の面積率を算出し、あらかじめ決められた条件の範囲内であるか否かを判定して、前記条件の範囲内に入っていない場合に、前記ダミーパターンのうちいくつかを取替え、最適のダミーパターンセルを選択する工程とを含むことを特徴とする請求項1乃至3のいずれかに記載の半導体装置用パターン生成方法。
- 前記レイアウトパターンの形成工程は、配線層形成のためのマスクパターンの形成工程を含むことを特徴とする請求項1乃至4のいずれかに記載の半導体装置用パターン生成方法。
- 前記レイアウトパターンの形成工程は、拡散層形成のためのマスクパターンの形成工程を含むことを特徴とする請求項1乃至4のいずれかに記載の半導体装置用パターン生成方法。
- 前記レイアウトパターンの形成工程は、ゲート電極形成のためのマスクパターンの形成工程を含むことを特徴とする請求項1乃至4のいずれかに記載の半導体装置用パターン生成方法。
- 前記レイアウトパターンの形成工程は、ウェル形成のためのマスクパターンの形成工程を含むことを特徴とする請求項1乃至4のいずれかに記載の半導体装置用パターン生成方法。
- 前記ダミーパターンがMOS容量セルを構成するように、垂直方向のレイアウトを調整する工程を含むことを特徴とする請求項1に記載の半導体装置用パターン生成方法。
- 前記MOS容量セルは、前記ダミーパターンの集合からなるダミーパターンセルによって電源配線及びグランド配線に電気的に接続されていることを特徴とする請求項9に記載の半導体装置用パターン生成方法。
- 前記ダミーパターンセルが交差パターンを有し、交差パターンの上層または下層のダミーパターンセルが相互に、前記交差パターンの交差領域に相当する領域に島状の孤立パターンをもつように構成されたことを特徴とする請求項10に記載の半導体装置用パターン生成方法。
- 前記ダミーパターンセルは、十字状パターンと前記十字状パターンで分割された4つの領域にそれぞれ孤立の島状パターンを有する第1層セルと、前記第1層セルと連続する上層または下層に位置し、4個の前記島状パターンに相当する4点で交差するように配置されたシャープ符号状パターンからなる第2層セルとで構成されており、第1層および第2層のそれぞれが電源線および接地線を構成していることを特徴とする請求項11に記載の半導体装置用パターン生成方法。
- 半導体チップのレイアウトデータからレイアウトパターンを形成するレイアウトパターン形成手段と、 このレイアウトパターンの少なくとも1つの層に対し、前記レイアウトパターンに基づいて空き領域検出を行う空き領域検出手段と、 デザインルールに基づく当該層のパターン形成のための最適面積率を抽出する最適面積率抽出手段と、 前記空き領域検出手段から前記層の面積率を算出し、前記最適面積率となるよう、ダミーパターンを配置するダミーパターン配置手段とを具備したことを特徴とする半導体装置用パターン生成装置。
- 請求項1乃至12のいずれかに記載の方法または請求項13に記載の装置を用いて生成された半導体装置用パターンに基づいて、各工程のマスクパターンを形成する工程と、 前記マスクパターンを用いて各プロセスを実行し半導体装置を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 請求項1乃至12のいずれかに記載の方法または請求項13に記載の装置を用いて生成された半導体装置用パターンを備えた半導体装置。
- 前記半導体装置用パターンは、同一サイズであって電気的接続をなさないダミーパターンの集合体を備え、各層のダミーパターンの少なくともひとつが当該層の上層または下層のダミーパターンと垂直方向で一致する領域を含むことを特徴とする請求項15の記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287790A JP2004088102A (ja) | 2002-08-06 | 2003-08-06 | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229215 | 2002-08-06 | ||
JP2003287790A JP2004088102A (ja) | 2002-08-06 | 2003-08-06 | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004088102A true JP2004088102A (ja) | 2004-03-18 |
Family
ID=32072299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003287790A Pending JP2004088102A (ja) | 2002-08-06 | 2003-08-06 | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004088102A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250705A (ja) * | 2006-03-15 | 2007-09-27 | Nec Electronics Corp | 半導体集積回路装置及びダミーパターンの配置方法 |
KR100827474B1 (ko) | 2006-10-30 | 2008-05-06 | 동부일렉트로닉스 주식회사 | 반도체용 마스크의 패턴 배치를 위한 모델링 데이터 생성방법과 장치 |
JP2008171170A (ja) * | 2007-01-11 | 2008-07-24 | Nec Electronics Corp | ダミーパターンの配置方法、半導体設計装置及び半導体装置 |
CN100446011C (zh) * | 2004-11-05 | 2008-12-24 | 株式会社东芝 | 图形生成方法、半导体器件及其制造方法和控制方法 |
US8856703B2 (en) | 2012-03-02 | 2014-10-07 | Fujitsu Limited | Supporting device, design support method and computer-readable recording medium |
CN110096722A (zh) * | 2018-01-31 | 2019-08-06 | 三星电子株式会社 | 包括程序代码的计算机可读介质和制造半导体装置的方法 |
-
2003
- 2003-08-06 JP JP2003287790A patent/JP2004088102A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100446011C (zh) * | 2004-11-05 | 2008-12-24 | 株式会社东芝 | 图形生成方法、半导体器件及其制造方法和控制方法 |
US7667332B2 (en) | 2004-11-05 | 2010-02-23 | Kabushiki Kaisha Toshiba | Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product |
US7996813B2 (en) | 2004-11-05 | 2011-08-09 | Kabushiki Kaisha Toshiba | Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program |
JP2007250705A (ja) * | 2006-03-15 | 2007-09-27 | Nec Electronics Corp | 半導体集積回路装置及びダミーパターンの配置方法 |
KR100827474B1 (ko) | 2006-10-30 | 2008-05-06 | 동부일렉트로닉스 주식회사 | 반도체용 마스크의 패턴 배치를 위한 모델링 데이터 생성방법과 장치 |
JP2008171170A (ja) * | 2007-01-11 | 2008-07-24 | Nec Electronics Corp | ダミーパターンの配置方法、半導体設計装置及び半導体装置 |
US8181142B2 (en) | 2007-01-11 | 2012-05-15 | Renesas Electronics Corporation | Method of processing dummy pattern based on boundary length and density of wiring pattern, semiconductor design apparatus and semiconductor device |
US8365127B2 (en) | 2007-01-11 | 2013-01-29 | Renesas Electronics Corporation | Method of processing dummy pattern based on boundary length and density of wiring pattern, semiconductor design apparatus and semiconductor device |
US8856703B2 (en) | 2012-03-02 | 2014-10-07 | Fujitsu Limited | Supporting device, design support method and computer-readable recording medium |
CN110096722A (zh) * | 2018-01-31 | 2019-08-06 | 三星电子株式会社 | 包括程序代码的计算机可读介质和制造半导体装置的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7171645B2 (en) | Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device | |
US7342316B2 (en) | Cross-fill pattern for metal fill levels, power supply filtering, and analog circuit shielding | |
US7062732B2 (en) | Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device for generating pattern used for semiconductor device | |
US7278118B2 (en) | Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features | |
US7503026B2 (en) | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit | |
JP2003142584A (ja) | 半導体集積回路装置の設計方法 | |
US20070262454A1 (en) | Semiconductor device and wiring auxiliary pattern generating method | |
US20060056219A1 (en) | Method for designing semiconductor device and semiconductor device | |
TW201923448A (zh) | 工程變更指令(eco)單元架構及實施 | |
US7650584B2 (en) | Application specific semiconductor integrated circuit and its manufacturing method thereof | |
JP3917683B2 (ja) | 半導体集積回路装置 | |
US7269807B2 (en) | Area ratio/occupancy ratio verification method and pattern generation method | |
JP2004088102A (ja) | 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置 | |
US8786094B2 (en) | Semiconductor devices and methods of manufacture thereof | |
CN110783311A (zh) | 一种闪存电路及其制备方法 | |
US6901566B2 (en) | Semiconductor integrated circuit having a plurality of circuit regions where different power supply voltages are used and method of manufacturing the same | |
JP2004146632A (ja) | 半導体装置およびその製造方法 | |
JP2006165040A (ja) | 半導体装置及び半導体装置のパターン設計方法 | |
CN115831970A (zh) | 集成电路器件及制造方法 | |
JP4191110B2 (ja) | 半導体装置 | |
KR100949873B1 (ko) | 노광마스크 및 이를 이용한 반도체소자 형성방법 | |
US6800524B2 (en) | Method of manufacturing semiconductor integrated circuit device | |
JP5021891B2 (ja) | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 | |
US11508659B2 (en) | Interconnect structure in semiconductor device and method of forming the same | |
JP2004055954A (ja) | 半導体集積回路およびそのレイアウト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090722 |