KR100949873B1

KR100949873B1 - 노광마스크 및 이를 이용한 반도체소자 형성방법

Info

Publication number: KR100949873B1
Application number: KR1020070141516A
Authority: KR
Inventors: 남병호
Original assignee: 주식회사 하이닉스반도체
Priority date: 2007-12-31
Filing date: 2007-12-31
Publication date: 2010-03-25
Also published as: KR20090073543A

Abstract

본 발명은 노광마스크 및 이를 이용한 반도체 소자 형성방법에 관한 것으로,

도전배선과, 상기 도전배선에 이웃하여 형성한 대쉬드 라인패턴과, 상기 도전배선의 기준으로 상기 대쉬드 라인패턴의 외측으로 형성한 더미 라인패턴을 포함하는 노광마스크를 제공하여 패턴 밀도를 균일하게 함으로써 패턴 밀도가 불균일할때 유발될 수 있는 문제점을 해결하고 그에 따른 반도체소자의 수율, 생산성 및 신뢰성을 향상시킬 수 있도록 하는 기술이다.

Description

노광마스크 및 이를 이용한 반도체소자 형성방법{EXPOSURE MASK AND METHOD FOR FORMING SEMICONDUCTOR DEVICE BY USING THE SAME}

도 1 은 본 발명에 따른 노광마스크의 형성방법을 도시한 순서도.

도 2 는 본 발명의 제1 실시예에 따라 형성된 노광마스크를 도시한 평면도.

도 3 은 본 발명의 제2 실시예에 따라 형성된 노광마스크를 도시한 평면도.

본 발명은 노광마스크 및 이를 이용한 반도체소자 형성방법에 관한 것으로, 반도체소자의 커플링 캐패시턴스를 감소시키고 포토공정, 식각공정 및 평탄화공정의 마진을 확보할 수 있도록 하는 기술에 관한 것이다.

일반적으로, 도전배선은 폴리실리콘으로 적용하였으나 저항이 너무 크기 때문에 이를 개선하기 위하여 폴리실리콘과 실리사이드의 적층구조 또는 금속으로 형성하였다.

그러나, 금속을 이용하여 도전배선을 형성하는 경우 패턴 밀도 차이에 따라 도전배선 간의 커플링 캐패시턴스로 인하여 패터닝 공정의 마진이 적거나 거의 없 게 된다. 일반적으로 커플링 캐패시턴스 Cx = Co ( L / S ) 는 커플링 캐패시터의 길이 ( L ) ( 도전배선의 길이 ) 에 비례하며 커플링 캐패시터의 스페이스 ( 도전배선 간의 스페이스 ) 에 반비례 한다.

따라서, 도전배선 간의 공정의 마진을 확보하기 위해서 더미패턴을 적용할 수 있으나 평탄화 식각 공정인 화학기계연마 ( CMP ) 공정에서 디싱 ( dishing ) 등의 현상이 유발되는 문제점이 있다.

또한, 더미패턴을 박스 형태로 형성하는 경우는, 라인/스페이스로 구성된 더미패턴과의 밀도 차이로 인하여 디싱이나 침식 ( erosion ) 등의 현상이 유발되는 문제점이 있다.

그리고, 상기한 내용으로 인하여 도전배선을 구리 배선으로 형성하는 공정은, 패턴 밀도 차이로 인하여 칩의 내부, 칩과 칩 사이 ( chip to chip ), 웨이퍼와 웨이퍼 사이 ( wafer to wafer ) 의 저항값이 크게 차이 나는 현상이 발생하게 되는 문제점이 있다.

본 발명은 도전배선 간의 커플링 캐패시턴스를 감소시키고 공정 마진을 확보할 수 있도록 하는 노광마스크 및 이를 이용한 반도체소자의 형성방법을 제공하는데 그 목적이 있다.

본 발명에 따른 노광마스크는,

도전배선과,

상기 도전배선에 이웃하여 형성한 대쉬드 라인패턴과,

상기 도전배선의 기준으로 상기 대쉬드 라인패턴의 외측으로 형성한 더미 라인패턴을 포함하는 것과,

상기 대쉬드 라인패턴은 ds ≤ L 의 크기로 형성한 것과, ( 단, ds 는 대쉬드 라인패턴의 길이방향 사이 거리, L 은 대쉬드 라인패턴의 길이 )

상기 ds 는 P ( 1/2 ) 크기인 것을 제1 특징으로 한다. ( 단, P 는 대쉬드 라인패턴의 피치(pitch) )

또한, 본 발명에 따른 노광마스크는,

도전배선과,

상기 도전배선에 이웃하여 형성한 제1 대쉬드 라인패턴과,

상기 도전배선의 기준으로 상기 대쉬드 라인패턴의 외측으로 형성한 제1 더미 라인패턴과,

상기 도전배선의 기준으로 상기 더미 라인패턴 외측으로 배열된 제n 대쉬드 라인패턴 및 제n 더미 라인패턴을 포함하는 것과, ( 단, n 은 2 이상의 자연수 )

상기 ds 는 P ( 1/2 ) 크기인 것을 제2 특징으로 한다. ( 단, P 는 대쉬드 라인패턴의 피치(pitch) )

또한, 본 발명에 따른 반도체소자의 형성방법은,

반도체기판 상부에 도전배선 물질 및 감광막을 형성하는 공정과,

청구항 1 의 노광마스크를 이용한 노광 및 현상 공정으로 감광막패턴을 형성하는 공정과,

상기 감광막패턴을 마스크로 상기 도전배선 물질을 식각하여 도전배선을 형성하는 동시에 대쉬드 라인패턴 및 더미 라인패턴을 형성하는 공정을 포함하는 것을 제1 특징으로 한다.

또한, 본 발명에 따른 반도체소자의 형성방법은

청구항 4 의 노광마스크를 이용한 노광 및 현상 공정으로 감광막패턴을 형성하는 공정과,

상기 감광막패턴을 마스크로 상기 도전배선 물질을 식각하여 도전배선을 형성하는 동시에 대쉬드 라인패턴 및 더미 라인패턴을 형성하는 공정을 포함하는 것을 제2 특징으로 한다.

한편, 본 발명의 기술적 원리는 다음과 같다.

일반적으로 커플링 캐패시턴스 Cx = Co(L/S) ( 단, L 은 length, S 는 space ) 로 표시할 수 있는 바와 같이 도전배선으로 이루어지는 회로의 커플링 캐패시턴스는 길이 L 에 비례하고 거리 S 에 반비례한다.

하여, 주요 회로 패턴에 인접된 대쉬드 라인 타입 ( dashed line type ) 의 더미 ( dummy ) 를 형성시켜 커플링 캐패시턴스를 감소시킬 수 있도록 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 미세 패턴 형 성 방법에 관하여 상세히 설명하면 다음과 같다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있으며, 여기에 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공된 것으로서, 명세서 전체에 걸쳐 동일하게 기술된 참조 번호들은 동일한 구성요소를 도시한다.

도 1 내지 도 3 은 본 발명에 따른 노광마스크 및 이를 이용한 반도체소자 형성방법을 도시한 것이다.

도 1 은 본 발명에 따른 노광마스크를 형성하는 방법을 도시한 순서도이다.

도 1 을 참조하면, 노광마스크를 설계한다. ( S10 )

이때, 설계하는 단계는 플레이스먼트 및 루우팅 ( Placement & Routing ) 의 단계(S100)와 포스트 루우트 옵티마이제이션 ( Post Route Optimization ) 의 단계(S200)로 이루어진다.

그 다음, 더미 패턴을 삽입하는 단계를 실시한다. ( S20 )

이때, 더미 패턴을 삽입하는 단계는, 자유구역 안에서 레이아웃을 구획하는 단계(S300), 제1 더미패턴을 생성하는 단계(S400), 자유구역 안에서 레이아웃을 구획하는 단계(S500) 그리고 제2 더미패턴을 생성하는 단계(S600) 등으로 이루어 진다.

그 다음, DRC ( Design Rule Check ) 및 LVS ( Layout Versus Schematic ) 를 변화시키는 단계를 실시한다. ( S30 )

도 2 는 본 발명의 제1 실시예에 따른 노광마스크를 도시한 평면도로서, 두 개의 도전배선을 이웃하게 형성하고 외측으로 대쉬드 라인패턴 및 더미 라인패턴을 형성한 것이다.

도 2 를 참조하면, 라인형태의 도전배선(11)에 인접된 대쉬드 라인패턴(13)을 형성한다. 여기서, 도전배선(11)은 1 개 또는 2 개의 숫자만큼 형성한 것이다.

이때, 대쉬드 라인패턴(13)은 도전배선(11)의 길이 방향을 따라 형성한 것으로, "L" 의 길이와 "W" 의 선폭을 갖고 도전배선(11) 및 더미 라인패턴(15)과 "S" 의 거리만큼 떨어져 있으며 인접한 대쉬드 라인패턴(13) 사이의 거리가 "ds" 되고 ds ≤ L 이 되도록 형성한 것이다. 여기서, 대쉬드 라인패턴(13)은 ds : L = 1 : 1 의 크기로 형성하고 "ds" 는 P ( 1/2 ) ( 단, P : pitch ) 로 형성한 것이다.

그리고, 더미 라인패턴(15)은 도전배선(11)을 기준으로 외측으로 대쉬드 라인패턴(13) 및 더미 라인패턴(15)을 형성한 것이다. 여기서, 더미 라인패턴(15)은 도전배선(11)의 외측으로 연속적으로 배열한 것이다.

일반적으로, 다수의 도전배선은 이웃하는 도전배선 간에 위치하는 절연막이 캐패시터의 유전체막으로 동작하여 커플링 캐패시터를 형성하게 된다.

도 2 는 이웃하는 도전배선(11) 사이에 위치하는 대쉬드 라인패턴(13)을 상기한 바와 같이 형성하여 대쉬드 라인패턴(13)의 표면적을 감소시킴으로써 커플링 캐패시턴스를 감소시킬 수 있도록 하는 것이다.

이때, 커플링 캐패시턴스 Cx 는 Co ( L / S ) 로 표시된다.

( 단, Co 공정상수, L 는 대쉬드 라인패턴의 길이, S 는 대쉬드 라인패턴(13)과 인접된 더미 라인패턴(15)의 거리 또는 대쉬드 라인패턴(13)과 인접된 도 전배선(11)의 거리 )

도 3 은 본 발명의 제2 실시예에 따른 노광마스크를 도시한 평면도로서, 두 개의 도전배선을 이웃하게 형성하고 외측으로 대쉬드 라인패턴 및 더미 라인패턴을 형성한 것이다.

도 3 을 참조하면, 라인형태의 도전배선(31)에 인접된 대쉬드 라인패턴(33)을 형성한다. 여기서, 도전배선(31)은 2 개 형성한 것으로, 필요에 따라 1 개 또는 2 개 이상으로 형성할 수도 있다.

이때, 대쉬드 라인패턴(33)은 도전배선(31)의 길이 방향을 따라 형성한 것으로, "L" 의 길이와 "W" 의 선폭을 갖고 도전배선(31) 및 더미 라인패턴(35)과 "S" 의 거리만큼 떨어져 있으며 인접한 대쉬드 라인패턴(33) 사이의 거리가 "ds" 되고 ds ≤ L 이 되도록 형성한 것이다. 여기서, 대쉬드 라인패턴(33)은 ds : L = 1 : 1 의 크기로 형성하고 "ds" 는 P ( 1/2 ) ( 단, P : pitch ) 로 형성한 것이다.

그리고, 더미 라인패턴(35)은 도전배선(11)을 기준으로 외측으로 대쉬드 라인패턴(33) 및 더미 라인패턴(35)을 형성한 것이다. 여기서, 대쉬드 라인패턴(33)과 더미 라인패턴(35)은 도전배선(31)의 외측으로 연속적으로 교번으로 형성한 것이다.

따라서, 이웃하는 도전배선(31) 사이에 위치하는 대쉬드 라인패턴(33)을 상기한 바와 같이 형성하여 대쉬드 라인패턴(33)의 표면적을 감소시킴으로써 커플링 캐패시턴스를 감소시킬 수 있도록 하는 것이다.

이때, 커플링 캐패시턴스 Cx 는 Co ( L / S ) 로 표시된다.

( 단, Co 공정상수, L 는 대쉬드 라인패턴의 길이, S 는 대쉬드 라인패턴(33)과 인접된 더미 라인패턴(15)의 거리 또는 대쉬드 라인패턴(33)과 인접된 도전배선(31)의 거리 )

본 발명의 다른 실시예는 라인 패턴 뿐 아니라 곡선 패턴에도 적용하는 것이다.

이상에서 설명한 바와 같이, 본 발명에 따른 노광마스크 및 이를 이용한 반도체소자의 형성방법은, 도전배선에 인접한 대쉬드 라인패턴을 형성하여 패턴 밀도를 균일하게 함으로써 디싱 ( dishing ), 에로젼 ( erosion ), 패턴 무너짐 ( pattern collapse ) 등의 불량을 방지하고 노광 공정의 마진을 확보할 수 있도록 하고, 도전배선의 저항 감소, 커플링 캐패시턴스 감소, 크로스 토크 노이즈 ( crosstalk noise ) 감소, 도전배선 간의 유전물질에 의한 스트레스 감소에 따른 크랙 발생을 억제시킴으로써 반도체소자의 수율, 생산성 및 신뢰성을 향상시킬 수 있도록 한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims

도전배선과,

상기 도전배선에 이웃하여 형성되며, 일정한 패턴 밀도로 배열된 섬 형태의 대쉬드 라인패턴과,

상기 도전배선의 기준으로 상기 대쉬드 라인패턴의 외측으로 형성한 더미 라인패턴을 포함하는 것을 특징으로 하는 노광마스크.
제 1 에 있어서,

상기 대쉬드 라인패턴은 ds ≤ L 의 크기로 형성한 것을 특징으로 하는 노광마스크.

( 단, ds 는 대쉬드 라인패턴의 길이방향 사이 거리, L 은 대쉬드 라인패턴의 길이 )
제 2 에 있어서,

상기 ds 는 P ( 1/2 ) 크기인 것을 특징으로 하는 노광마스크. ( 단, P 는 대쉬드 라인패턴의 피치(pitch) )
도전배선과,

상기 도전배선에 이웃하여 형성되며, 일정한 패턴 밀도로 배열된 섬 형태의 제1 대쉬드 라인패턴과,

상기 도전배선의 기준으로 상기 제1 대쉬드 라인패턴의 외측으로 형성한 제1 더미 라인패턴과,

상기 도전배선의 기준으로 상기 제1 더미 라인패턴 외측으로 배열된 제n 대쉬드 라인패턴 및 제n 더미 라인패턴을 포함하는 것을 특징으로 하는 노광마스크.

( 단, n 은 2 이상의 자연수 )
제 4 에 있어서,

상기 제1 및 n 대쉬드 라인패턴은 ds ≤ L 의 크기로 형성한 것을 특징으로 하는 노광마스크.

( 단, ds 는 제1 및 n 대쉬드 라인패턴의 길이방향 사이 거리, L 은 제1 및 n 대쉬드 라인패턴의 길이 )
제 4 에 있어서,

상기 ds 는 P ( 1/2 ) 크기인 것을 특징으로 하는 노광마스크. ( 단, P 는 제1 및 n 대쉬드 라인패턴의 피치(pitch) )
반도체기판 상부에 도전배선 물질 및 감광막을 형성하는 공정과,

청구항 1 의 노광마스크를 이용한 노광 및 현상 공정으로 감광막패턴을 형성하는 공정과,

상기 감광막패턴을 마스크로 상기 도전배선 물질을 식각하여 도전배선을 형성하는 동시에 대쉬드 라인패턴 및 더미 라인패턴을 형성하는 공정을 포함하는 것 을 특징으로 하는 반도체소자의 형성방법.
반도체기판 상부에 도전배선 물질 및 감광막을 형성하는 공정과,

청구항 4 의 노광마스크를 이용한 노광 및 현상 공정으로 감광막패턴을 형성하는 공정과,

상기 감광막패턴을 마스크로 상기 도전배선 물질을 식각하여 도전배선을 형성하는 동시에 대쉬드 라인패턴 및 더미 라인패턴을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 형성방법.