CN104637813A - Igbt的制作方法 - Google Patents
Igbt的制作方法 Download PDFInfo
- Publication number
- CN104637813A CN104637813A CN201310574715.3A CN201310574715A CN104637813A CN 104637813 A CN104637813 A CN 104637813A CN 201310574715 A CN201310574715 A CN 201310574715A CN 104637813 A CN104637813 A CN 104637813A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- resilient coating
- heavily doped
- adopt
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 285
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 274
- 239000010703 silicon Substances 0.000 claims abstract description 274
- 238000000034 method Methods 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011248 coating agent Substances 0.000 claims description 153
- 238000000576 coating method Methods 0.000 claims description 153
- 238000009792 diffusion process Methods 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 16
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 abstract description 19
- 230000007547 defect Effects 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910002808 Si–O–Si Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004821 distillation Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000006068 polycondensation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种IGBT的制作方法，包括：提供第一硅片和第二硅片，第二硅片为轻掺杂的硅片；在第一硅片和/或第二硅片的一侧形成重掺杂的待形成缓冲层，并使待形成缓冲层与第二硅片的掺杂类型相同；采用键合工艺将第一硅片和第二硅片键合在一起，形成键合硅片，使键合硅片的中间区域为待形成缓冲层，两侧区域中属于第一硅片的区域为衬底，属于第二硅片的区域为待形成漂移区。上述方法通过键合工艺形成缓冲层和漂移区解决了外延工艺导致的自掺杂问题，有利于提高器件的关断速度；键合得到的漂移区比外延生长的漂移区的表面平整度好、缺陷少，有利于后道工序的进行，提高了器件的性能和成品率；并且键合工艺相对于外延工艺的制作成本更低。
Description
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种IGBT的制作方法。
背景技术
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称IGBT）是由双极型三极管（Bipolar Junction Transistor，简称BJT）和绝缘栅型场效应管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和BJT器件的低导通压降两方面的优点。由于IGBT具有驱动功率小而饱和压降低的优点，因此目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。
以N沟道的IGBT为例，如图1～图5所示，常规制作IGBT的方法包括以下步骤：
步骤S11：提供衬底101；
步骤S12：在衬底101的一面上采用外延（epitaxy）工艺形成N型重掺杂（N+）的缓冲层102，再在缓冲层102背离衬底101的一面上采用外延工艺形成N型轻掺杂（N-）的漂移区103；
步骤S13：在漂移区103背离衬底101的一侧内形成正面结构104，该正面结构104包括P型轻掺杂（P-）的基区1041、N+的发射区1042和发射极金属层1043；
步骤S14：从衬底101背离正面结构104的一侧对衬底101进行减薄、抛光，以使缓冲层102暴露出来；
步骤S15：从缓冲层102背离正面结构104的一侧向缓冲层102注入P型杂质，形成P型轻掺杂（P+）的集电区105，然后对集电区105背离正面结构104的一侧进行金属化，形成集电极金属层106。
但是，上述方法所制作的IGBT的整体性能（关断速度、可靠性等）较差，且制作成本较高。
发明内容
本发明提供了一种IGBT的制作方法，以提高IGBT的整体性能，降低制作成本。
为实现上述目的，本发明提供了如下技术方案：
一种IGBT的制作方法，包括：提供第一硅片和第二硅片，所述第二硅片为轻掺杂的硅片；在所述第一硅片和/或所述第二硅片的一侧形成重掺杂的待形成缓冲层，并使所述待形成缓冲层与所述第二硅片的掺杂类型相同；采用键合工艺将所述第一硅片和所述第二硅片键合在一起，形成键合硅片，使所述键合硅片的中间区域为所述待形成缓冲层，两侧区域中属于所述第一硅片的区域为衬底，属于所述第二硅片的区域为待形成漂移区；在所述待形成漂移区背离所述待形成缓冲层的一侧内形成正面结构，并使所述待形成漂移区除所述正面结构外的区域作为漂移区；去除所述衬底，以暴露出所述待形成缓冲层；在所述待形成缓冲层背离所述漂移区的一侧内形成重掺杂的集电区和集电区金属层，使所述集电区与所述第二硅片的掺杂类型相反，并使所述待形成缓冲层除所述集电区和所述集电区金属层外的区域作为缓冲层。
优选的，所述在所述第一硅片和/或所述第二硅片的一侧形成重掺杂的待形成缓冲层具体为：在所述第一硅片的一侧形成重掺杂的待形成缓冲层。
优选的，所述在所述第一硅片的一侧形成重掺杂的待形成缓冲层包括：采用外延的方法在所述第一硅片的一侧生长外延层；采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层。
优选的，所述在所述第一硅片的一侧形成重掺杂的待形成缓冲层包括：采用外延的方法在所述第一硅片的一侧生长轻掺杂的外延层；采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层。
优选的，所述在所述第一硅片和/或所述第二硅片的一侧形成重掺杂的待形成缓冲层具体为：在所述第二硅片的一侧形成重掺杂的待形成缓冲层。
优选的，所述在所述第二硅片的一侧形成重掺杂的待形成缓冲层包括：采用离子注入或热扩散的方法对所述第二硅片的一侧进行掺杂，形成重掺杂的待形成缓冲层。
优选的，所述在所述第二硅片的一侧形成重掺杂的待形成缓冲层包括：采用双面扩散的方法对所述第二硅片的两侧进行掺杂，在所述第二硅片的两侧形成重掺杂层；去除所述第二硅片一侧的重掺杂层，以暴露出第二硅片的轻掺杂区域，并使所述第二硅片另一侧的重掺杂层作为待形成缓冲层。
优选的，所述在所述第一硅片和/或所述第二硅片的一侧形成重掺杂的待形成缓冲层具体为：在所述第一硅片和所述第二硅片的一侧形成重掺杂的待形成缓冲层。
优选的，所述在所述第一硅片和所述二硅片的一侧形成重掺杂的待形成缓冲层包括：采用外延的方法在所述第一硅片的一侧生长外延层；采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层；采用离子注入或热扩散的方法对所述第二硅片的一侧进行掺杂，形成重掺杂的待形成缓冲层。
优选的，所述在所述第一硅片和所述二硅片的一侧形成重掺杂的待形成缓冲层包括：采用外延的方法在所述第一硅片的一侧生长轻掺杂的外延层；采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层；采用离子注入或热扩散的方法对所述第二硅片的一侧进行掺杂，形成重掺杂的待形成缓冲层。
优选的，所述在所述第一硅片和所述二硅片的一侧形成重掺杂的待形成缓冲层包括：采用外延的方法在所述第一硅片的一侧生长外延层；采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层；采用双面扩散的方法对所述第二硅片的两侧进行掺杂，在所述第二硅片的两侧形成重掺杂层；去除所述第二硅片一侧的重掺杂层，以暴露出第二硅片的轻掺杂区域，并使所述第二硅片另一侧的重掺杂层作为待形成缓冲层。
优选的，所述在所述第一硅片和所述二硅片的一侧形成重掺杂的待形成缓冲层包括：采用外延的方法在所述第一硅片的一侧生长轻掺杂的外延层；采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层；采用双面扩散的方法对所述第二硅片的两侧进行掺杂，在所述第二硅片的两侧形成重掺杂层；去除所述第二硅片一侧的重掺杂层，以暴露出第二硅片的轻掺杂区域，并使所述第二硅片另一侧的重掺杂层作为待形成缓冲层。
优选的，所述键合工艺为硅片直接键合工艺、场致键合工艺或低温键合工艺。
优选的，所述正面结构为平面型结构或沟槽型结构。
优选的，所述第二硅片的掺杂类型为N型。
优选的，所述第二硅片的晶面指数为[100]。
与现有技术相比，本发明所提供的技术方案至少具有以下优点：
本发明所提供的IGBT的制作方法，通过选取两片硅片，令其中一片作为衬底，另一片将来作为漂移区，在这两片硅片中的至少一片的一侧形成待形成缓冲层，然后将两片硅片通过键合工艺键合在一起，使硅片上的待形成缓冲层位于键合后的硅片的中间，之后在将来作为漂移区的硅片上形成正面结构，去除作为衬底的硅片，暴露出待形成缓冲层，最后在待形成缓冲层内形成集电区和集电区金属层，其余部分作为缓冲层，完成IGBT的制作。相对于现有技术中采用外延工艺形成缓冲层和漂移区的方法，本发明所提供的方法通过键合工艺形成缓冲层和漂移区解决了外延工艺导致的自掺杂问题，能够得到高陡峭程度的漂移区和缓冲层界面过渡区，同时也能很容易地得到高掺杂浓度且厚度很薄的缓冲层，有利于提高器件的关断速度；键合得到的漂移区比外延生长的漂移区的表面平整度好、缺陷少，有利于后道工序的进行，提高了器件的性能和成品率；并且键合工艺相对于外延工艺的制作成本更低。因此，本发明所提供的IGBT的制作方法能够提高IGBT的整体性能，降低制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1～图5为现有技术中IGBT的制作方法各步骤的示意图；
图6～图11为本发明实施例一所提供的IGBT的制作方法各步骤的示意图；
图12～图14为本发明实施例二所提供的IGBT的制作方法部分步骤的示意图；
图15～图17为本发明实施例三所提供的IGBT的制作方法部分步骤的示意图。
具体实施方式
正如背景技术所述，现有技术的方法所制作的IGBT的整体性能较差，制作成本较高，发明人研究发现，产生上述问题的主要原因是：采用外延工艺形成缓冲层和漂移区。
具体的，（1）自掺杂问题。由于采用外延工艺形成缓冲层和漂移区，衬底需要长时间的处于高温，衬底中的杂质在高温下会通过气相输运到外延层（缓冲层和漂移区）中，造成缓冲层和漂移区界面过渡区的陡峭程度降低，所得到的掺杂分布不利于器件的关断性能；自掺杂问题将导致难以得到高掺杂浓度且厚度很薄的缓冲层，而这种缓冲层可以提高IGBT的整体性能。（2）外延层（缓冲层和漂移区）表面平整度很差，这不利用后续的加工。（3）通常外延层（缓冲层和漂移区）缺陷（滑移线、边缘皇冠等）较多，导致IGBT成品率很低。（4）外延形成缓冲层和漂移区，所需要生长的外延层厚度较厚，而厚外延的成本是非常昂贵的。
基于此，本发明实施例提供了一种IGBT的制作方法，包括：提供第一硅片和第二硅片，所述第二硅片为轻掺杂的硅片；在所述第一硅片和/或所述第二硅片的一侧形成重掺杂的待形成缓冲层，并使所述待形成缓冲层与所述第二硅片的掺杂类型相同；采用键合工艺将所述第一硅片和所述第二硅片键合在一起，形成键合硅片，使所述键合硅片的中间区域为所述待形成缓冲层，两侧区域中属于所述第一硅片的区域为衬底，属于所述第二硅片的区域为待形成漂移区；在所述待形成漂移区背离所述待形成缓冲层的一侧内形成正面结构，并使所述待形成漂移区除所述正面结构外的区域作为漂移区；去除所述衬底，以暴露出所述待形成缓冲层；在所述待形成缓冲层背离所述漂移区的一侧内形成重掺杂的集电区和集电区金属层，使所述集电区与所述第二硅片的掺杂类型相反，并使所述待形成缓冲层除所述集电区和所述集电区金属层外的区域作为缓冲层。
本发明实施例所提供的IGBT的制作方法，避免使用外延工艺形成缓冲层和漂移区，而是选用两片硅片，一片用作衬底，一片用作漂移区，并在两片硅片中的至少一片上形成重掺杂层，利用采用键合工艺两片硅片键合在一起，使重掺杂层位于键合后硅片的中间，重掺杂层最终形成缓冲层，从而避免了外延工艺所导致的自掺杂、外延层表面平整度差、外延层缺陷多、外延生长成本高等问题，使IGBT的整体性能提高，同时降低了IGBT的制作成本。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
本实施例提供了一种IGBT的制作方法，如图6～图11所示，该制作方法包括：
步骤S21：提供第一硅片201和第二硅片202，所述第二硅片202为轻掺杂的硅片；
第一硅片201将作为后续步骤的衬底，其可以是直拉单晶硅片（Czochralski，简称CZ硅片），也可以是区熔单晶片（Float-Zone，简称FZ硅片），也可以是其它类型的硅片，并且，也可以不限定为硅片；第一硅片201的掺杂类型和掺杂浓度可以自由选择；第一硅片201晶面指数优选为[100]。
第二硅片202将作为器件的漂移区，本实施例中第二硅片202的掺杂类型优选为N型，其晶面指数优选为[100]。
步骤S22：在所述第一硅片201的一侧形成重掺杂的待形成缓冲层203，并使所述待形成缓冲层203与所述第二硅片202的掺杂类型相同；
形成待形成缓冲层203的方法优选的可以为：首先，采用外延的方法在所述第一硅片201的一侧生长外延层；然后，采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层203。
形成待形成缓冲层203的方法优选的还可以为：首先，采用外延的方法在所述第一硅片201的一侧生长轻掺杂的外延层；然后，采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层。
待形成缓冲层203的掺杂浓度和厚度可通过理论计算或仿真得到，本实施例中假设待形成缓冲层203的厚度为H1。
本实施例中，待形成缓冲层203的掺杂类型为N型。
步骤S23：采用键合工艺将所述第一硅片201和所述第二硅片202键合在一起，形成键合硅片，使所述键合硅片的中间区域为所述待形成缓冲层203，两侧区域中属于所述第一硅片的区域为衬底201，属于所述第二硅片的区域为待形成漂移区202；
需要说明的是，本实施例中，衬底201与第一硅片相同，待形成漂移区202与第二硅片202相同。
所述键合工艺优选为硅片直接键合（Silicon Direct Bonding，简称SDB）工艺、场致键合工艺或低温键合工艺。
其中，硅片直接键合工艺的原理为：将抛光水平达到超大规模集成电路（Very Large Scale Integration，简称VLSI）要求的两片硅片用氧化性化学液进行表面亲水化处理，依靠硅片表面形成的氢键作用力完成两硅片面对面叠合时的室温预键合。当温度升至200℃以上时，两片硅片靠表面水分子的升华造成的负压实现更大程度的贴紧。当温度升至700℃以上时，两片硅片表面Si-OH键合发生缩聚反应生成SiO2和H2O，硅片界面出现更多的Si-O-Si、Si-O键实现两硅片的Si-O-Si键合。当1000℃左右时，硅片界面SiO2产生形变和输运填充界面空洞，同时发生氧的间隙扩散，引起SiO2溶解效应、界面自由能驱动的SiO2团聚化和Si的类外延生长效应，实现了硅片之间高强度（>100Pa）、薄界面层（0.1nm～2nm）的良好键合。
场致键合工艺无需进行亲水化处理，仅需要在高温下加一个电场，在至少一片硅片表面上具有热生长的SiO2层，即可完成两片硅片的键合。
低温键合工艺的特点在于可以在较低的温度下完成良好的键合。
在实际生产过程中，可以根据实际情况选择适当的键合工艺。
需要说明的是，键合工艺形成的键合硅片的界面强度与硅相当，完全可以承受磨片、抛光、化学和高温处理，且通过大电流界面不受影响。键合工艺过程简单，进行键合的硅片的晶向、电阻率、导电类型、厚度、掺杂浓度等均可自由选择，与半导体工艺完全兼容。
步骤S24：在所述待形成漂移区202背离所述待形成缓冲层203的一侧内形成正面结构204，并使所述待形成漂移区202除所述正面结构204外的区域作为漂移区；
正面结构204可以为平面型结构，也可以为沟槽型结构，以沟槽型结构为例，本实施例中的正面结构204包括：与待形成漂移区202的掺杂类型相反的P-基区2041；位于基区2041内部的N-发射区2042；覆盖在基区2041、发射区2042表面上的发射极金属层2043。
本实施例中，由于漂移区为原待形成漂移区202的一部分形成的，因此漂移区为N型轻掺杂。
步骤S25：去除所述衬底201，以暴露出所述待形成缓冲层203；
本实施优选的可对衬底201进行减薄、抛光，将衬底201磨去，使待形成缓冲层203暴露出来。
经过减薄后待形成缓冲层203的厚度需通过理论计算或仿真得到，本实施中可记经过减薄后待形成缓冲层203的厚度为H2。优选的要求H2≤H1，即经过减薄后待形成缓冲层203的厚度应不大于原待形成缓冲层203的厚度。
步骤S26：在所述待形成缓冲层203背离所述漂移区的一侧内形成重掺杂的集电区205和集电区金属层206，使所述集电区205与所述第二硅片202的掺杂类型相反，并使所述待形成缓冲层203除所述集电区205和所述集电区金属层206外的区域作为缓冲层。
形成集电区205和集电区金属层206过程优选的可以为：向待形成缓冲层203背离所述漂移区的一侧注入P型杂质，形成P+的集电区205，该集电区通常为透明集电极，然后对该集电区205的表面进行金属化，形成集电区金属层206。
需要说明的是，本实施例仅以N型的IGBT为例进行说明，本发明所提供的方法同样适用于P型的IGBT。
本实施例所提供的IGBT制作方法，通过键合工艺形成键和硅片，该键合硅片具有可作为后道工序的基础的衬底和可作为器件缓冲层和漂移区的区域，而现有技术中形成相同结构的硅片需要采用外延工艺，因此，本实施例所提供的制作方法，避免使用外延工艺，从而也就避免了由外延工艺所引起的自掺杂、外延层平整度差、外延层缺陷多等问题，使采用本实施例所提供的方法制作的IGBT的漂移区和缓冲层界面过渡区陡峭程度高，缓冲层的掺杂浓度高且厚度很薄，这有利于器件关断时过剩载流子的复合，加快了IGBT的关断速度，并且，键合形成的硅片表面平整度较好，利于后续加工，漂移区的缺陷较少，提高了器件的性能和成品率。
现有技术中的IGBT在制作时，为提高器件的开关速度，会对器件进行电子辐照，而电子辐照是增加漏电的原因之一，本实施例所提供的制作方法由于采用了键合工艺，IGBT后续不需要或仅需要较小剂量的电子辐照，减少了器件漏电，从而提高了器件的可靠性。
现有技术的方法在制作IGBT（尤其是高压IGBT）时，需要外延生长非常厚的漂移区，这虽然在理论山可以实现，但是实际上外延生长的厚度超过100微米的工艺难度很大，且器件成本十分昂贵，本实施例所提供制作方法由于避免使用外延工艺，因此，在制作IGBT时的工艺简单，制作成本得到极大的降低。
另外，由于本实施例采用键合工艺，使得器件缓冲层的厚度和掺杂浓度可以更自由的设计，从而可以实现更理想的缓冲层掺杂分布，这有利于优化器件的综合性能。
实施例二
本实施例提供了一种IGBT的制作方法，待形成缓冲层形成于第二硅片上，如图12～图14所示，该制作方法包括以下步骤：
步骤S31：提供第一硅片301和第二硅片302，所述第二硅片302为轻掺杂的硅片；
第一硅片301将作为后续步骤的衬底，其可以是CZ硅片，也可以是FZ硅片，也可以是其它类型的硅片，并且，也可以不限定为硅片；第一硅片301的掺杂类型、掺杂浓度和晶面指数均可以自由选择。
第二硅片302将作为器件的漂移区，本实施例中第二硅片302的掺杂类型优选为N型，其晶面指数优选为[100]。
步骤S32：在所述第二硅片302的一侧形成重掺杂的待形成缓冲层303；
形成待形成缓冲层303的方法优选的可以包括：采用离子注入或热扩散的方法对所述第二硅片302的一侧进行掺杂，形成重掺杂的待形成缓冲层。其中，若采用离子注入的方法进行掺杂，则优选的在离子注入后需对第二硅片302进行热退火。
形成待形成缓冲层303的方法优选的还可以包括：采用双面扩散的方法对所述第二硅片302的两侧进行掺杂，在所述第二硅片302的两侧形成重掺杂层；去除所述第二硅片302一侧的重掺杂层，以暴露出第二硅片的轻掺杂区域，并使所述第二硅片302另一侧的重掺杂层作为待形成缓冲层303。其中，去除所述第二硅片302一侧的重掺杂层的操作可以在对第二硅片302进行双面扩散之后，也可以在对第一硅片301和第二硅片302进行键合之后。
步骤S33：采用键合工艺将所述第一硅片301和所述第二硅片302键合在一起，形成键合硅片，使所述键合硅片的中间区域为所述待形成缓冲层303，两侧区域中属于所述第一硅片的区域为衬底，属于所述第二硅片的区域为待形成漂移区。
在上述步骤S33之后，形成正面结构和漂移区、去除衬底、形成集电区、集电区金属层的操作步骤与实施例一中步骤S24～步骤S26相对应的步骤相同，在此不再赘述。
本实施例所提供的IGBT的制作方法，通过在将来作为漂移区的第二硅片上形成重掺杂层，使该重掺杂层将来作为缓冲层，然后利用键合工艺将第一硅片与第二硅片键合在一起，所形成的键合硅片供后续步骤进行，避免使用常规的外延工艺，从而避免了外延工艺给器件带来的一系列不良问题，提高了IGBT的整体性能，降低了IGBT的制作成本。
实施例三
本实施例提供了一种IGBT的制作方法，待形成缓冲层形成于第一硅片和第二硅片上，如图15～图17所示，该制作方法包括以下步骤：
步骤S41：提供第一硅片401和第二硅片402，所述第二硅片402为轻掺杂的硅片；
第一硅片401将作为后续步骤的衬底，其可以是CZ硅片，也可以是FZ硅片，也可以是其它类型的硅片，并且，也可以不限定为硅片；第一硅片401的掺杂类型、掺杂浓度可以自由选择，其晶面指数优选为[100]。
第二硅片402将作为器件的漂移区，本实施例中第二硅片402的掺杂类型优选为N型，其晶面指数优选为[100]。
步骤S42：在所述第一硅片401和所述第二硅片402的一侧形成重掺杂的待形成缓冲层403；
形成待形成缓冲层403的方法优选的可以包括：采用外延的方法在所述第一硅片401的一侧生长外延层；采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层403；采用离子注入或热扩散的方法对所述第二硅片402的一侧进行掺杂，形成重掺杂的待形成缓冲层403。
形成待形成缓冲层403的方法优选的还可以包括：采用外延的方法在所述第一硅片401的一侧生长轻掺杂的外延层；采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层403；采用离子注入或热扩散的方法对所述第二硅片402的一侧进行掺杂，形成重掺杂的待形成缓冲层403。
形成待形成缓冲层403的方法优选的还可以包括：采用外延的方法在所述第一硅片401的一侧生长外延层；采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层403；采用双面扩散的方法对所述第二硅片402的两侧进行掺杂，在所述第二硅片402的两侧形成重掺杂层；去除所述第二硅片402一侧的重掺杂层，以暴露出第二硅片402的轻掺杂区域，并使所述第二硅片402另一侧的重掺杂层作为待形成缓冲层403。
形成待形成缓冲层403的方法优选的还可以包括：采用外延的方法在所述第一硅片401的一侧生长轻掺杂的外延层；采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层403；采用双面扩散的方法对所述第二硅片402的两侧进行掺杂，在所述第二硅片402的两侧形成重掺杂层；去除所述第二硅片402一侧的重掺杂层，以暴露出第二硅片402的轻掺杂区域，并使所述第二硅片402另一侧的重掺杂层作为待形成缓冲层403。
步骤S43：采用键合工艺将所述第一硅片401和所述第二硅片402键合在一起，形成键合硅片，使所述键合硅片的中间区域为所述待形成缓冲层403，两侧区域中属于所述第一硅片的区域为衬底，属于所述第二硅片的区域为待形成漂移区。
在上述步骤S43之后，形成正面结构和漂移区、去除衬底、形成集电区、集电区金属层的操作步骤与实施例一中步骤S24～步骤S26相对应的步骤相同，在此不再赘述。
本实施所提供的制作方法，除能够提高IGBT的整体性能，降低IGBT的制作成本外，更进一步的优点在于：由于器件的缓冲层是第一硅片和第二硅片上的待形成缓冲层键合形成的，第一硅片和第二硅片上的待形成缓冲层的厚度和掺杂浓度均可以不同，因此最终形成的缓冲层的掺杂分布可以更复杂，从而能够进一步的精细优化IGBT的性能。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (16)
1.一种IGBT的制作方法，其特征在于，包括：
提供第一硅片和第二硅片，所述第二硅片为轻掺杂的硅片；
在所述第一硅片和/或所述第二硅片的一侧形成重掺杂的待形成缓冲层，并使所述待形成缓冲层与所述第二硅片的掺杂类型相同；
采用键合工艺将所述第一硅片和所述第二硅片键合在一起，形成键合硅片，使所述键合硅片的中间区域为所述待形成缓冲层，两侧区域中属于所述第一硅片的区域为衬底，属于所述第二硅片的区域为待形成漂移区；
在所述待形成漂移区背离所述待形成缓冲层的一侧内形成正面结构，并使所述待形成漂移区除所述正面结构外的区域作为漂移区；
去除所述衬底，以暴露出所述待形成缓冲层；
在所述待形成缓冲层背离所述漂移区的一侧内形成重掺杂的集电区和集电区金属层，使所述集电区与所述第二硅片的掺杂类型相反，并使所述待形成缓冲层除所述集电区和所述集电区金属层外的区域作为缓冲层。
2.根据权利要求1所述的制作方法，其特征在于，所述在所述第一硅片和/或所述第二硅片的一侧形成重掺杂的待形成缓冲层具体为：在所述第一硅片的一侧形成重掺杂的待形成缓冲层。
3.根据权利要求2所述的制作方法，其特征在于，所述在所述第一硅片的一侧形成重掺杂的待形成缓冲层包括：
采用外延的方法在所述第一硅片的一侧生长外延层；
采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层。
4.根据权利要求2所述的制作方法，其特征在于，所述在所述第一硅片的一侧形成重掺杂的待形成缓冲层包括：
采用外延的方法在所述第一硅片的一侧生长轻掺杂的外延层；
采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层。
5.根据权利要求1所述的制作方法，其特征在于，所述在所述第一硅片和/或所述第二硅片的一侧形成重掺杂的待形成缓冲层具体为：在所述第二硅片的一侧形成重掺杂的待形成缓冲层。
6.根据权利要求5所述的制作方法，其特征在于，所述在所述第二硅片的一侧形成重掺杂的待形成缓冲层包括：采用离子注入或热扩散的方法对所述第二硅片的一侧进行掺杂，形成重掺杂的待形成缓冲层。
7.根据权利要求5所述的制作方法，其特征在于，所述在所述第二硅片的一侧形成重掺杂的待形成缓冲层包括：
采用双面扩散的方法对所述第二硅片的两侧进行掺杂，在所述第二硅片的两侧形成重掺杂层；
去除所述第二硅片一侧的重掺杂层，以暴露出第二硅片的轻掺杂区域，并使所述第二硅片另一侧的重掺杂层作为待形成缓冲层。
8.根据权利要求1所述的制作方法，其特征在于，所述在所述第一硅片和/或所述第二硅片的一侧形成重掺杂的待形成缓冲层具体为：在所述第一硅片和所述第二硅片的一侧形成重掺杂的待形成缓冲层。
9.根据权利要求8所述的制作方法，其特征在于，所述在所述第一硅片和所述二硅片的一侧形成重掺杂的待形成缓冲层包括：
采用外延的方法在所述第一硅片的一侧生长外延层；
采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层；
采用离子注入或热扩散的方法对所述第二硅片的一侧进行掺杂，形成重掺杂的待形成缓冲层。
10.根据权利要求8所述的制作方法，其特征在于，所述在所述第一硅片和所述二硅片的一侧形成重掺杂的待形成缓冲层包括：
采用外延的方法在所述第一硅片的一侧生长轻掺杂的外延层；
采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层；
采用离子注入或热扩散的方法对所述第二硅片的一侧进行掺杂，形成重掺杂的待形成缓冲层。
11.根据权利要求8所述的制作方法，其特征在于，所述在所述第一硅片和所述二硅片的一侧形成重掺杂的待形成缓冲层包括：
采用外延的方法在所述第一硅片的一侧生长外延层；
采用原位掺杂的方法对所述外延层进行掺杂，形成重掺杂的待形成缓冲层；
采用双面扩散的方法对所述第二硅片的两侧进行掺杂，在所述第二硅片的两侧形成重掺杂层；
去除所述第二硅片一侧的重掺杂层，以暴露出第二硅片的轻掺杂区域，并使所述第二硅片另一侧的重掺杂层作为待形成缓冲层。
12.根据权利要求8所述的制作方法，其特征在于，所述在所述第一硅片和所述二硅片的一侧形成重掺杂的待形成缓冲层包括：
采用外延的方法在所述第一硅片的一侧生长轻掺杂的外延层；
采用离子注入或热扩散的方法对所述轻掺杂的外延层进行掺杂，形成重掺杂的待形成缓冲层；
采用双面扩散的方法对所述第二硅片的两侧进行掺杂，在所述第二硅片的两侧形成重掺杂层；
去除所述第二硅片一侧的重掺杂层，以暴露出第二硅片的轻掺杂区域，并使所述第二硅片另一侧的重掺杂层作为待形成缓冲层。
13.根据权利要求1所述的制作方法，其特征在于，所述键合工艺为硅片直接键合工艺、场致键合工艺或低温键合工艺。
14.根据权利要求1所述的制作方法，其特征在于，所述正面结构为平面型结构或沟槽型结构。
15.根据权利要求1所述的制作方法，其特征在于，所述第二硅片的掺杂类型为N型。
16.根据权利要求15所述的制作方法，其特征在于，所述第二硅片的晶面指数为[100]。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310574715.3A CN104637813B (zh) | 2013-11-13 | 2013-11-13 | Igbt的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310574715.3A CN104637813B (zh) | 2013-11-13 | 2013-11-13 | Igbt的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104637813A true CN104637813A (zh) | 2015-05-20 |
| CN104637813B CN104637813B (zh) | 2019-10-01 |
Family
ID=53216410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310574715.3A Active CN104637813B (zh) | 2013-11-13 | 2013-11-13 | Igbt的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104637813B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105140121A (zh) * | 2015-09-14 | 2015-12-09 | 江苏物联网研究发展中心 | 具有载流子存储层的沟槽栅igbt制备方法 |
| CN106876272A (zh) * | 2017-02-21 | 2017-06-20 | 电子科技大学 | 一种fs‑igbt的制造方法 |
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070120215A1 (en) * | 2005-11-30 | 2007-05-31 | Chong-Man Yun | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| CN102315096A (zh) * | 2011-08-19 | 2012-01-11 | 上海新傲科技股份有限公司 | 多层半导体衬底的制备方法 |
| CN102800591A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种fs-igbt器件的制备方法 |
| CN102931081A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 带场阻挡层的半导体器件的制造方法 |
| CN103137474A (zh) * | 2011-12-02 | 2013-06-05 | 上海华虹Nec电子有限公司 | 以贴片方式制造场终止型igbt器件的方法 |
| CN203192800U (zh) * | 2013-03-26 | 2013-09-11 | 杭州士兰集成电路有限公司 | 功率半导体器件 |
-
2013
- 2013-11-13 CN CN201310574715.3A patent/CN104637813B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070120215A1 (en) * | 2005-11-30 | 2007-05-31 | Chong-Man Yun | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| CN102931081A (zh) * | 2011-08-12 | 2013-02-13 | 上海华虹Nec电子有限公司 | 带场阻挡层的半导体器件的制造方法 |
| CN102315096A (zh) * | 2011-08-19 | 2012-01-11 | 上海新傲科技股份有限公司 | 多层半导体衬底的制备方法 |
| CN103137474A (zh) * | 2011-12-02 | 2013-06-05 | 上海华虹Nec电子有限公司 | 以贴片方式制造场终止型igbt器件的方法 |
| CN102800591A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种fs-igbt器件的制备方法 |
| CN203192800U (zh) * | 2013-03-26 | 2013-09-11 | 杭州士兰集成电路有限公司 | 功率半导体器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105140121A (zh) * | 2015-09-14 | 2015-12-09 | 江苏物联网研究发展中心 | 具有载流子存储层的沟槽栅igbt制备方法 |
| CN105140121B (zh) * | 2015-09-14 | 2017-12-12 | 江苏物联网研究发展中心 | 具有载流子存储层的沟槽栅igbt制备方法 |
| CN106876272A (zh) * | 2017-02-21 | 2017-06-20 | 电子科技大学 | 一种fs‑igbt的制造方法 |
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104637813B (zh) | 2019-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN101826552A (zh) | 一种具有场截止构造的非穿通型深沟槽igbt及其制造方法 | |
| CN101599462A (zh) | 基于薄外延的高低压器件生产方法 | |
| US8557678B2 (en) | Method for manufacturing semiconductor substrate of large-power device | |
| US20230155014A1 (en) | Ultra-Thin Super Junction IGBT Device and Manufacturing Method Thereof | |
| CN101752415A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN107425068A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| EP2897159B1 (en) | High-voltage super-junction igbt manufacturing method | |
| CN104637813A (zh) | Igbt的制作方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| JP6654189B2 (ja) | 薄い半導体ウェハを備える半導体デバイスの製造方法 | |
| CN104078354A (zh) | 功率半导体器件及其制造方法 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN104517853A (zh) | 超级结半导体器件制造方法 | |
| CN103811545A (zh) | 一种改善扩散区域形貌的功率器件及其制造方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN103035643B (zh) | 一种基于键合技术的三维集成功率半导体及其制作工艺 | |
| CN106012001A (zh) | 带隙改性Ge材料及其制备方法 | |
| CN105762077A (zh) | 绝缘栅双极晶体管的制造方法 | |
| CN110890278B (zh) | 提升平面igbt良率的方法及制造其的中间产品 | |
| CN104795327B (zh) | 一种制作平面型vdmos的方法及平面型vdmos | |
| CN118280939A (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |