CN104078354A - 功率半导体器件及其制造方法 - Google Patents
功率半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN104078354A CN104078354A CN201310099642.7A CN201310099642A CN104078354A CN 104078354 A CN104078354 A CN 104078354A CN 201310099642 A CN201310099642 A CN 201310099642A CN 104078354 A CN104078354 A CN 104078354A
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- semiconductor substrate
- doping
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 95
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 3
- 239000012634 fragment Substances 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 8
- 238000000227 grinding Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 150000001398 aluminium Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种功率半导体器件及其制造方法，该方法包括：提供N型掺杂的半导体衬底，其晶向为<100>；在半导体衬底的正面生长纵向掺杂均匀的第一外延层，其掺杂类型和掺杂浓度与半导体衬底相同；在第一外延层上生长第二外延层，其掺杂类型与第一外延层相同，掺杂浓度低于第一外延层；在第二外延层上形成IGBT器件的基区、发射区、栅介质层和栅极结构；从背面对半导体衬底进行减薄，至保留的半导体衬底达到预设厚度，保留的半导体衬底和第一外延层共同作为所述IGBT器件的场截止区；从背面对所述场截止区进行离子注入，以在其中形成P型掺杂的集电区。本发明有利于降低IGBT器件的场截止区的制造难度，并能够避免碎片率高等问题。
Description
技术领域
本发明涉及功率半导体器件领域，尤其涉及一种功率半导体器件及其制造方法。
背景技术
绝缘栅双极型晶体管（IGBT，Insulated Gate Bipolar Transistor）产品自上世纪80年代至今已经发展至第六代产品，具体为场截止型IGBT。但是，传统的场截止型IGBT产品中的场截止结构的形成过程受到半导体器件薄片加工工艺以及激光退火工艺的限制，导致该类型的IGBT产品加工难度非常大。
在传统的场截止型IGBT产品制造工艺中，场截止结构的形成工艺主要包括：在选定类型以及掺杂浓度的区熔型（FZ，Float-Zone)衬底上形成IGBT产品的正面结构；之后将衬底从背面研磨至所需的厚度；在此基础上，再通过选择型注入以及激光退火等工艺在衬底背面形成IGBT器件的场截止区。这种场截止型IGBT产品的制造工艺存在制造工序复杂、场截止区形成过程中的碎片率较高等问题。
为克服上述工艺中涉及的问题，现有技术中还公开了多种工艺优化方案。参考图1至图3，现有技术公开了一种优化的工艺方法，利用具有选择性掺杂的衬底形成场截止型IGBT器件的场截止区。在该方法中，如图1所示，首先在具有第一导电类型且在深度方向上具有恒定浓度的衬底112上通过外延工艺形成场截止型IGBT器件的漂移区102，然后如图2所示，在该漂移区102上形成场截止型IGBT器件的正面结构，包括基区106、位于基区106中的发射区107、位于漂移区102上的栅介质层103、位于栅介质层103上的栅极结构104、位于发射区107上方的介质层105、形成于介质层105中的接触孔108、填充在介质层108中的发射电极109；之后如图3所示，利用研磨工艺从衬底112的背面研磨至所需的厚度，将衬底的保留部分作为场截止型IGBT器件的场截止区。上述制造工艺虽然避免了传统的场截止型IGBT产品复杂的场截止区制造过程，但是存在对衬底112的选择性高、场截止区浓度受衬底112影响大等问题。
另外，在IGBT产品不断的发展过程中，出现了一种新的IGBT产品，该型IGBT产品的主要特点就是在IGBT产品的背面P+集电区的上方存在一层掺杂浓度很低甚至为本征掺杂的空穴过渡区，通过控制空穴过渡区的浓度以及厚度来降低IGBT器件在导通时的空穴注入量，从而达到降低IGBT器件在关断过程所产生的能量损耗。该IGBT产品的形成工艺如下：在掺杂浓度很低或是本征掺杂的衬底上方外延生长一层用于控制空穴电荷的N型第一外延层，该第一外延层作为N型缓冲层，以及在N型缓冲层的上方外延生长第二外延层，该第二外延层作为IGBT器件的漂移区，之后在漂移区上形成IGBT器件的正面结构；之后利用研磨工艺从衬底的背面研磨衬底至所需的厚度，将衬底的保留部分作为IGBT器件的空穴过渡区，且衬底的研磨不能触及第一外延层。在以上工艺结束后再通过注入工艺形成IGBT器件的P+集电区。但是，上述方法仍然存在制造工艺复杂等问题。
发明内容
本发明要解决的技术问题是提供一种功率半导体器件及其制造方法，有利于降低IGBT器件的场截止区的制造难度，并能够避免碎片率高等问题。
为解决上述技术问题，本发明提供了一种功率半导体器件的制造方法，包括：
提供N型掺杂的半导体衬底，所述半导体衬底具有相对的正面和背面，所述半导体衬底的晶向为<100>；
在所述半导体衬底的正面生长纵向掺杂均匀的第一外延层，该第一外延层的掺杂类型和掺杂浓度与所述半导体衬底相同；
在所述第一外延层上生长第二外延层，所述第二外延层的掺杂类型与所述第一外延层相同，所述第二外延层的掺杂浓度低于所述第一外延层；
在所述第二外延层上形成IGBT器件的基区、发射区、栅介质层和栅极结构，所述发射区是N型掺杂的，所述基区是P型掺杂的；
从背面对所述半导体衬底进行减薄，至保留的半导体衬底达到预设厚度，该保留的半导体衬底和所述第一外延层共同作为所述IGBT器件的场截止区；
从背面对所述场截止区进行离子注入，以在其中形成P型掺杂的集电区。
根据本发明的一个实施例，所述第一外延层的掺杂浓度为5e14cm-3至1e16cm-3，所述第一外延层的厚度为2μm至50μm。
根据本发明的一个实施例，所述第二外延层的掺杂浓度为5e13cm-3至1e15cm-3，所述第二外延层的厚度为40μm至120μm。
本发明还提供了一种功率半导体器件，包括：
N型掺杂的半导体衬底，所述半导体衬底具有相对的正面和背面，所述半导体衬底的晶向为<100>；
位于所述半导体衬底正面上的纵向掺杂均匀的第一外延层，所述第一外延层的掺杂类型和掺杂浓度与所述半导体衬底相同，所述半导体衬底和第一外延层共同作为IGBT器件的场截止区；
位于所述第一外延层正面上的第二外延层，所述第二外延层的背面与所述第一外延层的正面贴合，所述第二外延层的掺杂类型与所述第一外延层相同，所述第二外延层的掺杂浓度低于所述第一外延层；
IGBT器件的基区、发射区、栅介质层和栅极结构，形成于所述第二外延层的正面，所述发射区是N型掺杂的，所述基区是P型掺杂的；
P型掺杂的集电区，位于所述场截止区的背面。
根据本发明的一个实施例，所述第一外延层的掺杂浓度为5e14cm-3至1e16cm-3，所述第一外延层的厚度为2μm至50μm。
根据本发明的一个实施例，所述第二外延层的掺杂浓度为5e13cm-3至1e15cm-3，所述第二外延层的厚度为40μm至120μm。
与现有技术相比，本发明具有以下优点：
本发明实施例的功率半导体器件制造方法中，在半导体衬底的正面依次生长第一外延层和第二外延层，然后在第二外延层上形成IGBT器件的正面结构，并从背面对半导体衬底进行减薄，将保留的半导体衬底和第一外延层共同作为IGBT器件的场截止区，避免了传统方法中通过研磨、离子注入以及退火等工艺形成场截止区的过程，降低了工艺难度，而且降低了场截止区制备过程中的碎片率。
进一步地，本发明实施例的IGBT器件的场截止区包括半导体衬底的保留部分和第一外延层，因此可以通过调节第一外延层的工艺参数来形成更厚的场截止区，能够有效降低工作状态下的IGBT器件的基区底部的电场强度，有利于改善IGBT器件的性能。
另外，与传统采用离子注入方式形成IGBT器件的场截止区、将衬底的保留部分作为场截止区以及将衬底的保留部分作为空穴过渡区的方案相比，本发明实施例的方案可以采用N型掺杂的<100>晶向的半导体衬底，可以使用常规的直拉单晶硅片，无需使用加工工艺难度较高的区熔硅片，有利于降低原材料的采购成本以及管理成本。
附图说明
图1至图3是现有技术中一种IGBT器件制造方法中各步骤的剖面结构示意图；
图4是本发明实施例的功率半导体器件的制造方法的流程示意图；
图5至图11是本发明实施例中的功率半导体器件的制造方法的各步骤所对应的器件剖面结构示意图；
图12是本发明实施例的功率半导体器件的剖面结构示意图；
图13是采用传统采用离子注入方式形成场截止区的IGBT器件及其电场分布图；
图14是采用本发明实施例的制造方法生产的IGBT器件及其电场分布图；
图15是传统的将半导体衬底的保留部分作为空穴过渡区的IGBT器件的掺杂曲线图；
图16是本发明实施例的IGBT器件的掺杂曲线图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
参考图4，本实施例中，功率半导体器件的制造方法包括如下步骤：
步骤S11，提供N型掺杂的半导体衬底，所述半导体衬底具有相对的正面和背面，所述半导体衬底的晶向为<100>；
步骤S12，在所述半导体衬底的正面生长纵向掺杂均匀的第一外延层，该第一外延层的掺杂类型和掺杂浓度与所述半导体衬底相同；
步骤S13，在所述第一外延层上生长第二外延层，所述第二外延层的掺杂类型与所述第一外延层相同，所述第二外延层的掺杂浓度低于所述第一外延层；
步骤S14，在所述第二外延层上形成IGBT器件的基区、发射区、栅介质层和栅极结构，所述发射区是N型掺杂的，所述基区是P型掺杂的；
步骤S15，从背面对所述半导体衬底进行减薄，至保留的半导体衬底达到预设厚度，该保留的半导体衬底和所述第一外延层共同作为所述IGBT器件的场截止区；
步骤S16，从背面对所述场截止区进行离子注入，以在其中形成P型掺杂的集电区。
下面结合图4和图5至图11对该方法进行详细说明。
参考图4和图5，首先执行步骤S11，提供半导体衬底312，该半导体衬底312可以是任意适当类型的半导体衬底，例如硅衬底、锗硅衬底等。作为一个优选的实施例，该半导体衬底312可以是常规的晶向为<100>的直拉半导体衬底。由于晶向<100>的硅衬底是半导体加工工艺中常规的衬底类型，因而选用该类型的硅衬底可以避免对衬底类型的特殊需求，有利于降低成本。
作为一个非限制性的例子，半导体衬底312的掺杂类型为N型。从便于工艺管理以及降低成本的角度出发，半导体衬底312优选为掺杂浓度介于5E14cm-3至5E15cm-3之间、电阻率介于1ohm·cm至10ohm·cm之间的直拉硅衬底。
之后执行步骤S12，在半导体衬底312的正面上生长纵向掺杂均匀的第一外延层301，第一外延层301的掺杂类型和掺杂浓度与半导体衬底312相同，即在本实例中第一外延层301也是N型掺杂的。进一步而言，第一外延层301的厚度可以为2μm至50μm，第一外延层301的掺杂浓度可以为5e14cm-3至1e16cm-3。本文中，“纵向”指的是垂直于第一外延层301和半导体衬底312相贴合的表面的方向。
之后执行步骤S13，在第一外延层301上生长N型掺杂的第二外延层302，第二外延层302的掺杂浓度低于第一外延层301。基于先前第一外延层301的优选参数范围，第二外延层302的厚度可以为40μm至120μm，第二外延层302的掺杂浓度可以为5e13cm-3至1e15cm-3。其中，第二外延层302可以作为IGBT器件的漂移区。
在步骤S13之后，可以对第二外延层302的正面（或者说是上表面）进行清洗，例如可以采用1:15的HF溶液清洗第二外延层302的正面。清洗后，可以在第二外延层302的正面生长氧化层（图5中未示出），例如，可以在氧气或湿氧气氛下生长氧化层。生成的氧化层的厚度为至
在形成氧化层之后，可以继续在第二外延层302中形成IGBT器件的分压环结构。例如，可以采用光刻、显影、离子注入以及退火等工艺制备分压环结构。
在形成IGBT器件的分压环结构的基础上，可以进一步在第二外延层302中形成有源区（图5中未示出）。例如，可以采用光刻、显影、离子注入以及退火等工艺制备IGBT器件的有源区。
参考图4和图6，之后执行步骤S14，在已经形成的有源区上生长IGBT器件的栅介质层303。例如，栅介质层303的材料可以是氧化硅，其厚度可以为至
之后可以在栅介质层303上形成栅极结构304。更加具体而言，栅极结构304的形成方法可以包括：在栅介质层303上沉积多晶硅层，该多晶硅层的厚度可以为至该多晶硅层的掺杂类型为N型，电阻率为0.5ohm/sqrt至50ohm/sqrt；采用光刻、显影、刻蚀等工艺对多晶硅层进行图形化，从而形成IGBT器件的栅极结构304。
参考图7，在形成栅极结构304之后，可以利用栅极结构304作为自然掩蔽层，通过离子注入、退火等工艺在第二外延层302中形成P型掺杂的基区306。
接下来，在IGBT器件的基区306中，采用光刻、显影、离子注入以及退火等工艺形成N型掺杂的发射区307。
参考图8，在形成的IGBT器件的发射区307上方沉积介质层305，该介质层305例如可以是厚度为至的硼磷硅玻璃（BPSG）。
之后，可以在介质层305中通过光刻、显影以及刻蚀等工艺形成接触孔308。接下来，在接触孔308中填充发射电极309，该发射电极309与发射区307电连接。另外，发射电极309也可以和基区306接触。发射电极309的形成过程可以包括：沉积铝层，该铝层填充接触孔308；之后对形成的铝层进行刻蚀，从而形成发射电极309。
参考图4和图9，之后执行步骤S15，从半导体衬底312的背面对半导体衬底312进行减薄，减薄方法例如可以是研磨。进一步而言，对半导体衬底312进行减薄，将其底部的部分312a移除，直至保留部分312b的厚度为预设厚度，半导体衬底312的保留部分312b和第一外延层301共同作为IGBT器件的场截止区313。参考图4和图10，执行步骤S16，从背面对场截止区313进行离子注入，从而在场截止区313中形成P型掺杂的集电区310。更加具体而言，可以对半导体衬底的保留部分312b的背面进行离子注入以及退火，形成P型掺杂的集电区310。
参考图11，在集电区310的背面形成与该集电区310电连接的集电极311。该集电极311的材料例如可以是铝。
在图5至图11所示的实施例中，IGBT器件的场截止区313包括半导体衬底的保留部分312b和第一外延层301。
另外，本领域技术人员应当理解，第一外延层301以及半导体衬底312所形成的场截止区313的掺杂浓度和厚度是由IGBT器件的设计性能及其应用场合所决定的，例如应用在20KHz以下的IGBT器件，由于在工作过程中导通时器件所产生的损耗比在关断时所产生的功耗要多，占总功耗的主要部分，所以需要对IGBT器件导通时的压降做主要的优化，同时，由于IGBT器件的工作频率相对较低，关断时的dv/dt也相对较小，对于IGBT器件的强度要求也会较低，所以在制造过程中第一外延层301以及半导体衬底312所组成的场截止区313的厚度可以优选为10μm，掺杂浓度为1e15cm-3。
此外，第一外延层301的厚度的确定是由以下因素所决定：首先，IGBT器件工作在高压反偏状态时，场截止区313承受了一部分压降，从而降低IGBT器件在工作时基区306底部的电场强度，与传统的场截止型IGBT相比，本实施例所采用的纵向掺杂均匀且厚度较厚的场截止区313结构能够更加有效的降低IGBT器件的基区306底部的电场，但为保证IGBT器件的场截止区313与集电区310不发生击穿，故通常将IGBT场截止区承受的压降控制在器件整体压降的30%以下。其次，直拉硅片中含有氧杂质，氧杂质一方面增强了硅片的机械强度，另一方面与之相关的氧沉淀可以使直拉硅片具有吸除金属沾污（即内吸杂）的能力，这两方面的作用可提高集成电路的制造成品率。但是，与集成电路制造工艺需求不同，对于本实施例的IGBT器件位于硅片表面的氧沉淀区如果距离场截止区313与IGBT器件的漂移区界面太近，将会引起器件击穿电压以及可靠性降低，故本实施例利用外延工艺，先在硅片表面增加一层掺杂类型和浓度与衬底相同的第一外延层301来达到增加洁净区的目的，从而提高器件的击穿电压特性。综合以上因素，对于一种工作电压在600V以下的IGBT器件，第一外延层301的厚度可优选5um。采用上述实施例的方法来形成IGBT器件，避免了传统工艺中形成IGBT器件的正面结构后再通过研磨、离子注入以及退火工艺形成场截止区的过程，从而降低了工艺难度，减小了场截止区制备过程中的碎片率。
采用图5至图11所示方法而形成的器件结构如图12所示，包括：半导体衬底的保留部分312b；N型掺杂且纵向掺杂均匀的第一外延层301，与半导体衬底的保留部分312b共同作为IGBT器件的场截止区313；位于场截止区313背面的集电区310，该集电区310为P型掺杂的；与集电区310电连接的集电极311；N型掺杂的第二外延层302，第二外延层302的背面第一外延层301的正面贴合，并且第二外延层302的掺杂浓度低于第一外延层301的掺杂浓度；IGBT器件的栅介质层303，位于第二外延层302的正面；IGBT器件的栅极结构304，位于栅介质层303上；IGBT器件的基区306，形成于第二外延层302中，基区306为P型掺杂；IGBT器件的发射区307，形成于基区306中，发射区307为N型掺杂；沉积在发射区307上方的介质层305，该介质层305中具有接触孔308；填充在接触孔308中的发射电极309，该发射电极309与发射区307电连接。
此外，图12所示的功率半导体器件中还可以包括IGBT器件的分压环结构、有源区等，更多详细内容请参见前述实施例中关于其形成方法的描述。
参考图13和图14，其中图13示出了传统采用离子注入工艺形成场截止区的IGBT器件及其电场分布，图14示出了本实施例的IGBT器件及其电场分布。对比图13和图14可知，本实施例的IGBT器件的基区底部的电场强度相对较低，有利于提高IGBT器件的工作强度和性能。
参考图15和图16，其中图15示出了传统的将半导体衬底的保留部分作为空穴过渡区的IGBT器件的掺杂曲线图，沿横轴方向依次为第一外延层、第二外延层、半导体衬底的保留部分与集电区；图16示出了本实施例的IGBT器件的掺杂曲线图，沿横轴方向依次为第一外延层、第二外延层、半导体衬底的保留部分与集电区。从图15和图16可以看出，由于两种方案整体构思存在较大区别，因而掺杂浓度的分布具有显著的差异。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。因此，凡是未脱离本发明技术方案的内容，只是依据本发明的技术实质对以上实施例所做的任何简单的修改、等同的变换，均仍属于本发明技术方案的保护范围内。
Claims (6)
1.一种功率半导体器件的制造方法，其特征在于，包括：
提供N型掺杂的半导体衬底，所述半导体衬底具有相对的正面和背面，所述半导体衬底的晶向为<100>；
在所述半导体衬底的正面生长纵向掺杂均匀的第一外延层，该第一外延层的掺杂类型和掺杂浓度与所述半导体衬底相同；
在所述第一外延层上生长第二外延层，所述第二外延层的掺杂类型与所述第一外延层相同，所述第二外延层的掺杂浓度低于所述第一外延层；
在所述第二外延层上形成IGBT器件的基区、发射区、栅介质层和栅极结构，所述发射区是N型掺杂的，所述基区是P型掺杂的；
从背面对所述半导体衬底进行减薄，至保留的半导体衬底达到预设厚度，该保留的半导体衬底和所述第一外延层共同作为所述IGBT器件的场截止区；
从背面对所述场截止区进行离子注入，以在其中形成P型掺杂的集电区。
2.根据权利要求1所述的功率半导体器件的制造方法，其特征在于，所述第一外延层的掺杂浓度为5e14cm-3至1e16cm-3，所述第一外延层的厚度为2μm至50μm。
3.根据权利要求4所述的功率半导体器件的制造方法，其特征在于，所述第二外延层的掺杂浓度为5e13cm-3至1e15cm-3，所述第二外延层的厚度为40μm至120μm。
4.一种功率半导体器件，其特征在于，包括：
N型掺杂的半导体衬底，所述半导体衬底具有相对的正面和背面，所述半导体衬底的晶向为<100>；
位于所述半导体衬底正面上的纵向掺杂均匀的第一外延层，所述第一外延层的掺杂类型和掺杂浓度与所述半导体衬底相同，所述半导体衬底和第一外延层共同作为IGBT器件的场截止区；
位于所述第一外延层正面上的第二外延层，所述第二外延层的背面与所述第一外延层的正面贴合，所述第二外延层的掺杂类型与所述第一外延层相同，所述第二外延层的掺杂浓度低于所述第一外延层；
IGBT器件的基区、发射区、栅介质层和栅极结构，形成于所述第二外延层的正面，所述发射区是N型掺杂的，所述基区是P型掺杂的；
P型掺杂的集电区，位于所述场截止区的背面。
5.根据权利要求4所述的功率半导体器件，其特征在于，所述第一外延层的掺杂浓度为5e14cm-3至1e16cm-3，所述第一外延层的厚度为2μm至50μm。
6.根据权利要求5所述的功率半导体器件，其特征在于，所述第二外延层的掺杂浓度为5e13cm-3至1e15cm-3，所述第二外延层的厚度为40μm至120μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310099642.7A CN104078354B (zh) | 2013-03-26 | 2013-03-26 | 功率半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310099642.7A CN104078354B (zh) | 2013-03-26 | 2013-03-26 | 功率半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104078354A true CN104078354A (zh) | 2014-10-01 |
| CN104078354B CN104078354B (zh) | 2015-09-16 |
Family
ID=51599542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310099642.7A Active CN104078354B (zh) | 2013-03-26 | 2013-03-26 | 功率半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104078354B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609419A (zh) * | 2016-02-25 | 2016-05-25 | 杭州士兰集成电路有限公司 | 半导体器件及其制造方法 |
| CN107452621A (zh) * | 2016-05-31 | 2017-12-08 | 无锡华润微电子有限公司 | 快恢复二极管及其制造方法 |
| CN110265476A (zh) * | 2019-06-28 | 2019-09-20 | 扬州扬杰电子科技股份有限公司 | 一种igbt芯片及其背面实现方法 |
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623152A (en) * | 1995-02-09 | 1997-04-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| JP2004193212A (ja) * | 2002-12-09 | 2004-07-08 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| US20100314681A1 (en) * | 2009-06-11 | 2010-12-16 | Force Mos Technology Co. Ltd. | Power semiconductor devices integrated with clamp diodes sharing same gate metal pad |
| CN102201437A (zh) * | 2010-03-25 | 2011-09-28 | 力士科技股份有限公司 | 一种沟槽绝缘栅双极型晶体管及其制造方法 |
| CN102347355A (zh) * | 2010-07-30 | 2012-02-08 | 万国半导体股份有限公司 | 最小化场阑igbt的缓冲区及发射极电荷差异的方法 |
| CN102945858A (zh) * | 2012-11-29 | 2013-02-27 | 杭州士兰集成电路有限公司 | 具有场截止缓冲层的igbt器件及制造方法 |
| CN203288595U (zh) * | 2013-03-26 | 2013-11-13 | 杭州士兰集成电路有限公司 | 功率半导体器件 |
-
2013
- 2013-03-26 CN CN201310099642.7A patent/CN104078354B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623152A (en) * | 1995-02-09 | 1997-04-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| JP2004193212A (ja) * | 2002-12-09 | 2004-07-08 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| US20100314681A1 (en) * | 2009-06-11 | 2010-12-16 | Force Mos Technology Co. Ltd. | Power semiconductor devices integrated with clamp diodes sharing same gate metal pad |
| CN102201437A (zh) * | 2010-03-25 | 2011-09-28 | 力士科技股份有限公司 | 一种沟槽绝缘栅双极型晶体管及其制造方法 |
| CN102347355A (zh) * | 2010-07-30 | 2012-02-08 | 万国半导体股份有限公司 | 最小化场阑igbt的缓冲区及发射极电荷差异的方法 |
| CN102945858A (zh) * | 2012-11-29 | 2013-02-27 | 杭州士兰集成电路有限公司 | 具有场截止缓冲层的igbt器件及制造方法 |
| CN203288595U (zh) * | 2013-03-26 | 2013-11-13 | 杭州士兰集成电路有限公司 | 功率半导体器件 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105609419A (zh) * | 2016-02-25 | 2016-05-25 | 杭州士兰集成电路有限公司 | 半导体器件及其制造方法 |
| CN105609419B (zh) * | 2016-02-25 | 2018-03-13 | 杭州士兰集成电路有限公司 | 半导体器件及其制造方法 |
| CN107452621A (zh) * | 2016-05-31 | 2017-12-08 | 无锡华润微电子有限公司 | 快恢复二极管及其制造方法 |
| CN110265476A (zh) * | 2019-06-28 | 2019-09-20 | 扬州扬杰电子科技股份有限公司 | 一种igbt芯片及其背面实现方法 |
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104078354B (zh) | 2015-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6515990B2 (ja) | 半導体装置 | |
| US8258032B2 (en) | Power semiconductor devices and methods for manufacturing the same | |
| CN102420133B (zh) | Igbt器件的制造方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| US9391137B2 (en) | Power semiconductor device and method of fabricating the same | |
| CN103928320B (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN104078354B (zh) | 功率半导体器件及其制造方法 | |
| KR20140036406A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
| EP2897159B1 (en) | High-voltage super-junction igbt manufacturing method | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN203288595U (zh) | 功率半导体器件 | |
| CN203192800U (zh) | 功率半导体器件 | |
| CN103594466B (zh) | 集成续流二极管的功率半导体器件及其形成方法 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN104269357A (zh) | 功率半导体器件及其制造方法 | |
| CN203644779U (zh) | 集成续流二极管的功率半导体器件 | |
| JP7323049B2 (ja) | 半導体装置および半導体装置を備えた電力変換装置 | |
| CN104637813A (zh) | Igbt的制作方法 | |
| CN104425251A (zh) | 一种反向导通场截止型绝缘栅双极型晶体管的制造方法 | |
| US8993372B2 (en) | Method for producing a semiconductor component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |