CN103887331B - 高压igbt器件的vld终端及其制备方法 - Google Patents
高压igbt器件的vld终端及其制备方法 Download PDFInfo
- Publication number
- CN103887331B CN103887331B CN201210563950.6A CN201210563950A CN103887331B CN 103887331 B CN103887331 B CN 103887331B CN 201210563950 A CN201210563950 A CN 201210563950A CN 103887331 B CN103887331 B CN 103887331B
- Authority
- CN
- China
- Prior art keywords
- ring
- cut
- conduction type
- vld
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 230000036961 partial effect Effects 0.000 claims abstract description 27
- 230000007704 transition Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000001413 cellular effect Effects 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 230000005684 electric field Effects 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 34
- 238000005516 engineering process Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 230000015556 catabolic process Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 16
- 230000000873 masking effect Effects 0.000 claims description 15
- 230000002441 reversible effect Effects 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 240000002853 Nelumbo nucifera Species 0.000 claims description 11
- 235000006508 Nelumbo nucifera Nutrition 0.000 claims description 11
- 235000006510 Nelumbo pentapetala Nutrition 0.000 claims description 11
- 238000009826 distribution Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 239000004411 aluminium Substances 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- -1 boron ion Chemical class 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000010992 reflux Methods 0.000 claims description 6
- 230000002035 prolonged effect Effects 0.000 claims description 5
- 230000002829 reductive effect Effects 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000000354 decomposition reaction Methods 0.000 claims description 3
- 230000001627 detrimental effect Effects 0.000 claims description 3
- RCJVRSBWZCNNQT-UHFFFAOYSA-N dichloridooxygen Chemical compound ClOCl RCJVRSBWZCNNQT-UHFFFAOYSA-N 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000004857 zone melting Methods 0.000 claims description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims 1
- 230000007613 environmental effect Effects 0.000 claims 1
- 239000011521 glass Substances 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000000243 solution Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 5
- 230000000670 limiting effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 235000013399 edible fruits Nutrition 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Abstract
本发明揭示了一种高压IGBT器件的VLD终端及其制备方法，所述终端制作于半导体基板之上，半导体基板上分别设置有源区、过渡区和保护区；有源区设有基区与漂移区构成的IGBT元胞的并联结构；过渡区包括漂移区，同时与有源区及保护区相连，位于有源区之外、保护区之内；保护区包括VLD分压保护区及截止环保护区，VLD分压保护区位于保护区内侧，VLD分压保护区环绕过渡区，VLD分压保护区及基区在第一主平面内通过第一电极相连，截止环保护区位于保护区外侧，并独立于VLD分压保护区，截止环保护区环绕包围VLD分压保护区，截止环保护区包括第一导电类型截止环和第二导电类型截止环。本发明高压IGBT器件的VLD终端及其制备方法可节约芯片成本，提高IGBT产品的竞争力。
Description
技术领域
本发明属于微电子技术领域，涉及一种高压IGBT（Insulated Gate BipolarTransistor，绝缘栅双极型晶体管）器件，尤其涉及一种高压IGBT器件的VLD 终端；同时，本发明还涉及上述高压IGBT器件的VLD终端的制备方法。
背景技术
反向偏置条件下PN结内部的电场分布强烈影响高压器件的击穿电压，如果在器件外围不加以结终端进行保护，主结边缘的高电场导致碰撞离化率上升，最终器件发生击穿。目前，已有很多成熟的结终端技术在平面功率器件上得到广泛的应用，包括场限环，场板，氩离子注入及结终端扩展技术。每种方法在各自的应用上表现的都很出色，但还是存在各自的缺陷，比如：场限环的设计和优化比较复杂，场板的应用受限于场板下面介质的介电强度，氩离子注入会导致反向的漏电流增加，而结终端扩展技术，优化过程比较复杂，另外，为了获得接近理想的平面结击穿电压，需要多个注入剂量递减的区域，复杂的工艺会增加结终端扩展技术的制作成本。
为了克服结终端扩展技术的缺点，Stengl等人提出了直接在轻掺杂区表面作随距离变化的掺杂作为降低表面峰值电场的方法，称VLD终端技术，即横向变掺杂技术。VLD用的掩膜窗口根据需要可以设计为条形的或者孔状的，条形的密度及空隙，孔形的密度及孔径决定了注入后的杂质平均密度。再经过后续的热扩散过程，最终杂质的分布是渐变的，理论上可以得到最佳的表面电场，并使终端所占的面积最小。
理想结终端的击穿电压比实际芯片上的终端耐压要高，实际芯片的终端工作时必须考虑外部电荷的影响，因此，不仅仅封装或者钝化层的材料需要能够阻止外部离子（电荷）的侵入，终端结构的设计也需要能够抵御外部离子电荷。表面的可动电荷改变了表面等势线的分布即改变了表面电场分布，峰值电场的移动方向与表面电荷的极性相关。对于Ptype VLD，正的外部电荷条件下VLD耗尽层偏向内部有源区，峰值电场向VLD结构内部移动，峰值电场变化不大，因此P type VLD可以承受外部正电荷的影响。负的外部电荷条件下Ptype VLD耗尽层偏向 VLD外部，峰值电场向VLD外部移动，因此峰值电场降低，由于耐压等于电场强度的积分，因此此时击穿电压下降。Tatjana等人研究发现通过在场限环加场板结构基础上增加环左右的N/P截止层可以很好地抑制外界正负电荷使表面反型产生的影响，本发明通过与有源区相兼容的工艺，将N/P截止层引入到VLD 终端结构中，以改善外部离子电荷的不利影响。
发明内容
本发明所要解决的技术问题是：提供一种高压IGBT器件的VLD终端，可节约芯片成本，提高IGBT产品的竞争力。
此外，本发明还提供一种高压IGBT器件的VLD终端的制备方法，可节约芯片成本，提高IGBT产品的竞争力
为解决上述技术问题，本发明采用如下技术方案：
一种高压IGBT器件的VLD终端，其特征在于，所述终端制作于半导体基板之上，半导体基板上分别设置有源区、过渡区和保护区,有源区设有基区与漂移区构成的IGBT元胞的并联结构，过渡区包括漂移区，保护区包括VLD分压保护区及截止环保护区；
所述过渡区同时与有源区及保护区相连，位于有源区之外、保护区之内；
所述保护区包括位于内侧VLD分压保护区、位于外侧的截止环保护区，
VLD分压保护区环绕过渡区，VLD分压保护区及基区在第一主平面内通过第一电极相连，截止环保护区位于保护区外侧，并独立于VLD分压保护区，截止环保护区环绕包围VLD分压保护区，截止环保护区包括第一导电类型截止环和第二导电类型截止环，第一导电类型截止环位于第二导电类型截止环内部，掺杂浓度均比漂移区浓度高；第二电极与半导体基板的背面相连；
作为本发明的一种优选方案，当第一第二电极之间的反向偏置电压上升到一定程度后，耗尽层从第二导电类型截止环与第一导电类型的漂移区界面逐渐向第二导电类型截止环内扩展；第二导电类型截止环的掺杂浓度与结深满足如下条件：当器件达到击穿电压时，第二导电类型截止环内没有完全耗尽或者穿通。
作为本发明的一种优选方案，第二导电类型截止环位于第一主平面内，其浓度远大于漂移区浓度，制作工艺同元胞区内基区工艺，因此其掺杂浓度及结深分布与第二导电类型的基区一致。
作为本发明的一种优选方案，第一导电类型的截止环位于第二导电类型的截止环内部，其浓度远大于漂移区浓度。
作为本发明的一种优选方案，第一金属场板位于第二导电类型截止环上，并且第一金属场板向内伸出第二导电类型截止环的长度大于向外伸出第二导电类型截止环的长度；第一金属场板通过接触孔与下方的第一导电类型的截止环相连。
作为本发明的一种优选方案，VLD分压保护区与基板之间产生的PN结朝着终端的外围形成类似波浪的形貌。
作为本发明的一种优选方案，第一金属电极位于部分VLD分压保护区、过渡区及有源区之上，并通过接触孔连接VLD分压保护区及有源区内部的IGBT 元胞，连接处电位相等。
作为本发明的一种优选方案，垂直于第一主平面的VLD分压保护区总的掺杂浓度小于垂直于第一主平面的基区的总的掺杂浓度。
作为本发明的一种优选方案，所述第二导电类型截止环位于结终端区域外，并独立于VLD区域，其掺杂浓度远比基板浓度要高；所加反向偏压导致耗尽层扩展至终端区域内外围的第二导电类型截止环附近，同时考虑外部电荷对终端表面造成影响，耗尽层进一步向终端区域内外围扩展，第二导电类型截止环附近的电场强度有所上升，而第二导电类型截止环的掺杂浓度与结深满足当器件达到击穿电压时第二导电类型截止环内没有完全耗尽；由于受外部电荷对表面不利的影响从而导致终端提前击穿的可能性下降。
作为本发明的一种优选方案，当第一电极与第二电极之间的反向偏置电压等于终端区域的雪崩击穿电压时，耗尽层从第二导电类型截止环与第一导电类型的漂移区的结面向第二导电类型截止环内部扩展，同时第二导电类型截止环向内的耗尽层厚度比第二导电类型截止环内未耗尽的电中性区域厚度要厚。
作为本发明的一种优选方案，若第二导电类型截止环的掺杂浓度很高，导致几乎没有耗尽层向第二导电类型截止环内部扩展，此时，如果结终端表面受到外界电荷的影响，耗尽层朝着结终端的外环进行扩展，由于存在高掺杂浓度的第二导电类型截止环，耗尽层朝着结终端的外环的扩展会被阻止，那么最终在第二导电类型截止环的附近会产生较高的电场，雪崩电流的增加导致击穿电压下降；降低第二导电类型截止环的附近的等势线密度，以避免在第二导电类型截止环的附近产生较高的电场；第二导电类型截止环向内的耗尽层厚度比第二导电类型截止环内未耗尽的电中性区域厚度厚，耗尽层能够尽可能地向第二导电类型截止环内部扩展；这样第二导电类型截止环附近的电场才能被充分地被耗尽层承受，避免了峰值电场的出现。
作为本发明的一种优选方案，第一导电类型截止环位于第二导电类型截止环中间，掺杂浓度远高于漂移区掺杂浓度；这个结构所具有的特性是当外部负电荷影响结终端表面时，半导体表面会感应出空穴载流子，存在于半导体表面与起到保护作用的氧化层之间，这样形成了第一电极与第二电极之间的漏电通路，高浓度的第一导电类型截止环的存在，隔断了该漏电通路，第一导电类型的N型截止环能减小外部负电荷对结终端的影响；第二导电类型截止环能减小外部正电荷对结终端的影响。
作为本发明的一种优选方案，在结的形貌上，第二导电类型的截止环要比第一导电类型的截止环更宽更深，随着外加反向偏置的增加，耗尽层从过渡区逐渐向结终端外围扩展，扩展到第二导电类型截止环内部的过程中不应该受到第一导电类型的截止环的截止，否则会产生非常高的电场影响击穿电压。
作为本发明的一种优选方案，第一个金属场板位于第二导电类型的截止环上；由于第一个金属场板的存在，金属场板下面的第一导电类型截止环和第二导电类型截止环的表面电势得到固定，结终端表面外部电荷的影响进一步减小。
作为本发明的一种优选方案，第一个金属场板伸出第二导电类型的截止环内侧的长度大于伸出第二导电类型的截止环外侧的长度，耗尽层在第二导电类型的截止环内侧的扩展比在第二导电类型的截止环外侧的扩展多，第二导电类型截止环内侧的电场比第二导电类型的截止环外侧强，设置金属场板伸出第二导电类型的截止环内侧的长度大于伸出第二导电类型的截止环外侧的长度，第二导电类型的截止环内侧的电场集中得到缓解，避免了峰值电场的出现；第一导电类型的截止环被第二导电类型的截止环完全包围，金属场板完全覆第二导电类型的截止环，因此第一导电类型的截止环完全被金属场板覆盖，避免了耗尽区扩展到第一导电类型的截止环而产生的强电场。
作为本发明的一种优选方案，VLD分压保护区的电场可以通过保护氧化层薄膜形成过程中等势面进行缓解，第一电极的金属覆盖一部分VLD分压保护区，第一电极的金属的末端处在VLD分压保护区末端的内侧。
作为本发明的一种优选方案，所述第一导电类型为N型，第二导电类型为P 型。
一种上述高压IGBT器件的VLD终端的制备方法，所述方法包括如下步骤：
a.原始加工材料是有两个相对主平面和的N型半导体基板，使用区熔单晶作为基板材料；第一主平面和第二主平面之间包括N型漂移区，对应于N型漂移区的上表面为第一主平面，下表面为第二主平面；
b.在第一主平面上热生长用于注入的掩蔽氧化层，通过光刻在掩蔽氧化层上形成VLD掩膜层，接着进行硼离子注入形成P型的VLD分压保护区，然后，去除注入掩蔽氧化层上及VLD掩膜层；VLD分压保护区的杂质浓度分布满足横向变掺杂的基本要求；
c.通过高温掺氯氧化，在第一主平面上面热生长一层绝缘氧化层，随后进行高温长时间的VLD结推进；
d.在绝缘氧化层上面通过光刻及湿法刻蚀的技术，将有源区与过渡区，以及终端保护区的P型截止环保护区上方的绝缘氧化层腐蚀干净，并去除光刻胶。在第一主平面上掺氯高温氧化，生长栅极氧化层；
e.通过LPCVD硅烷分解法在第一主平面上制作多晶硅，然后进行磷掺杂并扩散，形成一定导电能力的多晶硅层，再通过光刻和等离子体刻蚀技术，刻蚀出有源区元胞所需的拓扑结构，终端区结构上不需要多晶场板，该区域上面的多晶硅全部刻蚀掉,通过合理选择等离子体刻蚀条件，保证一定的多晶硅台阶角度，并刻蚀一部分栅极氧化层，剩余栅极氧化层用来当作P阱区注入的掩蔽氧化层；
f.终端保护区的P型截止环保护区上方的绝缘氧化层厚度与有源区多晶硅窗口内的剩余氧化层厚度一致，在对第一主平面上进行硼离子注入形成P阱区域的同时也形成P型截止环保护区，随后进行高温长时间的P阱推进；
g.继续通过自对准工艺进行源极N型杂质的离子注入，根据掩蔽氧化层的厚度不同，注入仍发生在多晶硅窗口之间以及终端保护区的P型截止环保护区；随后进行铝下介质BPSG的淀积与回流，回流的过程同时激活离子注入的N型杂质，形成有源区内的N阱，以及终端区的N型截止环。
h.通过光刻及等离子体刻蚀技术分别在有源区及终端保护区域的P型截止环保护区内刻蚀掉铝下介质BPSG以及BPSG下面的剩余栅极氧化层，随即进行金属铝的溅射工艺，再次通过光刻及湿法腐蚀技术进行金属铝层的刻蚀，剩余金属形成有源区的第一金属电极，以及终端区域的金属场板，金属场板通过接触孔与下方的N型截止环相连，另外金属场板相对于P型截止环的相对位置满足场板向终端内部延伸的长度大于场板向终端外部延伸的长度。
i．进行基板背面减薄和背面金属淀积，形成第二金属电极。
本发明的有益效果在于：本发明提出的高压IGBT器件的VLD终端及其制备方法，采用横向变掺杂和末端N/P截止环加金属场板的组合结构。本发明终端针对IGBT器件的正面结构与工艺，不需讨论IGBT器件的背面结构与工艺。本发明在靠近器件主结的一侧采用横向变掺杂技术，能够实现高的结终端效率外同时较大幅度地减小终端面积，从而节约芯片成本，提高IGBT产品的竞争力。高掺杂的N型截止环与基板掺杂类型相同，N型截止环被与基板掺杂类型相反的P 型截止环所包围，两者结合后能够降低器件表面可能存在的各种电荷导致的沟道漏电流。本发明的终端保护结构还公开了一种VLD终端的制造方法，总的光刻次数不变的前提下，还可以保持与有源区元胞工艺高的兼容性，大幅度地降低了工艺成本。
本发明总体终端的面积很小，同等电流规格条件下，比如1200V20A的平面IGBT，该发明终端的面积比场限环加场板的终端面积节省至少30%，而总体芯片面积节省至少6%，大大降低了IGBT器件的制造成本，提高了产品的竞争力。
本发明采用横向变掺杂和截止环保护区加金属场板的组合结构，可以提供给IGBT器件高效且稳定的反向耐压能力。通过仿真软件计算，典型的击穿电压可以达到理想平行平面结的90%～95%。
本发明终端结构上采用了第二导电类型的P型截止环保护区包围第一导电类型的N型截止环保护区的方法，原理上可有有效抑制终端表面的外部正电荷或者负电荷的不利影响。本发明结构比较简单，方便设计者进行优化设计，另外，工艺上与IGBT器件完全兼容，比较容易配合IGBT等器件一起使用。
附图说明
图1为本发明IGBT器件的终端保护结构的俯视图。
图2为本发明IGBT器件的终端保护结构的剖面图。
图3为在第一主平面上形成VLD分压保护区的示意图。
图4为在第一主平面上生长热氧化层并进行VLD分压保护区推进的示意图。
图5为在第一主平面上确定有源区及截止环保护区位置的示意图。
图6为在第一主平面上形成多晶硅拓扑图形的示意图。
图7为在第一主平面上形成P阱以及终端P截止环保护区的示意图。
图8为在第一主平面上形成N源极区及终端N截止环保护区的示意图。
图9为在第一主平面上形成第一第二金属电极、金属场板的示意图。
图10为本发明IGBT器件击穿时的电场模拟曲线图。
图11为本发明IGBT器件击穿时的I-V模拟曲线图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
实施例一
请参阅图1至图9，本实施例以N型IGBT的正面工艺为例，本发明VLD 终端制作于半导体基板之上，半导体基板上分别设置有源区、终端过渡区及终端保护区，所述VLD终端包括第一电极1、多晶硅栅极2、栅极氧化层3、绝缘氧化层4、绝缘介质层5、P阱6、N源区7、VLD分压保护区8、N截止环9、P 截止环10、第二主平面11、金属场板12、第一主平面13、VLD掩膜层14、漂移区15、掩蔽绝缘氧化层16、第二金属电极17。有源区设有基区与漂移区构成的IGBT元胞的并联结构，过渡区包括漂移区，保护区包括VLD分压保护区及截止环保护区。
本发明IGBT器件的终端保护结构的俯视图如图1所示。本实施例中，可以分为有源区、过渡区和终端保护区域。有源区为IGBT器件的中间元胞区域，提供器件工作电流通路，所述电子电流通过N型源极经过沟道到达漏极，反向截止状态下有源区内部的P型区与N型区域形成耗尽区一起承受电压。终端过渡区域在IGBT正向导通状态下不参与电流通路，在IGBT反向截止状态下可以承担有源区外围单元直到最外端与基板之间的电压。其中，有源区为通用的IGBT 元胞组成的阵列；过渡区可以通过第二导电类型区域实现有源区IGBT元胞的最外端与终端保护区域VLD分压保护区相连，也可以不通过第二导电类型区域而隔开，根据实际器件的结构进行选择，如图1，这里过渡区不通过第二导电类型区域而使有源区、终端保护区域隔开；终端保护区域包括VLD分压保护区，终端保护区域中至少包括一个横向变掺杂的VLD分压保护区8，以及具有用于抑制外部正负电荷的N截止环9和P截止环10，另外，还包括增强末端区域表面稳定性的金属场板12，见图2。
上述结构的N型平面IGBT器件与终端的制造方法主要包括如下几个步骤：
a.原始加工材料是有两个相对主平面11和13的N型半导体基板，这里针对 1200VIGBT可以使用区熔单晶作为基板材料。第一主平面13和第二主平面11 之间包括N型漂移区15，从图3可见，对应于N型漂移区15的上表面为第一主平面13，下表面为第二主平面11。
b.如图3所示，在第一主平面13上热生长用于注入的掩蔽氧化层16，通过光刻在掩蔽氧化层16上形成VLD掩膜层14，接着进行硼离子注入形成P型的 VLD分压保护区8，然后，去除注入掩蔽氧化层16上及VLD掩膜层14。如图所示，VLD分压保护区的杂质浓度分布满足横向变掺杂的基本要求。
c.通过高温掺氯氧化，在第一主平面上13上面热生长一层绝缘氧化层4，随后进行高温长时间的VLD结推进。如图4所示。
d.在绝缘氧化层4上面通过光刻及湿法刻蚀的技术，将有源区与过渡区，以及终端保护区的P型截止环保护区10上方的绝缘氧化层腐蚀干净，并去除光刻胶。在第一主平面13上掺氯高温氧化，生长栅极氧化层3，如图5所示。
e.通过LPCVD硅烷分解法在第一主平面13上制作多晶硅，然后进行磷掺杂并扩散，形成一定导电能力的多晶硅层，再通过光刻和等离子体刻蚀技术，刻蚀出有源区元胞所需的拓扑结构2，终端区结构上不需要多晶场板，因此该区域上面的多晶硅全部刻蚀掉,通过合理选择等离子体刻蚀条件，保证一定的多晶硅台阶角度，并刻蚀一部分栅极氧化层，剩余栅极氧化层用来当作P阱区注入的掩蔽氧化层。如图6所示。
f.如图7所示，终端保护区的P型截止环保护区10上方的绝缘氧化层厚度与有源区多晶硅窗口内的剩余氧化层厚度一致，在对第一主平面13上进行硼离子注入形成P阱区域6的同时也形成P型截止环保护区10，随后进行高温长时间的P阱推进。
g.如图8所示，继续通过自对准工艺进行源极N型杂质的离子注入，根据掩蔽氧化层的厚度不同，注入仍发生在多晶硅2窗口之间以及终端保护区的P型截止环保护区10。随后进行铝下介质BPSG5的淀积与回流，回流的过程同时激活离子注入的N型杂质，形成有源区内的N阱7，以及终端区的N型截止环9。
h.如图9所示，通过光刻及等离子体刻蚀技术分别在有源区及终端保护终端保护区域的P型截止环保护区内刻蚀掉铝下介质BPSG5以及BPSG下面的剩余栅极氧化层3，随即进行金属铝的溅射工艺，再次通过光刻及湿法腐蚀技术进行金属铝层的刻蚀，剩余金属形成有源区的第一金属电极1，以及终端区域的金属场板12，金属场板12通过接触孔与下方的N型截止环相连，另外金属场板12 相对于P型截止环10的相对位置满足场板向终端内部延伸的长度大于场板向终端外部延伸的长度。
i．进行基板背面减薄和背面金属淀积，形成第二金属电极17。
j．如图10~11 所示，通过模拟软件计算该发明的击穿电压，结果显示在较高的反向偏置电压下，终端区域有比较平坦的碰撞离化率及电场分布，图10为本发明IGBT器件击穿时的电场分布模拟曲线，图11为本发明IGBT器件击穿时的I-V模拟曲线。因此，从计算结果来看，本发明满足1200V IGBT终端的基本需求。
所述IGBT终端的耐压机理为：
当第一电极1、第二电极17之间的反向偏置电压上升时，耗尽层从VLD分压保护区8与第一导电类型的漂移区15界面逐渐向第二导电类型截止环10内扩展，整个VLD分压保护区8承受了90%以上的反向电压，VLD分压保护区8的电场可以通过保护氧化层薄膜形成过程中产生的等势面进行缓解。
当第一电极1与第二电极17之间的反向偏置电压接近终端区域的雪崩击穿电压时，耗尽层从第二导电类型截止环10与第一导电类型的漂移区15的结面向第二导电类型截止环10内部扩展，同时第二导电类型截止环10向内的耗尽层厚度比零偏置时第二导电类型截止环10内未耗尽的电中性区域厚度要薄。
同时考虑外部电荷对终端表面造成影响，耗尽层进一步向终端区域内外围扩展，第二导电类型截止环10附近的电场强度有所上升，而第二导电类型截止环 10的掺杂浓度与结深满足当器件达到击穿电压时第二导电类型截止环10内没有完全耗尽，因此由于受外部电荷对表面不利的影响从而导致终端提前击穿的可能性下降。若第二导电类型截止环10的掺杂浓度高于设定值，导致几乎没有耗尽层向第二导电类型截止环10内部扩展，此时，如果结终端表面受到外界电荷的影响，由于存在高掺杂浓度的第二导电类型截止环10，耗尽层朝着结终端的外环的扩展会被阻止，那么最终在第二导电类型截止环10的附近会产生高强度电场(如高于EC=2.5×105Vcm-1)，雪崩电流的增加导致击穿电压下降。第二导电类型截止环10向内的耗尽层厚度比第二导电类型截止环10内未耗尽的电中性区域厚度厚，耗尽层能够尽可能地向第二导电类型截止环10内部扩展；这样第二导电类型截止环10附近的电场才能被充分地被耗尽层承受，以避免峰值电场的出现。第一导电类型截止环9位于第二导电类型截止环10中间，掺杂浓度远高于漂移区15掺杂浓度。当外部负电荷影响结终端表面时，半导体表面会感应出空穴载流子，存在于半导体表面与起到保护作用的氧化层之间，这样形成了第一电极1与第二电极17之间的漏电通路，高浓度的第一导电类型截止环9的存在，隔断了该漏电通路，第一导电类型的N型截止环9能减小外部负电荷对结终端的影响；第二导电类型截止环10减小外部正电荷对结终端的影响。
同时，第二导电类型的截止环10比第一导电类型的截止环9更宽更深，随着外加反向偏置的增加，耗尽层从过渡区逐渐向结终端外围扩展，扩展到第二导电类型截止环10内部的过程中不应该受到第一导电类型的截止环9的截止，否则会产生高电场(EC=2.5×105Vcm-1)影响击穿电压。
第一个金属场板12位于第二导电类型的截止环10上；由于第一个金属场板 12的存在，金属场板下面的第一导电类型截止环9和第二导电类型截止环10的表面电势得到固定，结终端表面外部电荷的影响进一步减小。第一个金属场板 12伸出第二导电类型的截止环10内侧的长度大于伸出第二导电类型的截止环10 外侧的长度，耗尽层在第二导电类型的截止环10内侧的扩展比在第二导电类型的截止环10外侧的扩展多，第二导电类型截止环10内侧的电场比第二导电类型的截止环10外侧强，设置金属场板12伸出第二导电类型的截止环10内侧的长度大于伸出第二导电类型的截止环10外侧的长度，第二导电类型的截止环10 内侧的电场集中得到缓解，避免了峰值电场的出现。第一导电类型的截止环9 被第二导电类型的截止环10完全包围，金属场板完全覆第二导电类型的截止环 10，因此第一导电类型的截止环9完全被金属场板覆盖，以避免耗尽区扩展到第一导电类型的截止环9而产生的强电场。
最终电场分布趋于均匀，提高了终端可靠性以及耐压能力。
综上所述，本发明提出的高压IGBT器件的VLD终端及其制备方法，采用横向变掺杂和末端N/P截止环加金属场板的组合结构。本发明终端针对IGBT器件的正面结构与工艺，不需讨论IGBT器件的背面结构与工艺。本发明在靠近器件主结的一侧采用横向变掺杂技术，能够实现高的结终端效率外同时较大幅度地减小终端面积，从而节约芯片成本，提高IGBT产品的竞争力。高掺杂的N型截止环与基板掺杂类型相同，N型截止环被与基板掺杂类型相反的P型截止环所包围，两者结合后能够降低器件表面可能存在的各种电荷导致的沟道漏电流。本发明的终端保护结构还公开了一种VLD终端的制造方法，总的光刻次数不变的前提下，还可以保持与有源区元胞工艺高的兼容性，大幅度地降低了工艺成本。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。
Claims (15)
1.一种高压IGBT器件的VLD终端，其特征在于，所述终端制作于半导体基板之上，半导体基板上分别设置有源区、过渡区和保护区；有源区设有基区与漂移区构成的IGBT元胞的并联结构，过渡区包括漂移区，保护区包括VLD分压保护区及截止环保护区；
所述过渡区同时与有源区及保护区相连，位于有源区之外、保护区之内；
所述保护区包括位于内侧的VLD分压保护区、位于外侧的截止环保护区，VLD分压保护区环绕过渡区，VLD分压保护区及基区在第一主平面内通过第一电极相连，截止环保护区位于保护区外侧，并独立于VLD分压保护区，截止环保护区环绕包围VLD分压保护区，截止环保护区包括第一导电类型截止环和第二导电类型截止环，第一导电类型截止环位于第二导电类型截止环内部，掺杂浓度均比漂移区浓度高；第二电极与半导体基板的背面相连；
所述第一导电类型的截止环位于第二导电类型的截止环内部，其浓度远大于漂移区浓度；
当第一电极、第二电极之间的反向偏置电压上升时，耗尽层从VLD分压保护区与第一导电类型的漂移区界面逐渐向第二导电类型截止环内扩展，整个VLD分压保护区承受了90％以上的反向电压；
第二导电类型截止环的掺杂浓度与结深满足如下条件：当器件达到击穿电压时，第二导电类型截止环内没有完全耗尽或者穿通。
2.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
所述第二导电类型截止环位于第一主平面内，其浓度远大于漂移区浓度，制作工艺同元胞区内基区工艺，其掺杂浓度及结深分布与第二导电类型的基区一致。
3.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
在第二导电类型截止环上设有第一金属场板，并且第一金属场板向内伸出第二导电类型截止环的长度大于向外伸出第二导电类型截止环的长度；第一金属场板通过接触孔与下方的第一导电类型的截止环相连。
4.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
所述VLD分压保护区与基板之间产生的PN结朝着终端的外围形成波浪的形貌。
5.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
所述第一电极位于部分VLD分压保护区、过渡区及有源区之上，并通过接触孔连接VLD分压保护区及有源区；VLD分压保护区及有源区连接处电位相等。
6.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
所述第二导电类型截止环位于结终端区域外侧，并独立于VLD分压保护区，其掺杂浓度远比漂移区浓度要高；
所加反向偏压导致耗尽层扩展至终端区域内外围的第二导电类型截止环附近，同时考虑外部电荷对终端表面造成影响，耗尽层进一步向终端区域内外围扩展，第二导电类型截止环附近的电场强度有所上升，而第二导电类型截止环的掺杂浓度与结深满足当器件达到击穿电压时第二导电类型截止环内没有完全耗尽；由于受外部电荷对表面不利的影响从而导致终端提前击穿的可能性下降。
7.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
当第一电极与第二电极之间的反向偏置电压接近终端区域的雪崩击穿电压时，耗尽层从第二导电类型截止环与第一导电类型的漂移区的结面向第二导电类型截止环内部扩展，同时第二导电类型截止环向内的耗尽层厚度比零偏置时第二导电类型截止环内未耗尽的电中性区域厚度要薄。
8.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
若第二导电类型截止环的掺杂浓度高于设定值，导致几乎没有耗尽层向第二导电类型截止环内部扩展，此时，如果结终端表面受到外界电荷的影响，耗尽层朝着结终端的外环进行扩展，由于存在高掺杂浓度的第二导电类型截止环，耗尽层朝着结终端的外环的扩展会被阻止，那么最终在第二导电类型截止环的附近会产生高强度电场，雪崩电流的增加导致击穿电压下降；
降低第二导电类型截止环的附近的等势线密度，以避免在第二导电类型截止环的附近产生高强度电场；第二导电类型截止环向内的耗尽层厚度比第二导电类型截止环内未耗尽的电中性区域厚度厚，耗尽层能够尽可能地向第二导电类型截止环内部扩展；这样第二导电类型截止环附近的电场才能被充分地被耗尽层承受，以避免峰值电场的出现。
9.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
第一导电类型截止环位于第二导电类型截止环中间，掺杂浓度远高于漂移区掺杂浓度；
当外部负电荷影响结终端表面时，半导体表面会感应出空穴载流子，存在于半导体表面与起到保护作用的氧化层之间，这样形成了第一电极与第二电极之间的漏电通路，高浓度的第一导电类型截止环的存在，隔断了该漏电通路，第一导电类型的N型截止环能减小外部负电荷对结终端的影响；第二导电类型截止环减小外部正电荷对结终端的影响。
10.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
第二导电类型的截止环比第一导电类型的截止环更宽更深，随着外加反向偏置的增加，耗尽层从过渡区逐渐向结终端外围扩展，扩展到第二导电类型截止环内部的过程中不应该受到第一导电类型的截止环的截止，否则会产生非常高的电场影响击穿电压。
11.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
第一个金属场板位于第二导电类型的截止环上；由于第一个金属场板的存在，金属场板下面的第一导电类型截止环和第二导电类型截止环的表面电势得到固定，结终端表面外部电荷的影响进一步减小。
12.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
第一个金属场板伸出第二导电类型的截止环内侧的长度大于伸出第二导电类型的截止环外侧的长度，耗尽层在第二导电类型的截止环内侧的扩展比在第二导电类型的截止环外侧的扩展多，第二导电类型截止环内侧的电场比第二导电类型的截止环外侧强，设置金属场板伸出第二导电类型的截止环内侧的长度大于伸出第二导电类型的截止环外侧的长度，第二导电类型的截止环内侧的电场集中得到缓解，避免了峰值电场的出现；
第一导电类型的截止环被第二导电类型的截止环完全包围，金属场板完全覆第二导电类型的截止环，因此第一导电类型的截止环完全被金属场板覆盖，以避免耗尽区扩展到第一导电类型的截止环而产生的强电场。
13.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
VLD分压保护区的电场可以通过保护氧化层薄膜形成过程中产生的等势面进行缓解，第一电极的金属覆盖一部分VLD分压保护区，第一电极的金属的末端处在VLD分压保护区末端的内侧。
14.根据权利要求1所述的高压IGBT器件的VLD终端，其特征在于：
所述第一导电类型为N型，第二导电类型为P型。
15.一种权利要求1所述高压IGBT器件的VLD终端的制备方法，其特征在于，所述方法包括如下步骤：
a.原始加工材料是有两个相对主平面和的N型半导体基板，使用区熔单晶作为基板材料；第一主平面和第二主平面之间包括N型漂移区，对应于N型漂移区的上表面为第一主平面，下表面为第二主平面；
b.在第一主平面上热生长用于注入的掩蔽氧化层，通过光刻在掩蔽氧化层上形成VLD掩膜层，接着进行硼离子注入形成P型的VLD分压保护区，然后，去除注入掩蔽氧化层上及VLD掩膜层；VLD分压保护区的杂质浓度分布满足横向变掺杂的基本要求；
c.通过高温掺氯氧化，在第一主平面上面热生长一层绝缘氧化层，随后进行高温长时间的VLD结推进；
d.在绝缘氧化层上面通过光刻及湿法刻蚀的技术，将有源区与过渡区，以及终端保护区的P型截止环保护区上方的绝缘氧化层腐蚀干净，并去除光刻胶；在第一主平面上掺氯高温氧化，生长栅极氧化层；
e.通过LPCVD硅烷分解法在第一主平面上制作多晶硅，然后进行磷掺杂并扩散，形成一定导电能力的多晶硅层，再通过光刻和等离子体刻蚀技术，刻蚀出有源区IGBT元胞所需的拓扑结构，终端区结构上不需要多晶场板，该区域上面的多晶硅全部刻蚀掉,通过合理选择等离子体刻蚀条件，保证一定的多晶硅台阶角度，并刻蚀一部分栅极氧化层，剩余栅极氧化层用来当作P阱区注入的掩蔽氧化层；
f.终端保护区的P型截止环保护区上方的绝缘氧化层厚度与有源区多晶硅窗口内的剩余氧化层厚度一致，在对第一主平面上进行硼离子注入形成P阱区域的同时也形成P型截止环保护区，随后进行高温长时间的P阱推进；
g.继续通过自对准工艺进行源极N型杂质的离子注入，根据掩蔽氧化层的厚度不同，注入仍发生在多晶硅窗口之间以及终端保护区的P型截止环保护区；随后进行铝下介质BPSG的淀积与回流，回流的过程同时激活离子注入的N型杂质，形成有源区内的N阱，以及终端区的N型截止环；
h.通过光刻及等离子体刻蚀技术分别在有源区及终端保护区域的P型截止环保护区内刻蚀掉铝下介质硼磷硅玻璃BPSG以及BPSG下面的剩余栅极氧化层，随即进行金属铝的溅射工艺，再次通过光刻及湿法腐蚀技术进行金属铝层的刻蚀，剩余金属形成有源区的第一金属电极，以及终端区域的金属场板，金属场板通过接触孔与下方的N型截止环相连，另外金属场板相对于P型截止环的相对位置满足场板向终端内部延伸的长度大于场板向终端外部延伸的长度；
i.进行基板背面减薄和背面金属淀积，形成第二金属电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210563950.6A CN103887331B (zh) | 2012-12-21 | 2012-12-21 | 高压igbt器件的vld终端及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210563950.6A CN103887331B (zh) | 2012-12-21 | 2012-12-21 | 高压igbt器件的vld终端及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103887331A CN103887331A (zh) | 2014-06-25 |
| CN103887331B true CN103887331B (zh) | 2019-04-16 |
Family
ID=50956152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210563950.6A Active CN103887331B (zh) | 2012-12-21 | 2012-12-21 | 高压igbt器件的vld终端及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887331B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304696B (zh) * | 2015-10-29 | 2019-01-01 | 深圳深爱半导体股份有限公司 | 半导体器件的横向变掺杂结终端结构及其制造方法 |
| CN107611165A (zh) * | 2016-07-12 | 2018-01-19 | 北大方正集团有限公司 | 分压环的制备方法、分压环和功率晶体管 |
| CN108231757B (zh) * | 2016-12-14 | 2020-10-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN107579057A (zh) * | 2017-09-14 | 2018-01-12 | 全球能源互联网研究院 | 能进行终端横向耐压测试的igbt版图 |
| CN108054195A (zh) * | 2017-12-08 | 2018-05-18 | 深圳市晶特智造科技有限公司 | 半导体功率器件及其制作方法 |
| CN110190029B (zh) * | 2019-04-28 | 2021-07-09 | 爱特微(张家港)半导体技术有限公司 | 一种功率半导体器件的制备方法 |
| CN112234056B (zh) * | 2020-09-03 | 2024-04-09 | 深圳市汇德科技有限公司 | 一种半导体器件 |
| CN112635548A (zh) * | 2020-12-29 | 2021-04-09 | 江苏捷捷微电子股份有限公司 | 一种沟槽mosfet器件的终端结构及制造方法 |
| CN113571415B (zh) * | 2021-09-22 | 2022-01-11 | 上海积塔半导体有限公司 | Igbt器件及其制作方法 |
| CN113851380B (zh) * | 2021-09-24 | 2023-06-13 | 上海积塔半导体有限公司 | Igbt器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034856A (zh) * | 2009-09-29 | 2011-04-27 | 富士电机控股株式会社 | 半导体器件 |
| CN201829504U (zh) * | 2010-10-15 | 2011-05-11 | 无锡新洁能功率半导体有限公司 | 具有改进型终端的igbt |
| CN202534649U (zh) * | 2012-01-04 | 2012-11-14 | 无锡新洁能功率半导体有限公司 | 提高截止效果的沟槽型功率mos器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8013340B2 (en) * | 2008-09-30 | 2011-09-06 | Infineon Technologies Ag | Semiconductor device with semiconductor body and method for the production of a semiconductor device |
| JP5515922B2 (ja) * | 2010-03-24 | 2014-06-11 | 富士電機株式会社 | 半導体装置 |
-
2012
- 2012-12-21 CN CN201210563950.6A patent/CN103887331B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034856A (zh) * | 2009-09-29 | 2011-04-27 | 富士电机控股株式会社 | 半导体器件 |
| CN201829504U (zh) * | 2010-10-15 | 2011-05-11 | 无锡新洁能功率半导体有限公司 | 具有改进型终端的igbt |
| CN202534649U (zh) * | 2012-01-04 | 2012-11-14 | 无锡新洁能功率半导体有限公司 | 提高截止效果的沟槽型功率mos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103887331A (zh) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN103441148B (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| US9419080B2 (en) | Semiconductor device with recombination region | |
| US8304305B2 (en) | Semiconductor component | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN202930388U (zh) | 电荷补偿半导体器件 | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN116153991B (zh) | 一种双沟槽栅rc-igbt及其制备方法 | |
| CN219513110U (zh) | 一种igbt器件 | |
| CN106783984A (zh) | 一种双面终端结构、逆导型半导体器件及其制备方法 | |
| CN209029379U (zh) | 一种新型宽禁带功率半导体器件 | |
| CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN213459736U (zh) | 一种SiC IGBT器件 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN111244177A (zh) | 一种沟槽型mos器件的结构、制作工艺以及电子装置 | |
| CN115117151B (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
| CN104347403A (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
| CN107170797A (zh) | 基于漏场板的电流孔径异质结晶体管及其制作方法 | |
| CN109390336B (zh) | 一种新型宽禁带功率半导体器件及其制作方法 | |
| CN104051524A (zh) | 半导体器件 | |
| CN102881595B (zh) | 一种超结高压功率器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20151231 Address after: 201815 Shanghai City, Jiading District Xing Xian Lu building 3157, No. 1368 3 Applicant after: Shanghai Xirui Technology Co., Ltd. Address before: Hongkong Chinese Gloucester Road No. 128 Xiang Feng building 15 building A-B room Applicant before: MEMS TECHNOLOGY (HONG KONG)LIMITED |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190725 Address after: Room A-522, 188 Yesheng Road, China (Shanghai) Free Trade Pilot Area, 200120 Patentee after: Shanghai Yingaoxin Internet of Things Partnership (Limited Partnership) Address before: 201815 Shanghai City, Jiading District Xing Xian Lu building 3157, No. 1368 3 Patentee before: Shanghai Xirui Technology Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210702 Address after: Room 307, 3rd floor, 1328 Dingxi Road, Pudong New Area, Shanghai 200050 Patentee after: Shanghai Silicon Technology Co.,Ltd. Address before: Room a-522, 188 Yesheng Road, China (Shanghai) pilot Free Trade Zone, 200120 Patentee before: Shanghai Yingaoxin Internet of Things Partnership (L.P.) |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Room 307, 3rd floor, 1328 Dingxi Road, Changning District, Shanghai 200050 Patentee after: Shanghai Sirui Technology Co.,Ltd. Address before: Room 307, 3rd floor, 1328 Dingxi Road, Pudong New Area, Shanghai 200050 Patentee before: Shanghai Silicon Technology Co.,Ltd. |
|
| CP03 | Change of name, title or address |