CN102034856A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102034856A
CN102034856A CN201010507863XA CN201010507863A CN102034856A CN 102034856 A CN102034856 A CN 102034856A CN 201010507863X A CN201010507863X A CN 201010507863XA CN 201010507863 A CN201010507863 A CN 201010507863A CN 102034856 A CN102034856 A CN 102034856A
Authority
CN
China
Prior art keywords
semiconductor region
region
semiconductor
reverse
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010507863XA
Other languages
English (en)
Other versions
CN102034856B (zh
Inventor
吉川功
窪内源宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102034856A publication Critical patent/CN102034856A/zh
Application granted granted Critical
Publication of CN102034856B publication Critical patent/CN102034856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件。根据本发明的一种反向阻断IGBT包括：耐反向击穿区240；在耐反向击穿区240中形成的p型场限制环(外FLR)41；连接至外FLR 41的场电极(外FP)42；外FP 42包括与最接近有源区的外FLR 41接触的第一外FP 43和与其他外FLR 41接触的第二外FP 44；第一外FP 43具有向有源区突出的有源区侧边缘部分；以及第二外FP 44具有向边缘区域突出的边缘区域侧边缘部分。根据本发明的该反向阻断IGBT便于提高其耐电压并减小其面积。

Description

半导体器件
技术领域
本发明涉及一种半导体器件。
背景技术
在使用半导体器件的电功率变换器领域，本领域技术人员已知将矩阵式转换器作为执行交流到交流转换(下文称为“AC/AC转换”)、交流到直流转换(下文称为“AC/DC转换”)以及直流到交流转换(下文称为“DC/AC转换”)的直接转换器电路。
该矩阵式转换器包括交流开关。因为对交流开关施加交流电压，所以需要这些交流开关在正向和反向呈现耐电压。换言之，这些交流开关需要呈现正向耐电压和反向耐电压。从减小矩阵式转换器的大小、重量和成本以及提高其转换效率和响应速度的角度出发，双向开关装置已经吸引了很多注意力。作为一种双向开关装置，本领域技术人员已知一种包括相互并联的两个反向阻断绝缘栅双极晶体管(下文称为“反向阻断IGBT”)的开关。
图10是常规反向阻断IGBT的横截面图。在以下描述和附图中，在前置有“n型”或“p型”的层和区域中，电子或空穴是多数载流子。
现参照图10，隔离部210在该反向阻断IGBT中的n型半导体衬底的边缘区域中形成，以将由于将该半导体衬底切割成芯片时在半导体衬底的侧面引起的晶体缺陷与有源区100隔离开。在有源区100中，形成了包括n型漂移区1、p型沟道区2、n型发射极区3以及p型集电极区10的垂直IGBT。在隔离部210中，隔离区211被形成为从衬底正面穿过该半导体衬底至衬底背面，以使该隔离区211覆盖该衬底侧平面。隔离区211连接至形成于有源区100背面上的集电极区10。
通过如上所述地沉积隔离区211，当施加反向电压时，耗尽层从衬底背面上的集电极区10沿隔离区211扩展。因此，防止了耗尽层到达衬底侧平面，且防止在如图10所示的反向阻断IGBT中引起漏电流。因此，有可能提供具有反向耐电压的反向阻断IGBT。在隔离区211与有源区100之间，形成了耐击穿结边缘终止区(以下简称为“耐击穿区”)200。耐击穿区200使构成该半导体器件的pn结上的电场驰豫，并实现期望的耐电压。
图11是详细示出该半导体器件中的有源区100的横截面图。
在有源区100中，在构成n型半导体衬底的漂移区1的正面侧上的表面部分中选择性地形成了p型沟道区2。在该沟道区2表面部分中，选择性地形成了n型发射极区3和p型体区4。在漂移区1上，利用夹在漂移区1与栅电极7之间的栅绝缘膜6形成了栅电极7。在栅电极7上，形成了层间绝缘膜8。形成发射极电极9以使发射极电极9与发射极区3和体区4接触。发射极电极9通过层间绝缘膜8与栅电极7绝缘。在漂移区1的背面侧上，形成了p型集电极区10和集电极电极11。
图12是详细示出该半导体器件中的耐击穿结边缘终端区200的横截面图。
在耐击穿结边缘终端区(下文简称为“耐击穿区”)200中，在漂移区1正面侧上的表面部分中形成了作为浮置p型区的多个场限制环(以下称为“FLR”)201。下方未形成FLR 201的漂移区1正面被层间绝缘膜8覆盖。在层间绝缘膜8上，形成了场电极(下文称为“FP”)202，该场电极是浮置导电膜。FP 202与FLR 201接触并电连接。在衬底边缘区域中，具有与隔离区211电位相同的电位的场电极212(以下称为“等电位FP 212”)在层间绝缘膜8上形成。等电位FP 211与隔离区212接触并电连接。
耐击穿区200包括在施加正向电压时主要提高正向耐电压的区域(下文称为“耐正向击穿区”)以及在施加反向电压时主要提高反向耐电压的区域(下文称为“耐反向击穿区”)。虽然未在图12中示出，但耐正向击穿区在耐击穿区200中的有源区100侧形成。耐反向击穿区在耐击穿区200中的边缘区域侧形成。除耐正向击穿区和耐反向击穿区以外，形成了上述的多个FLR 201和上述的多个FP 202。
图13是详细示出该半导体器件中的耐正向击穿区的横截面图。
在耐击穿区200中，p型沟道截断区231在耐正向击穿区220与耐反向击穿区240之间形成。场电极232(下文称为中间FP 232)电连接至沟道截断区231。耐正向击穿区220在有源区100与中间FP 232之间形成。在耐正向击穿区220中，形成了电连接至场限制环221(下文称为“内FLR221”)的场电极222(下文称为“内FP 222”)，以使内FP 222向耐击穿区200的边缘区域突出。
图14是详细示出该半导体器件中的耐反向击穿区的横截面图。
耐反向击穿区240从中间FP 232形成至耐击穿区200的边缘区域侧。在耐反向击穿区240中，形成了电连接至场限制环241(下文称为“外FLR241”)的场电极242(下文称为“外FP 242”)，以使外FP 242向有源区100突出。
以下的专利文献1提出了一种呈现如上述反向阻断IGBT的高耐电压的平面型半导体器件。所提出的半导体器件包括：第一导电类型的半导体衬底；从该半导体衬底的第一主表面延伸至其第二主表面的第二导电类型的隔离扩散区；包括平面结的第二导电类型的基区，该基区在该半导体衬底的第一主表面侧形成且被隔离扩散区包围；在基区与隔离扩散区之间形成的结边缘终止结构；以及在半导体衬底的第二主表面侧形成并连接至隔离扩散区的第二导电类型的集电极层。在所提出的半导体器件中，结边缘终止结构包括：在基区周围的外围表面部分中形成的第二导电类型的环形浮置保护环，且相邻的浮置保护环之间留有间隔；在隔离扩散区与保护环之间的衬底表面上形成的场绝缘膜；在保护环之间的衬底表面上形成的场绝缘膜；在保护环与基区之间的衬底表面上形成的场绝缘膜；与隔离扩散区电接触的导电场电极；与保护环电接触的导电场电极；以及与基区电接触的导电场电极。该导电场电极至少在最内场绝缘膜和相邻的场绝缘膜上向外突出。该导电场电极至少在最外场绝缘膜和相邻的场绝缘膜上向内突出。
以下的专利文献2提出了另一种反向阻断半导体器件。在以下专利文献2中提出的反向阻断半导体器件包括：在第一导电类型的漂移层的表面部分中选择性形成的第二导电类型的基区；在基区的表面部分中选择性形成的第一导电类型的发射极区；MOS栅结构，包括涂敷在漂移层与发射极区之间的基区表面上的栅绝缘膜，以及涂敷在基区上的栅电极，其中在栅电极与基区之间插入有栅绝缘膜；与发射极区和基区接触的发射极电极；所形成的第二导电类型的隔离区，使得该隔离区经由漂移层包围MOS栅结构，并连接漂移层的前后表面；在漂移层的背面上形成并连接至暴露给漂移层背面的隔离区的第二导电类型的集电极层；以及与集电极层接触的集电极电极。该反向阻断半导体器件还包括：在发射极电极与隔离区之间的漂移层中的第二导电类型的环形场限制层；与该场限制层接触的浮置电位的环形场限制电极；在发射极电极侧的具有向外延伸的大延伸部分的多个场限制电极；以及在隔离区侧的具有向内延伸的大延伸部分的多个场限制电极。
[描述现有技术的文献]
[专利文献]
[专利文献1]日本待审已公开专利申请No.2005-101254
[专利文献2]日本待审已公开专利申请No.2005-252212
本发明人进行的广泛和透彻的研究已经揭示了以下观点。
如果至少电连接至耐反向击穿区中最外的外FLR 241和毗邻的外FLR241的外FP 242如专利文献1和2所述地朝有源区100突出，则在施加反向电压时从隔离区211延伸的耗尽层将容易朝有源区100延伸。因此，将在抑制耗尽层扩展的沟道截断区231中引起电场局域化，并在其中引起电场强度升高。为避免此问题，必须延长隔离区211与沟道截断区231之间的间距(耐反向击穿区240宽度)以及长度，从而耗尽层易于延伸更多。换言之，有源区100与隔离区211之间的耐击穿区200长度(以下称为“耐击穿区200宽度”)将被延长，且反向阻断IGBT的总大小将被扩大。因此，难以减小反向阻断IGBT面积。
一般而言，相比于排除耐击穿结边缘终止区，通过设置耐击穿结边缘终止区改善了电流容量(耐电压)的上限。然而，因为主电流不流过耐击穿结边缘终止区，所以半导体器件自身的电流容量未被提高。因此，为减小反向阻断IGBT面积，耐击穿区200的大小优选尽可能小。
根据上述内容，期望消除上述问题。还需要提供便于减小反向阻断IGBT面积的半导体器件。进一步需要提供便于提高其耐电压的半导体器件。
发明内容
根据所附权利要求1的主题，提供了一种半导体器件，包括：
包括第一导电类型的第一半导体区的半导体衬底；
该半导体衬底中的有源区；
在该有源区外部的耐击穿区；
在该半导体衬底的背面上的第二导电类型的集电极区；
在该耐击穿区的外围区域中的第二导电类型的第二半导体区，该第二半导体区从该半导体衬底的正面穿过该半导体衬底形成到该半导体衬底的背面，该第二半导体区与集电极区接触；
在该半导体衬底的正面上的耐击穿区的表面部分中的第二导电类型的第三半导体区，该第三半导体区包围有源区；
在半导体衬底的正面上选择性地形成的层间绝缘膜；
与第三半导体区接触的导电膜，该导电膜在该层间绝缘膜上；以及
导电膜中的至少除了与最远侧的第三半导体区接触的导电膜以外的导电膜具有第二半导体区侧边缘部分，该第二半导体区侧边缘部分比与相应导电膜接触的第三半导体区的第二半导体区侧边缘部分向第二半导体区突出更多，其中该最远侧的第三半导体区与第二半导体区相距最远，并且从第二半导体区朝有源区延伸的耗尽层到达该最远侧的第三半导体区。
根据所附权利要求2的主题，该半导体器件进一步包括在半导体衬底的正面上的耐击穿区的表面部分中的第二导电类型的第四半导体区，该第四半导体区抑制在施加了反向电压时从第二半导体区朝有源区延伸的耗尽层扩展；以及
与位于第二半导体区和第四半导体区之间的第三半导体区接触的导电膜中的至少除了与最远侧的第三半导体区接触的导电膜以外的导电膜具有第二半导体区侧边缘部分，该第二半导体区侧边缘部分比与相应导电膜接触的第三半导体区的第二半导体区侧边缘部分向第二半导体区突出更多，其中最远侧的第三半导体区与第二半导体区相距最远，并且从第二半导体区朝第四半导体区延伸的耗尽层到达最远侧的第三半导体区。
根据所附权利要求3的主题，具有比第三半导体区的第二半导体区侧边缘部分向第二半导体区突出更多的第二半导体区侧边缘部分的导电膜的数量大于具有比第三半导体区的第四半导体区侧边缘部分向第四半导体区突出更多的第四半导体区侧边缘部分的导电膜的数量。
根据所附权利要求4的主题，具有比第三半导体区的第四半导体区侧边缘部分向第四半导体区突出更多的第四半导体区侧边缘部分的导电膜的数量为1。
根据所附权利要求5的主题，用20kGy或更高剂量的电子束辐照该半导体衬底，并在晶格缺陷被引入该半导体衬底后对该半导体衬底进行热处理。
根据所附权利要求6的主题，当第三半导体区与第二半导体区相距更宽时，毗邻的第三半导体区彼此相距更宽。
根据本发明，与第三半导体区接触的导电膜中的至少除了与最远侧的第三半导体区接触的导电膜以外的导电膜形成为朝隔离区突出，其中从第二半导体区朝有源区延伸的耗尽层到达最远侧的第三半导体区，该最远侧的第三半导体区与第二半导体区相距最远。通过上述导电膜突出，在施加反向电压时从隔离区朝有源区的耗尽层扩展被抑制。因此，防止了从隔离区扩展的耗尽层延伸过长，且防止了电场在第四半导体区附近升高。通过该方案，比常规反向阻断IGBT更有效地提高反向耐电压是可能的。与常规反向阻断IGBT相比，将耐反向击穿区缩短与反向耐电压的改善相对应的宽度也是可能的，因此缩短耐击穿区宽度是可能的。因此，减小反向阻断IGBT面积是可能的。
根据本发明的半导体器件便于减小反向阻断IGBT面积。根据本发明的半导体器件还便于提高其耐电压。
附图简述
图1是示出根据本发明的第一实施例的反向阻断IGBT中的耐击穿结边缘终止区的横截面图。
图2是示出根据第一实施例的反向阻断IGBT中在施加反向电压时的耗尽层延伸的横截面图。
图3是根据第一实施例的反向阻断IGBT中以及常规反向阻断IGBT中在施加反向电压时将集电极电流密度与集电极电压相关联的一对曲线。
图4是描述根据本发明的第二实施例的反向阻断IGBT所呈现的反向耐压分布的曲线图。
图5是将根据第二实施例的反向阻断IGBT的比电阻与离衬底表面的深度相关联的一组曲线。
图6是示出根据本发明的第三实施例的反向阻断IGBT中的耐击穿结边缘终止区的横截面图。
图7是示出根据第三实施例的反向阻断IGBT中在施加正向电压时的耗尽层延伸的横截面图。
图8是示出根据本发明的第四实施例的反向阻断IGBT中的耐击穿结边缘终止区的横截面图。
图9是示出根据本发明的第五实施例的反向阻断IGBT中的耐击穿结边缘终止区的横截面图。
图10是常规反向阻断IGBT的横截面图。
图11是详细示出该半导体器件中的有源区的横截面图。
图12是详细示出该半导体器件中的耐击穿结边缘终端区的横截面图。
图13是详细示出该半导体器件中的耐正向击穿区的横截面图。
图14是详细示出该半导体器件中的耐反向击穿区的横截面图。
具体实施方式
以下将参照说明了本发明的优选实施例的附图来详细描述本发明。在说明优选实施例的以下描述和附图中，使用与在图10到14中使用的附图标记相同的附图标记来指代相同的组成元件，且为简洁起见不进行重复描述。
(第一实施例)
根据本发明的第一实施例的反向阻断绝缘栅双极晶体管(下文称为“反向阻断IGBT”)包括：包括n型(第一导电类型)漂移区的半导体衬底；该半导体衬底中的有源区；在该有源区外部的耐击穿结边缘终止区(下文简称为“耐击穿区”)；以及在耐击穿区外围区域中的p型(第二导电类型)隔离区。换言之，根据第一实施例的反向阻断IGBT具有其中耐击穿区在有源区中的发射极区与隔离区之间形成的结构。该耐击穿区使构成该半导体器件的pn结上的电场强度驰豫，并实现所需的耐电压。漂移区对应于第一半导体区。隔离区对应于第二半导体区。如上所述的反向阻断IGBT呈现约600V或约1200V的保证耐电压。
在有源区中，p型沟道区在漂移区的正面侧上的表面部分中选择性地形成。在该沟道区的表面部分中，n型发射极区和p型体区选择性地形成。栅电极在发射极区和沟道区之上以及漂移区上方形成，且在栅电极与这些区之间插入有栅绝缘膜。发射极电极被形成为与发射极区和体区接触且电连接。发射极电极通过层间绝缘膜与栅电极绝缘。集电极区在漂移区的背面上形成。集电极电极在集电极区上形成。换言之，如图11所示的垂直IGBT在有源区中形成。
隔离区形成为从衬底正面穿过该半导体衬底到该衬底背面，以使该隔离区覆盖该衬底侧平面。隔离区连接至形成于有源区背面上的集电极区。隔离区将由于将半导体衬底切割成芯片而在衬底侧平面中引起的晶体缺陷与有源区隔离。通过如上所述地沉积隔离区，当施加反向电压时，耗尽层从衬底背面上的集电极区沿隔离区延伸。因此，防止了耗尽层到达衬底侧平面，且防止引起漏电流。因此，提供具有反向耐电压的反向阻断IGBT是可能的。
图1是示出根据本发明的第一实施例的反向阻断IGBT中的耐击穿结边缘终止区的横截面图。
如图1所示，耐击穿结边缘终止区(下文简称为“耐击穿区”)200包括在施加正向电压时主要提高正向耐电压的区域(下文简称为“耐正向击穿区”)220，以及在施加反向电压时主要提高反向耐电压的区域(下文称为“耐反向击穿区”)240。在耐正向击穿区220与耐反向击穿区240之间的中部230中，p型沟道截断区31在漂移区1正面上的表面部分中形成。下方未形成沟道截断区31的漂移区1正面被层间绝缘膜8覆盖。
在沟道截断区31上的层间绝缘膜8上，场电极(下文称为“中间FP”)32形成。中间FP 32与沟道截断区31接触并电连接。中间FP 32边缘部分朝耐正向击穿区220和耐反向击穿区240均等地突出。突出意味着FP边缘部分定位成比在FP同一侧上的FLR边缘部分更向外。换言之，FP边缘部分不定位在与FP接触的FLR之上，而是定位在漂移区之上。
更详细地，耐正向击穿区220侧上的中间FP 32边缘部分定位成比耐正向击穿区220侧上的沟道截断31边缘部分更靠近耐正向击穿区220。耐反向击穿区240侧上的中间FP 32边缘部分定位成比耐反向击穿区240侧上的沟道截断区31边缘部分更靠近耐反向击穿区240。沟道截断区31对应于第四半导体区。
当耗尽层在施加正向电压时到达中间FP 32时，中间FP 32被固定于比形成于中间FP 32的耐正向击穿区220侧上的FP更高的电位。该电位分布使得对从耐正向击穿区220到耐反向击穿区240延伸的耗尽层的进一步扩展的抑制成为可能。当耗尽层在施加反向电压时到达中间FP 32时，中间FP 32被固定于比形成于中间FP 32的耐反向击穿区240侧上的FP更高的电位。该电位分布使得对从耐反向击穿区240到耐正向击穿区220延伸的耗尽层的进一步扩展的抑制成为可能。因此，当该半导体器件处于截止状态时，防止耗尽层在沟道截断区31上方扩展是可能的。
耐正向击穿区220在耐击穿区200中的有源区(未示出)侧上形成。毫无疑问，耐正向击穿区220可具有与图13中所示的反向阻断IGBT中的耐正向击穿区结构相同的结构。
耐反向击穿区240在耐击穿区200中的边缘区侧上形成。在耐反向击穿区240中，作为浮置p型区的场限制环(下文称为“外FLR”)41在漂移区1正面上的表面部分中形成，以使外FLR 41包围有源区。换言之，外FLR 41在沟道截断区31与隔离区12之间形成，以使外FLR 41包围沟道截断区31且与沟道截断区31分开。当外FLR 41定位成离隔离区12更远时，毗邻的外FLR 41可分开更远。通过设置外FLR 41，由p型沟道区和n型漂移区形成的pn结(下文称为“主结”)上的转角部分中的电场被驰豫。外FLR 41对应于第三半导体区。
下方未形成任何外FLR 41的漂移区1正面被层间绝缘膜8覆盖。在外FLR 41上的层间绝缘膜8上，场电极(下文称为“外FP”)42形成。外FP 42与外FLR 41接触并电连接。外FP 42包括与最接近有源区的外FLR 41接触的第一外FP 43，以及与除了最接近有源区的外FLR 41之外的相应外FLR 41接触的第二外FP 44。最接近有源区的外FLR 41例如是邻接其隔离区12侧的沟道截断区31的外FLR 41。通过设置外FP 42，主结表面附近的耗尽层边缘部分中的电场被驰豫。外FP 42对应于导电膜。
第一外FP 43被形成为使其在有源区侧上的边缘部分朝有源区突出。换言之，有源区侧上的第一外FP 43边缘部分被定位成比与第一外FP 43接触的外FLR 41的有源区侧边缘部分更靠近有源区。第二外FP 44被形成为使其在隔离区12侧上的边缘部分朝隔离区12突出。换言之，隔离区12侧上的第二外FP 44边缘部分被定位成比与第二外FP 44接触的外FLR 41的隔离区12侧边缘部分更靠近隔离区12。
第一外FP 43可被形成为与外FLR 41即离隔离区12最远的外FLR接触，在施加反向电压时从隔离区12朝有源区延伸的耗尽层能到达该最远的外FLR。在该情况下，第二外FP 44可在形成于与第一外FP 43接触的外FLR 41的隔离区12侧上的外FLR 41上形成。第一外FP可在形成于与第一外FP 43接触的外FLR 41的有源区侧上的外FLR上形成。替代地，PF可在外FLR 41的有源区侧上的与第一外FP 43接触的外FLR上形成，该PF既不朝隔离区12突出又不朝有源区突出。
毫无疑问，可形成多个第一外FP 43。更详细地，第一外FP 43可在最接近有源区的外FLR 41上以及在最接近有源区的外FLR 41的隔离区12侧上的各毗邻外FLR 41上形成。在该情况下，第二外FP 44在其他外FLR 41上形成，在这些其他外FLR 41上未形成任何第一外FP 43。优选设置比第一外FP 43更多的第二外FP 44。
在半导体衬底的边缘区域中，电位与隔离区12电位相同的场电极(下文称为“等电位FP”)13在层间绝缘膜8上形成。等电位FP 13与隔离区12接触并电连接。等电位FP 13边缘部分可被形成为不朝有源区突出。通过等电位FP 13边缘部分不朝有源区突出，防止了在施加反向电压时从隔离区12朝有源区延伸的耗尽层易于延伸。
图2是示出根据第一实施例的反向阻断IGBT中在施加反向电压时的耗尽层延伸的横截面图。
在耐反向击穿区240中，耗尽层51在施加反向电压时从隔离区12延伸，并以箭头A所示方向沿漂移区1表面从隔离区12向沟道截断区31扩展。当从隔离区12延伸的耗尽层51到达与第二外FP 44接触的外FLR 41时，第二外FP 44被固定于比定位于第二外FP 44的隔离区12侧上的FP(包括等电位FP)的电位更高的电位。由于该电位分布，耗尽层51在第二外FP 44下方的漂移区1中被朝隔离区12推回。因此，耗尽层51延伸被抑制，使得相比于常规耐反向击穿区中的从隔离区的耗尽层延伸，耗尽层51延伸适中。因此，提高该反向阻断IGBT的反向耐电压是可能的。以下将描述其原因。
耗尽层51还从集电极区10延伸，并以箭头B所示方向从漂移区1背面向漂移区1正面扩展。因为当耗尽层51也从集电极区10延伸时漂移区1中的多数载流子减少，所以电场强度被驰豫。即使耗尽层51从隔离区的延伸通过设置第二外FP 44得到了抑制，将有可能防止电场局域化至隔离区12侧上的第二外FP 44边缘部分且使电场强度急剧升高引起的击穿更难出现。
现在将在下文中描述根据第一实施例的反向阻断IGBT的反向耐电压的研究结果。图3是根据第一实施例的反向阻断IGBT中以及常规反向阻断IGBT中在施加反向电压时将集电极电流密度与集电极电压相关联的一对曲线。
制备包括根据第一实施例(参照图1)的耐反向击穿区的反向阻断IGBT。(下文中，所制备的根据第一实施例的反向阻断IGBT将被指代为“实施例”)。为比较目的，制备了包括常规耐反向击穿区(参照图14)的反向阻断IGBT。(下文中，所制备的常规反向阻断IGBT将被指代为“常规”。)实施例反向阻断IGBT和常规反向阻断IGBT仅在外FP 42结构上相互不同。实施例和常规反向阻断IGBT中的其他结构相同。换言之，实施例反向阻断IGBT包括具有第一外FP 43和第二FP 44的外FP 42。另一方面，边缘区侧的最外侧的外FP 242和最外侧的外FP 242的内侧上的外FP 242被形成为朝有源区突出。
图3示出实现约700V反向耐电压的实施例反向阻断IGBT。图3也示出实现约600V反向耐电压的常规反向阻断IGBT。因此，该实施例反向阻断IGBT实现的反向耐电压高于该常规反向阻断IGBT呈现的反向耐电压。该结果的原因如下文所述地评估。在常规反向阻断IGBT中，边缘区侧的最外侧的外FP 242和最外侧的外FP 242的内侧上的外FP 242朝有源区突出。因此，从隔离区延伸的耗尽层延伸过长，且常规反向阻断IGBT中的沟道截断区中的电场强度升高。
研究了实施例和常规反向阻断IGBT的有源区与隔离区之间的耐击穿结边缘终止区长度(下文称为“耐击穿区宽度”)，其保证耐电压被设置为600V。在该研究中采用了器件模拟技术。研究结果表明，如果实施例反向阻断IGBT中的有源区与隔离区之间的长度(下文称为“反向阻断IGBT宽度”)被设置为1，则常规反向阻断IGBT中的反向阻断IGBT宽度将为约1.2。上述结果表明，相比于常规反向阻断IGBT，实施例反向阻断IGBT便于提高反向耐电压，并减小其面积。
通过如上联系第一实施例所述的在耐反向击穿区中设置第一外FP和第二外FP，抑制在施加反向电压时从隔离区朝有源区的耗尽层延伸是可能的。因此，防止耗尽层从隔离区延伸过长且防止沟道截断区附近的电场强度升高是可能的。因此，相比于常规反向阻断IGBT，根据第一实施例的反向阻断IGBT提高反向耐电压是可能的。相比于常规反向阻断IGBT，根据第一实施例的反向阻断IGBT将耐反向击穿区缩短与反向耐电压的提高相对应的宽度从而缩短耐击穿区宽度是可能的。因此，减小反向阻断IGBT面积是可能的。
(第二实施例)
在根据第一实施例的反向阻断IGBT中，可使用经过电子束辐照的半导体衬底。在电子束辐照之后，可对该半导体衬底进行热处理。其他结构与根据第一实施例的反向阻断IGBT结构(参照图1)相同。
根据第二实施例，可按照4.8MeV的加速电压和20kGy或更高的剂量对用于制造反向阻断IGBT的半导体衬底辐照电子束。该电子束辐照可在整个半导体衬底上进行。通过对整个半导体衬底辐照电子束，可向该半导体衬底中有意地引入晶体缺陷(晶格缺陷)。电子束辐照之后的热处理可在300至380℃下进行约一小时。通过在电子束辐照之后进行热处理，降低衬底表面部分中的比电阻是可能的。以下将描述其原因。根据第二实施例的反向阻断IGBT具有与根据第一实施例的反向阻断IGBT结构相同的结构。具体地，耐击穿区中的耐反向击穿区包括外FP 42，其中外FP 42包括第一外FP 43和第二外FP 44(参照图1)。如上所述的反向阻断IGBT呈现约1200V的保证耐电压。
研究了如上所述的反向阻断IGBT所呈现的反向耐电压。图4是描述根据第二实施例的反向阻断IGBT所呈现的反向耐压分布的曲线图。
制备了使用未被任何电子束辐照的半导体衬底制造的反向阻断IGBT(下文称为“第一样本”)。制备了使用经过电子束辐照的半导体衬底制造的反向阻断IGBT(下文称为“第二样本”)。制备了使用经过电子束辐照以及在电子束辐照之后经过热处理的半导体衬底制造的反向阻断IGBT(下文称为“第三样本”)。在包括4.8MeV的加速电压和20kGy剂量的条件下辐照电子束。对整个半导体衬底辐照电子束。电子束辐照之后的热处理在330℃下进行一小时。第一到第三样本具有根据第一实施例的反向阻断IGBT结构。制备了第一到第三样本的多个样本，且测量了各个样本上的击穿电压，以研究反向阻断IGBT样本中的反向耐电压分布。图4中的纵轴表示处于测得的击穿电压的第一到第三样本的样本数量。
图4中描述的结果表明，第一样本便于获得高达1200V的反向耐电压。第二样本便于获得高达1200V的反向耐电压。第三样本便于获得高达1400V的反向耐电压。第三样本实现的反向耐电压是第一和第二样本实现的反向耐电压的1.2倍。以下将描述其原因。
图5是将根据第二实施例的反向阻断IGBT的比电阻与离衬底表面的深度相关联的一组曲线。
对第一到第三样本从衬底表面(0μm)到20μm深度测量了比电阻。通过一般扩展电阻测量在各个样本中的斜抛光的耐反向击穿区上测量了比电阻。
如图5中所述的结果表明，第一和第二样本中从衬底表面到20μm深度的比电阻几乎不改变。另一方面，在第三样本中，离衬底表面15μm深度处的比电阻降低。该结果表明，第三样本便于使耗尽层在离衬底表面15μm深度处扩展，且使半导体衬底表面中的电场强度驰豫。因此，可得出评估结果：相比于使用未经过任何电子束辐照也未经过热处理的半导体衬底的反向阻断IGBT，使用经电子束辐照以及在电子束辐照之后经过热处理的半导体衬底的反向阻断IGBT便于更高效地提高反向耐电压。
如上所述，根据第二实施例的反向阻断IGBT呈现与根据第一实施例的反向阻断IGBT所呈现的效果相同的效果。根据第二实施例，通过对半导体衬底辐照电子束以引入晶格缺陷并通过热处理该衬底，衬底正面上的表面部分中的比电阻降低。因为半导体衬底表面中的电场强度被驰豫，所以相比于使用未经过电子束辐照也未经过热处理的半导体衬底的反向阻断IGBT，耐反向击穿区中的反向耐电压被提高。因此，相比于使用未经过任何电子束辐照也未经过热处理的半导体衬底的反向阻断IGBT，根据第二实施例的反向阻断IGBT将耐反向击穿区缩短与反向耐电压的提高相对应的宽度从而缩短耐击穿区宽度是可能的。因此，根据第二实施例的反向阻断IGBT便于减小其面积。
(第三实施例)
图6是示出根据本发明的第三实施例的反向阻断IGBT中的耐击穿结边缘终止区的横截面图。
如图6所示，根据第一实施例的反向阻断IGBT中的耐反向击穿区中的耐击穿结构(参照图1)可被应用于当施加正向电压时主要获得正向耐电压的耐正向击穿区。
如图6所示，耐正向击穿区220在耐击穿结边缘终止区(下文简称为“耐击穿区”)200中的有源区100侧形成。更具体地，在耐击穿区200中，耐正向击穿区220在有源区100与耐反向击穿区240和耐正向击穿区220的中段230之间形成。在耐正向击穿区220中，作为浮置p型区的多个场限制环(下文称为“内FLR”)21在漂移区1正面上的表面部分中形成，以使内FLR 21包围有源区100。
换言之，内FLR 21在沟道截断区31与p型沟道区2之间形成，在有源区100中形成且毗邻耐击穿区200，以使内FLR 21与有源区100和沟道截断区31分开并包围有源区100。内FLR 21可被形成为毗邻的内FLR 21彼此相距较远，同时内FLR 21与有源区100相距较远。这种内FLR 21布置呈现出与根据第一实施例的外FLR 41布置所呈现的效果相同的效果。
下方未形成任何内FLR 21的漂移区1正面被层间绝缘膜8覆盖。场电极(下文称为“内FP”)22在内FLR 21上方在层间绝缘膜8上形成。内FP 22与内FLR 21接触并电连接。内FP 22包括与最接近边缘区的内FLR 21接触的第一内FP 23，以及与除了最接近边缘区的内FLR 21之外的相应各内FLR 21接触的第二内FP 24。最接近边缘区的内FLR 21是在沟道截断区31的有源区100侧毗邻沟道截断区31的内FLR 21。这种内FP 22布置呈现出与根据第一实施例的外FP 42布置所呈现的效果相同的效果。
第一内FP 23被形成为使其在边缘区侧的边缘部分朝边缘区突出。换言之，边缘区侧上的第一内FP 23边缘部分被定位成比与第一内FP 23接触的内FLR 21的边缘区侧边缘部分更靠近边缘区。另一方面，第二内FP 24被形成为使其在有源区100侧的边缘部分朝有源区100突出。换言之，有源区100侧上的第二内FP 24边缘部分被定位成比与第二内FP 24接触的内FLR 21的有源区100侧边缘部分更靠近有源区100。
如上所述，内FP 22与根据第一实施例的耐反向击穿区240中的外FP42以中间FP 32作为对称中心对称地形成。替代地，毫无疑问，内FP 22可以不与根据第一实施例的耐反向击穿区240中的外FP 42以中间FP 32作为对称中心对称地形成。
替代地，第一内FP 23可被形成为与离有源区100最远侧的内FLR 21接触，其中在施加正向电压时从有源区100延伸的耗尽层能到达该最远侧的内FLR 21。在这种情况下，第二FP 24在形成于与第一FP 23接触的内FLR 21的有源区100侧的内FLR 21上形成。再或者，第一内FP可在与第一FP 23接触的内FLR 21的边缘区侧的内FLR上形成。再或者，FP可在与第一FP 23接触的内FLR 21的边缘区侧上的内FLR上形成，以使该PF既不朝有源区100突出又不朝边缘区突出。
可形成多个第一内FP 23。换言之，第一内FP 23可在最接近边缘区的内FLR 21上以及在有源区100侧的毗邻内FLR 21上形成。第二内FP 24在不与第一FP 23接触的内FLR 21上形成。优选设置比第一内FP 23更多的第二内FP 24。
可采用如根据第二实施例的相同方式通过电子束辐照引入了晶格缺陷以及在电子束辐照之后经过热处理的半导体衬底来制造根据第三实施例的反向阻断IGBT。根据第三实施例的反向阻断IGBT中的耐反向击穿区结构可以与根据第一和第二实施例的反向阻断IGBT中的耐反向击穿区结构相同。
图7是示出根据第三实施例的反向阻断IGBT中在施加正向电压时的耗尽层延伸的横截面图。
在施加正向电压时，耗尽层52在耐正向击穿区220中从有源区100中的沟道区2延伸，并以箭头C所示方向从有源区100中的沟道区2向漂移区1表面部分中的沟道截断区31扩展。当从沟道区2延伸的耗尽层52到达与第二内FP 24接触的内FLR 21时，第二内FP 24被固定于高电位。因此，耗尽层52在第二内FP 24下方在漂移区1中被朝有源区100推回。因此，耗尽层52延伸被抑制，使得相比于常规耐正向击穿区中的耗尽层延伸，耗尽层52延伸适中。其原因与根据第一实施例的耗尽层延伸抑制的原因相同。
如上所述，根据第三实施例，与最接近边缘区的内FLR接触的内FP(第一内FP)朝边缘区突出，而与除了最接近边缘区的内FLR之外的内FLR接触的内FP(第二内FP)朝有源区突出。通过上述内FP延伸，在施加正向电压时从有源区中的沟道区朝边缘区延伸的耗尽层如根据第一实施例地被有效抑制。
因此，防止了从沟道区扩展的耗尽层延伸过远，且防止了沟道截断区附近的电场强度升高。通过这些机制，根据第三实施例的反向阻断IGBT便于比常规反向阻断IGBT更高效地提高正向耐电压。根据第三实施例的反向阻断IGBT便于将耐正向击穿区缩短与正向耐电压的提高相对应的宽度，从而缩短耐击穿区宽度。
因为根据第三实施例的反向阻断IGBT便于以如根据第一实施例的反向阻断IGBT相同的方式提高反向耐电压并缩短耐反向击穿区的宽度，所以根据第三实施例的反向阻断IGBT便于进一步缩短耐击穿区宽度。因此，根据第三实施例的反向阻断IGBT便于减小其面积。
(第四实施例)
图8是示出根据本发明的第四实施例的反向阻断IGBT中的耐击穿结边缘终止区的横截面图。
如图8所示，毫无疑问，根据第三实施例的反向阻断IGBT(参照图6)中的有源区100可设置有沟槽栅极结构。
如图8所示，在根据第四实施例的反向阻断IGBT中，栅电极17在该沟槽中形成，且被形成为比沟道区2更深，且在栅电极17与有源区100中的沟槽内壁之间插入有栅绝缘膜16。栅电极17通过层间绝缘膜8与发射极电极9绝缘。根据第四实施例的反向阻断IGBT中的耐正向击穿区220结构与根据第三实施例的反向阻断IGBT中的耐正向击穿区220结构相同。毫无疑问，根据第四实施例的反向阻断IGBT中的耐反向击穿区240结构可以与根据第一和第二实施例的反向阻断IGBT中的耐反向击穿区240结构相同。
根据第四实施例的反向阻断IGBT呈现与根据第一到第三实施例的反向阻断IGBT所呈现的效果相同的效果。
(第五实施例)
图9是示出根据本发明的第五实施例的反向阻断IGBT中的耐击穿结边缘终止区的横截面图。
如图9所示，毫无疑问，可形成比漂移区掺杂程度轻且具有降低表面电场结构(下文称为“RESURF结构”)的p型区来代替根据第三实施例的反向阻断IGBT(参照图6)中的第二内PF和与第二内PF接触的内FLR。(下文中轻度掺杂的p型区将被称为“RESURF区”。)
如图9所示，p型RESURF区25在耐正向击穿区220中的漂移区1正面上的表面部分中形成，以使p型RESURF区25包围有源区100。RESURF区25比漂移区1的掺杂程度轻。在漂移区1正面上的表面部分中，内FLR21在RESURF区25与沟道截断区31之间形成，以使内FLR 21与RESURF区25和沟道截断区31分开。
下方既未形成内FLR 21也未形成RESURF区25的漂移区1正面被层间绝缘膜8覆盖。场电极(下文称为“内FP”)22在内FLR 21和RESURF区25上方在层间绝缘膜8上形成。内FP 22包括第一内FP 23和场电极(下文称为“RESURF FP”)26。第一内FP 23与内FLR 21接触并电连接。RESURFFP 26与RESURF区25接触并电连接。
RESURF FP 26被形成为使其在边缘区侧的边缘部分朝边缘区突出。换言之，边缘区侧上的RESURF FP 26边缘部分被定位成比边缘区侧上的RESURF区25边缘部分更接近边缘区。根据第五实施例的第一内FP 23结构与根据第三实施例的第一内FP结构相同。毫无疑问，可形成多个第一内FP 23。根据第五实施例的其他结构与根据第三实施例的其他结构相同。根据第五实施例的内FP 22布置呈现与根据第三实施例的内FP布置所呈现的效果相同的效果。
通过将RESURF区25布置于所需杂质浓度和所需结深度，可使从有源区延伸的耗尽层更容易朝边缘区延伸。因此，在半导体器件内部的电场强度升高到足以击穿该半导体器件之前，从集电极区10延伸的耗尽层到达漂移区1表面并耗尽RESURF区25。因此，从有源区朝边缘区延伸的耗尽层扩展。通过耗尽层扩展，电场被驰豫且正向耐电压被提高。
如上所述，根据第五实施例的反向阻断IGBT呈现与根据第一到第三实施例的反向阻断IGBT所呈现的效果相同的效果。
虽然以上已结合第一到第五实施例描述了本发明，但改变和修改对本领域技术人员将显而易见。例如，根据这些实施例的有源区、耐正向击穿区和耐反向击穿区可适当地组合以构成反向阻断IGBT。导电类型(n型和p型)可反转。
工业实用性
如上所述，根据本发明的半导体器件优选用于开关、用于矩阵式转换器以及需要在正向和反向呈现一定耐电压的此类串联转换器电路。

Claims (6)

1.一种半导体器件，包括：
包括第一导电类型的第一半导体区的半导体衬底；
所述半导体衬底中的有源区；
在所述有源区外部的耐击穿区；
在所述半导体衬底的背面上的第二导电类型的集电极区；
在所述耐击穿区的外围区域中的所述第二导电类型的第二半导体区，所述第二半导体区从所述半导体衬底的正面穿过所述半导体衬底形成到所述半导体衬底的背面，所述第二半导体区与所述集电极区接触；
在所述半导体衬底的正面上的所述耐击穿区的表面部分中的所述第二导电类型的第三半导体区，所述第三半导体区包围所述有源区；
在所述半导体衬底的正面上选择性地形成的层间绝缘膜；
与所述第三半导体区接触的导电膜，所述导电膜在所述层间绝缘膜上；以及
所述导电膜中的至少除了与最远侧的第三半导体区接触的导电膜以外的导电膜包括第二半导体区侧边缘部分，所述第二半导体区侧边缘部分比与相应导电膜接触的第三半导体区的第二半导体区侧边缘部分向所述第二半导体区突出更多，其中所述最远侧的第三半导体区与所述第二半导体区相距最远，并且从所述第二半导体区朝所述有源区延伸的耗尽层到达所述最远侧的第三半导体区。
2.如权利要求1所述的半导体器件，其特征在于，所述半导体器件进一步包括在所述半导体衬底的正面上的所述耐击穿区的表面部分中的所述第二导电类型的第四半导体区，所述第四半导体区抑制在施加了反向电压时从所述第二半导体区朝所述有源区延伸的耗尽层扩展；以及
与位于第二半导体区和第四半导体区之间的第三半导体区接触的导电膜中的至少除了与所述最远侧的第三半导体区接触的导电膜以外的导电膜包括第二半导体区侧边缘部分，所述第二半导体区侧边缘部分比与相应导电膜接触的第三半导体区的第二半导体区侧边缘部分向所述第二半导体区突出更多，其中所述最远侧的第三半导体区与所述第二半导体区相距最远，并且从所述第二半导体区朝所述第四半导体区延伸的耗尽层到达所述最远侧的第三半导体区。
3.如权利要求2所述的半导体器件，其特征在于，包括比所述第三半导体区的第二半导体区侧边缘部分向第二半导体区突出更多的第二半导体区侧边缘部分的导电膜的数量大于包括比所述第三半导体区的第四半导体区侧边缘部分向第四半导体区突出更多的第四半导体区侧边缘部分的导电膜的数量。
4.如权利要求3所述的半导体器件，其特征在于，包括比所述第三半导体区的第四半导体区侧边缘部分向第四半导体区突出更多的第四半导体区侧边缘部分的导电膜的数量为1。
5.如权利要求1到4中的任一项所述的半导体器件，其特征在于，用20kGy或更高剂量的电子束辐照所述半导体衬底，并在晶格缺陷被引入所述半导体衬底后对所述半导体衬底进行热处理。
6.如权利要求1到5中的任一项所述的半导体器件，其特征在于，当所述第三半导体区与所述第二半导体区相距更宽时，毗邻的第三半导体区彼此相距更宽。
CN201010507863.XA 2009-09-29 2010-09-28 半导体器件 Active CN102034856B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009225617A JP5748188B2 (ja) 2009-09-29 2009-09-29 半導体装置
JP2009-225617 2009-09-29

Publications (2)

Publication Number Publication Date
CN102034856A true CN102034856A (zh) 2011-04-27
CN102034856B CN102034856B (zh) 2014-09-03

Family

ID=43662760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010507863.XA Active CN102034856B (zh) 2009-09-29 2010-09-28 半导体器件

Country Status (4)

Country Link
US (1) US8558342B2 (zh)
JP (1) JP5748188B2 (zh)
CN (1) CN102034856B (zh)
DE (1) DE102010046770A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746002A (zh) * 2013-12-17 2014-04-23 西安理工大学 一种台阶形沟槽-场限环复合终端结构
CN103855200A (zh) * 2012-11-30 2014-06-11 上海联星电子有限公司 一种半导体器件及其制作方法
CN103887331A (zh) * 2012-12-21 2014-06-25 微机电科技香港有限公司 高压igbt器件的vld终端及其制备方法
CN107742642A (zh) * 2017-09-22 2018-02-27 广东美的制冷设备有限公司 绝缘栅双极晶体管及其终端结构的制作方法、ipm模块以及空调器
CN107978639A (zh) * 2016-10-25 2018-05-01 英飞凌科技奥地利有限公司 功率半导体器件的高电压终止结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2357670B1 (en) * 2008-12-10 2015-04-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5218474B2 (ja) * 2010-05-27 2013-06-26 富士電機株式会社 半導体装置
JP5866827B2 (ja) * 2011-06-30 2016-02-24 富士電機株式会社 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法
JP5716591B2 (ja) * 2011-07-26 2015-05-13 三菱電機株式会社 半導体装置
US9385188B2 (en) 2012-01-12 2016-07-05 Toyota Jidosha Kabushiki Kaisha Semiconductor device with termination region having floating electrodes in an insulating layer
WO2014112057A1 (ja) * 2013-01-16 2014-07-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6496992B2 (ja) * 2014-07-22 2019-04-10 富士電機株式会社 半導体装置
CN107112370B (zh) * 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
US9741570B1 (en) 2016-07-29 2017-08-22 Infineon Technologies Austria Ag Method of manufacturing a reverse-blocking IGBT
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US5898199A (en) * 1994-09-20 1999-04-27 Hitachi, Ltd. Semiconductor device and power converter using same
US20080224150A1 (en) * 2007-03-13 2008-09-18 Denso Corporation Silicon carbide semiconductor device
JP2008224150A (ja) * 2007-03-14 2008-09-25 Kamakura Seisakusho:Kk 排気用ルーフファン用シャッター装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950025B2 (ja) * 1992-07-02 1999-09-20 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
JPH1074959A (ja) * 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JP5162804B2 (ja) * 2001-09-12 2013-03-13 富士電機株式会社 半導体装置
JP4899290B2 (ja) * 2003-04-10 2012-03-21 富士電機株式会社 逆阻止型半導体装置
JP4269863B2 (ja) * 2003-09-25 2009-05-27 富士電機デバイステクノロジー株式会社 双方向高耐圧プレーナ型半導体装置
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
JP5358963B2 (ja) 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US5898199A (en) * 1994-09-20 1999-04-27 Hitachi, Ltd. Semiconductor device and power converter using same
US20080224150A1 (en) * 2007-03-13 2008-09-18 Denso Corporation Silicon carbide semiconductor device
JP2008224150A (ja) * 2007-03-14 2008-09-25 Kamakura Seisakusho:Kk 排気用ルーフファン用シャッター装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855200A (zh) * 2012-11-30 2014-06-11 上海联星电子有限公司 一种半导体器件及其制作方法
CN103855200B (zh) * 2012-11-30 2016-11-23 上海联星电子有限公司 一种半导体器件及其制作方法
CN103887331A (zh) * 2012-12-21 2014-06-25 微机电科技香港有限公司 高压igbt器件的vld终端及其制备方法
CN103887331B (zh) * 2012-12-21 2019-04-16 上海矽睿科技有限公司 高压igbt器件的vld终端及其制备方法
CN103746002A (zh) * 2013-12-17 2014-04-23 西安理工大学 一种台阶形沟槽-场限环复合终端结构
CN103746002B (zh) * 2013-12-17 2016-04-20 西安理工大学 一种台阶形沟槽-场限环复合终端结构
CN107978639A (zh) * 2016-10-25 2018-05-01 英飞凌科技奥地利有限公司 功率半导体器件的高电压终止结构
CN107978639B (zh) * 2016-10-25 2021-07-13 英飞凌科技奥地利有限公司 功率半导体器件的高电压终止结构
CN107742642A (zh) * 2017-09-22 2018-02-27 广东美的制冷设备有限公司 绝缘栅双极晶体管及其终端结构的制作方法、ipm模块以及空调器

Also Published As

Publication number Publication date
DE102010046770A1 (de) 2011-03-31
JP2011077202A (ja) 2011-04-14
US8558342B2 (en) 2013-10-15
JP5748188B2 (ja) 2015-07-15
CN102034856B (zh) 2014-09-03
US20110073903A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
CN102034856B (zh) 半导体器件
CN107112353B (zh) 反向传导半导体装置
JP3751463B2 (ja) 高耐圧半導体素子
US8957502B2 (en) Semiconductor device
JP5900503B2 (ja) 半導体装置
JP3979258B2 (ja) Ｍｉｓ半導体装置およびその製造方法
CN108428740B (zh) 一种具有含虚栅的复合栅结构的igbt芯片
CN104221152A (zh) 半导体装置以及半导体装置的制造方法
US9412809B2 (en) Semiconductor device and manufacturing method thereof
CN106663693A (zh) 碳化硅半导体装置
CN105745758A (zh) 绝缘栅双极晶体管
US10818784B2 (en) Semiconductor device and method for manufacturing the same
JP2014509453A (ja) パワー半導体デバイス
JP2018037577A (ja) 半導体装置
JP2002246597A (ja) 半導体装置
CN110534576B (zh) 一种分裂栅4H-SiC VDMOS器件
JP2006269633A (ja) 電力用半導体装置
CN109148572B (zh) 一种反向阻断型fs-igbt
KR102470681B1 (ko) 실리콘 카바이드 기반의 래터럴 전력 반도체 장치 및 그 제조 방법
CN108598160B (zh) 一种具有折叠型复合栅结构的igbt芯片
CN107359194B (zh) 一种消除高电场的器件
JP2016100455A (ja) 半導体装置及びその製造方法
CN104617139A (zh) Ldmos器件及制造方法
JPWO2015008458A1 (ja) 半導体装置
JP2004253510A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant