CN103855200B - 一种半导体器件及其制作方法 - Google Patents

一种半导体器件及其制作方法 Download PDF

Info

Publication number
CN103855200B
CN103855200B CN201210506054.6A CN201210506054A CN103855200B CN 103855200 B CN103855200 B CN 103855200B CN 201210506054 A CN201210506054 A CN 201210506054A CN 103855200 B CN103855200 B CN 103855200B
Authority
CN
China
Prior art keywords
semiconductor device
field plate
field
substrate
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210506054.6A
Other languages
English (en)
Other versions
CN103855200A (zh
Inventor
褚为利
朱阳军
左小珍
赵佳
吴振兴
田晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lianxing Electronic Co ltd
Institute of Microelectronics of CAS
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Shanghai Lianxing Electronic Co ltd
Institute of Microelectronics of CAS
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lianxing Electronic Co ltd, Institute of Microelectronics of CAS, Jiangsu CAS IGBT Technology Co Ltd filed Critical Shanghai Lianxing Electronic Co ltd
Priority to CN201210506054.6A priority Critical patent/CN103855200B/zh
Publication of CN103855200A publication Critical patent/CN103855200A/zh
Application granted granted Critical
Publication of CN103855200B publication Critical patent/CN103855200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

发明提供了一种半导体器件及其制作方法，所述半导体器件包括：基底，所述基底内形成有基区和主结，所述基区内形成有发射区；发射极金属电极，所述发射极金属电极形成于所述基区和发射区表面，且与所述基区和发射区电连接；第一场板，所述第一场板覆盖所述主结，且与所述发射极金属电极电连接。本发明提供的半导体器件的靠近过渡区主结的基区处存在一个电流通路，为半导体器件在开启过程和关断过程中出现的动态雪崩电流提供了电流泄放通路，从而避免动态雪崩电流使半导体器件失效，改善了半导体器件的性能。而且，第一场板覆盖主结的同时与基区电连接，第一场板电位恒为零，增强了第一场板的电场屏蔽作用，从而提高半导体器件的反向耐压能力。

Description

一种半导体器件及其制作方法
技术领域
本发明属于半导体器件领域，尤其涉及一种半导体器件及其制作方法。
背景技术
现代高压半导体器件IGBT、VDMOS、功率二极管diode作为第三代电力电子产品，由于其工作频率高、开关速度快、控制效率高而在电力电子领域得到越来越广泛的应用。现代高压功率半导体器件的阻断能力是衡量半导体器件发展水平的一个非常重要的标志，依据其应用，击穿电压的范围可从25V到6500V，但是由于现代半导体工艺采用平面型终端结构，结深较浅、结边缘弯曲，使得耐压降低、耐压稳定性差、器件的安全工作区较小，器件易破坏。因此，为了提高和稳定器件的耐压特性，除了体内各参数间的配合外，更重要的是对表面终止的PN结进行适当的处理，以改善器件边缘的电场分布，减弱表面电场集中，提高器件的耐压能力和稳定性。
半导体器件一般包括有源区、位于有源区外围的终端区以及位于所述有源区和终端区之间的过渡区。其中，所述有源区包括多个元包结构，所述有源区内最靠近所述过渡区的一圈元包结构称为第一圈元包结构；所述过渡区包括主结；所述终端区包括终端结构，用于在半导体器件承受反向电压时，分担过渡区的主结的电压，从而避免半导体器件被击穿，提高半导体器件的反向耐压能力。
但是，现有技术中半导体器件容易发生失效，性能较差。
发明内容
有鉴于此，本发明提供一种半导体器件及其制作方法，此种半导体器件能避免发生失效的现象，性能较好。
为实现上述目的，本发明实施例提供了如下技术方案：
一种半导体器件，包括：基底，所述基底内形成有基区和主结，所述基区内形成有发射区；发射极金属电极，所述发射极金属电极形成于所述基区和发射区表面，且与所述基区和发射区电连接；第一场板，所述第一场板覆盖所述主结，且与所述发射极金属电极电连接。
优选的，所述第一场板为金属场板。
优选的，所述第一场板与所述发射极金属电极同步形成。
优选的，所述第一场板为阶梯状场板，从下往上包括第一阶梯场板和第二阶梯场板。
优选的，所述第一阶梯场板与基底表面接触，所述第二阶梯场板与基底之间存在氧化层，所述氧化层将所述第二阶梯场板与所述基底表面隔离。
优选的，所述基底表面还形成有第二场板，所述第二场板位于所述半导体器件的终端区。
优选的，所述第二场板的个数在3~30范围内。
优选的，所述基底表面内还形成有场限环结构，所述场限环结构位于所述半导体器件的终端区。
优选的，所述场限环结构的个数在3~30范围内。
优选的，所述基底表面内还形成有结终端延伸结构，所述结终端延伸结构位于所述半导体器件的终端区。
与现有技术相比，上述技术方案具有以下优点：
本发明提供的半导体器件包括基底，发射极金属电极和第一场板，所述基底内形成有基区和主结，所述基区内形成有发射区；所述发射极金属电极形成于所述基区和发射区表面，且与所述基区和发射区电连接；所述的第一场板覆盖所述主结，且与所述发射极金属电极电连接，通过所述第一场板，所述主结与所述基区电连接。此种结构的半导体器件在运行过程中会有两方面的优点：首先，第一场板在基区和主结之间建立了电连接，使得基区处存在一个电流通路，为半导体器件在开启过程和关断过程中出现的动态雪崩电流提供了电流泄放通路，从而避免动态雪崩电流使半导体器件失效，改善了半导体器件的性能。
其次，当半导体器件承受反向电压时，基底表面的第一场板内的感应电荷会与基底内的相反极性的电荷相互作用，使半导体器件表面耗尽区展宽，即第一场板具有对主结表面的氧化层内的电荷的电场屏蔽作用。而且，第一场板覆盖主结的同时与基区电连接，第一场板电位恒为零，使得第一场板上的感应电荷与基底内的相反极性的电荷相互作用加强，即与基区电连接的第一场板对主结表面的氧化层内的电荷的电场屏蔽作用更强，从而提高半导体器件的反向耐压能力。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是本发明实施例公开的一种半导体器件芯片版图的俯视图；
图2是本发明实施例公开的一种半导体器件的剖面图；
图3是本发明公开的一种终端区为场板结构和场限环结合的半导体器件的剖面图；
图4是本发明公开的一种终端区为场板结构和结终端延伸结构结合的半导体器件的剖面图；
图5是本发明公开的一种终端区为单独的场限环结构的半导体器件的剖面图；
图6是本发明公开的一种终端区为单独的结终端延伸结构的半导体器件的剖面图。
具体实施方式
正如背景技术部分所述，现有技术中的半导体器件容易发生失效，性能较差。
发明人研究发现，现有的半导体器件容易发生失效主要有两方面的原因：一方面，在半导体器件的开启过程和关断过程中，半导体器件有源区内靠近主结的基区容易发生闩锁效应，造成半导体器件失效。另一方面，在半导体器件承受反向电压时，半导体器件的主结容易提前击穿，导致半导体器件失效。
发明人研究发现，半导体器件有源区内靠近主结的基区容易发生闩锁效应的主要原因具体为：半导体器件在开启过程和关断过程中，会存在较大的动态雪崩电流，由于半导体器件靠近主结的基区不存在电流泄放通路，这种雪崩电流就很容易造成靠近主结的基区发生闩锁效应，从而导致半导体器件失效。
发明人进一步研究发现，半导体器件的主结容易提前击穿的主要原因具体为：半导体器件的结构决定了半导体器件有源区与终端区之间的过渡区的主结区域容易产生电场集中的现象，当半导体器件承受反向电压时，虽然半导体器件终端区能分担主结的部分电压，但是并不能改善半导体器件的主结边缘的电场分布，导致主结区域的电场很可能在终端区未发挥作用之前已经达到峰值电压，从而造成半导体器件过渡区的主结区域发生提前击穿，造成半导体器件失效。
发明人更进一步研究发现，将第一场板与栅极总线电连接，使第一场板与栅极总线的电位保持一致，那么，当半导体器件承受相同的反向电压时，第一场板与基底之间的偏压差会有所增大，使得半导体表面的耗尽区进一步展宽，从而使半导体器件的反向耐压能力得到加强，进而在一定程度上避免了半导体器件的主结发生提前击穿的现象。但是，由于半导体器件在开启过程和关断过程中，栅极电压会不断的跳变，尤其是在半导体器件的开启过程中，因为栅极上所施加的电压为正电压，半导体器件的主结与基底组成的PN结会处于正向偏置状态，使得半导体器件靠近主结的基区仍有可能发生闩锁效应，导致半导体器件失效。
有鉴于此，本发明实施例提供了一种新的半导体器件及其制作方法，以解决现有技术中半导体器件的闩锁效应，并克服有源区与终端区之间的过渡区的主结容易提前击穿的现象，具体描述参见以下实施例。需要说明的是，为了便于描述，以下实施例中的半导体器件为N型IGBT器件，但是本发明适用于其他种类的半导体器件，如P型IGBT器件、VDMOS、功率二极管等。
本发明提供了一种半导体器件及其制作方法，该半导体器件包括：基底，所述基底内形成有基区和主结，且所述基区内形成有发射区；发射极金属电极，所述发射极金属电极形成于所述基区和发射区表面，且与所述基区和发射区电连接；第一场板，所述第一场板覆盖所述主结，且与所述发射极金属电极电连接。
由上述方案可以看出，本发明提供的半导体器件的基底内形成有基区和过渡区的主结，且所述基区内形成有发射区；同时，在基底的表面还形成有第一场板，且所述第一场板覆盖所述主结。所述第一场板可以利用其与基底之间的电压差，使半导体器件表面的耗尽区展开，从而提高半导体器件的反向耐压能力。再将所述第一场板与形成于所述基区和发射区表面的发射极金属电极电连接，一方面，第一场板与发射极金属电极电连接后，为半导体器件的有源区提供了电流通路，在半导体器件开启过程和关断过程中出现较大的雪崩电流时，使雪崩电流通过电流通路得以泄放，从而避免半导体器件有源区的靠近主结的基区发生闩锁效应，防止半导体器件失效，改善半导体器件的性能。另一方面，第一场板与发射极金属电极电连接后，当半导体器件承受反向电压时，第一场板的电位恒为零，电位恒为零的第一场板对主结区域处的氧化层内的电荷具有更强的电场屏蔽作用，从而更有效地平滑半导体器件过渡区的主结区域的电场分布，降低半导体器件过渡区的主结区域的峰值电场，防止过渡区的主结发生提前击穿，最终避免半导体器件的失效，从而进一步改善半导体器件的性能。
为使本发明的目的、技术方案和优点能够更加明显易懂，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的其他实施例，都属于本发明保护的范围。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明实施例提供了一种半导体器件，其结构如图1和图2所示，图1为该半导体器件的俯视图，图2为该半导体器件沿AB方面的剖面图。下面结合图1和图2对该半导体器件的结构进行详细说明。
该半导体器件的结构，如图1所示，包括：
有源区101，所述有源区101位于半导体器件的中心，是器件工作的主要区域；
终端区102，所述终端区102位于半导体器件的边缘，主要作用是保证半导体器件的反向耐压能力。
所述终端区内包括终端结构，其中所述终端结构可以为场限环终端、场板终端，场板与场限环结合的终端或者JTE终端；
过渡区103，所述过渡区103位于所述有源区101和所述终端区102之间；
栅极总线104，所述栅极总线104位于半导体器件有源区101内，且与所述过渡区103相邻接的环形区域内，主要用于降低有源区101内多晶硅栅极（图中未示出）的串联电阻；
需要说明的是，本案中的栅极总线104并不仅限于图1所示的结构，为了平均分配栅极电阻或者减少栅极总线的电阻值，可以在图1所示结构的基础上对栅极总线104做合理改进，本发明对此并不作限定。
栅压线板105，所述栅压线板105是在半导体器件表面开的窗口，用于封装时焊接金属丝，与管脚相连引出电位。
该半导体器件沿AB方向的剖面结构，如图2所示，包括：
基底201，所述基底内形成有基区202和主结203，所述基区202内形成有发射区204；
需要说明的是，所述基区202和主结203的掺杂类型相同，且均与所述基底201的掺杂类型相反，一般在基底201表面通过扩散工艺或者离子注入工艺形成，且所述基区202和所述主结203可以同步形成，也可不同步形成。所述基区202内形成的发射区204与所述基区202的掺杂类型相反，且所述发射区204的结深小于所述基区202的结深。
发射极金属电极205，所述发射极金属电极205形成于所述基区201和发射区204表面，且与所述基区201和发射区204电连接；
第一场板206，所述第一场板206覆盖所述主结203，且与所述发射极金属电极205电连接。本发明实施例中的第一场板206为金属场板，且所述第一场板206与发射极金属电极205同步形成。
在本发明的一个实施例中，所述第一场板206由第一阶梯场板206A和第二阶梯场板206B组成，且所述第一阶梯场板206A和所述第二阶梯场板206B均为金属场板，其中第一阶梯场板206A与基底201表面接触，第二阶梯场板206B与所述基底201之间存在氧化层208，所述氧化层208将所述第二阶梯场板206B与所述基底201表面隔离。其中，所述氧化层208的材料优选为SiO2，厚度优选在0.5μm~1.5μm范围内，主要用于保护半导体器件内部的掺杂区域免受外来杂质离子，水汽等的污染。
该半导体器件的有源区、过渡区以及终端区上方还覆盖有一定厚度的钝化层，本实施例各附图中并未示出。所述钝化层可以为单层结构，也可以为叠层结构，当所述钝化层为单层结构时，其材料可以为SiO2,也可以为PSG、BPSG；当所述钝化层为叠层结构时，可以为两层Si3N4夹着SiO2的叠层结构。所述钝化层的厚度优选在1μm~10μm范围内。
所述半导体器件还包括形成于基底201表面的栅极总线208，所述栅极总线208位于半导体器件有源区101内，且与所述过渡区103相邻接的环形区域内，主要用于降低半导体器件有源区内的多晶硅栅极（图中未示出）的串联电阻；
在本发明的一个实施例中，所述半导体器件还包括形成于所述基底201表面的第二场板207，所述第二场板207位于所述半导体器件的终端区。所述第二场板207的个数视终端所需承受的反向电压而定，所述形成有第二场板207的半导体器件适用于反向耐压为600V~2500V的半导体器件，所述第二场板的个数优选在3~30之间。所述第二场板207在半导体器件承受外加反向电压时，根据高斯定律，第二场板上的感应电荷与基底201耗尽区内相反极性的电荷相互作用，使半导体器件表面耗尽区展开，有效的降低终端区的峰值电场，提高了半导体器件的耐压能力。
在本发明的另一个实施例中，该半导体器件终端区内的终端结构还可以包括形成于所述基底内的场限环结构308（如图3所示）或结终端延伸结构408（如图4所示）。其中，场限环结构308的形成工艺包括：通过离子注入或者扩散的方法，在半导体器件的基底301内形成掺杂类型与基底301的掺杂类型相反的阱，即场限环结构308。形成的场限环结构308的个数视半导体器件终端区所需承受的反向电压而定。第二场板与场限环结合的结构适用于反向耐压为600V~6500V的半导体器件，场限环结构的个数优选与第二场板的个数（级数）相同。结终端延伸结构408的形成工艺包括：先在基底401表面形成特殊的注入或扩散窗口，然后通过离子注入或者扩散的方法，在基底401内形成与基底401的掺杂类型相反的阱，即结终端延伸结构408。形成的结终端延伸结构408的掺杂浓度以及结深沿有源区到终端区的方向都是递减的。
在半导体器件承受的反向电压达到半导体器件的雪崩击穿电压之前，保证过渡区主结区域的耗尽区能与终端区的场限环308或结终端延伸结构408的耗尽区相连，以分担主结承受的电压，进一步提高半导体器件承受反向电压的能力。
本实施例所提供的半导体器件，第一场板206可以利用其与基底201之间的电压差，使半导体器件表面的耗尽区展开，从而提高半导体器件的反向耐压能力。再将所述第一场板206与半导体器件的发射极金属电极205电连接，一方面，当第一场板206与发射极金属电极205实现电连接后，为半导体器件的有源区提供了电流通路，在半导体器件开启过程和关断过程中出现较大雪崩电流时，使雪崩电流通过电流通路得以泄放，从而避免半导体器件有源区靠近主结的基区发生闩锁效应，防止半导体器件的失效，提高半导体器件的性能。另一方面，第一场板206与发射极金属电极205电连接后，当半导体器件承受反向电压时，第一场板206电位恒为零，使得第一场板206对主结位置处的氧化层208内的电荷的电场屏蔽作用加强，从而更有效地平滑半导体器件过渡区的主结区域的电场分布，降低半导体器件的主结区域的峰值电场，避免半导体器件的主结区域的电场集中，防止主结的提前击穿，最终起到避免半导体器件失效的作用。
需要说明的是，半导体器件的终端区内的终端结构不仅可以为以上所述的第二场板结构、第二场板与场限环结合的结构或者第二场板与结终端延伸结构相结合的结构，还可以为单独的场限环结构（如图5所示）、单独的结终端延伸结构（如图6所示）或任何可以作为半导体器件终端的结构，用来提高半导体器件承受反向电压的能力。而且，当半导体器件终端区内的终端结构为单独的场限环结构（如图5所示）时，单独的场限环结构适用于反向耐压为600V~1700V的半导体器件，场限环结构的个数优选在3~20范围内。
以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种半导体器件，其特征在于，包括：
基底，所述基底内形成有基区和主结，所述基区内形成有发射区；
发射极金属电极，所述发射极金属电极形成于所述基区和发射区表面，且与所述基区和发射区电连接；
第一场板，所述第一场板覆盖所述主结，且与所述发射极金属电极电连接；
并且，所述第一场板为阶梯状场板，从下往上包括第一阶梯场板和第二阶梯场板，所述第一阶梯场板与基底表面接触，所述第二阶梯场板与基底之间存在氧化层，所述氧化层将所述第二阶梯场板与所述基底表面隔离。
2.根据权利要求1所述的器件，其特征在于，所述第一场板为金属场板。
3.根据权利要求2所述的器件，其特征在于，所述第一场板与所述发射极金属电极同步形成。
4.根据权利要求1至3任一项所述的器件，其特征在于，所述基底表面还形成有第二场板，所述第二场板位于所述半导体器件的终端区。
5.根据权利要求4所述的器件，其特征在于，所述第二场板的个数在3～30范围内。
6.根据权利要求4所述的器件，其特征在于，所述基底表面内还形成有场限环结构，所述场限环结构位于所述半导体器件的终端区。
7.根据权利要求6所述的器件，其特征在于，所述场限环结构的个数在3～30范围内。
8.根据权利要求4所述的器件，其特征在于，所述基底表面内还形成有结终端延伸结构，所述结终端延伸结构位于所述半导体器件的终端区。
CN201210506054.6A 2012-11-30 2012-11-30 一种半导体器件及其制作方法 Active CN103855200B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210506054.6A CN103855200B (zh) 2012-11-30 2012-11-30 一种半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210506054.6A CN103855200B (zh) 2012-11-30 2012-11-30 一种半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN103855200A CN103855200A (zh) 2014-06-11
CN103855200B true CN103855200B (zh) 2016-11-23

Family

ID=50862630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210506054.6A Active CN103855200B (zh) 2012-11-30 2012-11-30 一种半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN103855200B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158937A (zh) * 2015-04-09 2016-11-23 北大方正集团有限公司 结终端延伸结构及其制作方法
CN109243977B (zh) * 2017-07-10 2021-08-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107482050B (zh) * 2017-08-18 2020-02-07 珠海格力电器股份有限公司 一种功率器件的终端结构及其制造方法
CN107731905A (zh) * 2017-09-26 2018-02-23 中国科学院微电子研究所 一种碳化硅功率器件终端结构及其制作方法
CN111312822A (zh) * 2020-02-27 2020-06-19 河南省丽晶美能电子技术有限公司 功率半导体器件及其制备方法
CN113314613A (zh) * 2021-05-31 2021-08-27 电子科技大学 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
US7768093B2 (en) * 2006-04-20 2010-08-03 Infineon Technologies Austria Ag Power semiconductor device
CN102005468A (zh) * 2009-08-31 2011-04-06 比亚迪股份有限公司 功率半导体器件的终端及其制作方法
CN102034856A (zh) * 2009-09-29 2011-04-27 富士电机控股株式会社 半导体器件
CN102263124A (zh) * 2010-05-27 2011-11-30 富士电机株式会社 半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5358963B2 (ja) * 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768093B2 (en) * 2006-04-20 2010-08-03 Infineon Technologies Austria Ag Power semiconductor device
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
CN102005468A (zh) * 2009-08-31 2011-04-06 比亚迪股份有限公司 功率半导体器件的终端及其制作方法
CN102034856A (zh) * 2009-09-29 2011-04-27 富士电机控股株式会社 半导体器件
CN102263124A (zh) * 2010-05-27 2011-11-30 富士电机株式会社 半导体器件

Also Published As

Publication number Publication date
CN103855200A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN103855200B (zh) 一种半导体器件及其制作方法
CN102842609B (zh) 结终端延伸结构及其制造方法
CN102859696B (zh) 半导体装置
CN107799587A (zh) 一种逆阻型igbt及其制造方法
CN101233616A (zh) 半导体元件和电气设备
CN105679816B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN103887331B (zh) 高压igbt器件的vld终端及其制备方法
CN109585529A (zh) 半导体装置及其制造方法
CN108461537B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN102856352B (zh) 绝缘栅双极晶体管终端及其制作方法
CN105789290A (zh) 一种沟槽栅igbt器件及其制造方法
CN106469751A (zh) 半导体器件及其制作方法
CN108321193A (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN204632762U (zh) 结终端延伸的终端版图结构及其终端结构
CN108292682A (zh) 半导体装置以及半导体装置的制造方法
CN102969245A (zh) 一种逆导型集成门极换流晶闸管制作方法
CN107799588A (zh) 一种逆阻型igbt及其制造方法
CN108231878A (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
CN103715232A (zh) 用于半导体功率器件的沟槽式终端及其制备方法
CN106129125B (zh) 三端自带防护功能的横向恒流器件及其制造方法
CN205177848U (zh) 一种具有特殊耐压环的高压功率器件
CN106876439A (zh) 超结器件及其制造方法
CN103839978B (zh) 一种中高压沟槽型功率器件的终端结构及其制作方法
CN109817718A (zh) 栅驱动电路的高压隔离环器件
CN103855197B (zh) 一种igbt器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant