CN111312822A - 功率半导体器件及其制备方法 - Google Patents
功率半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN111312822A CN111312822A CN202010125831.7A CN202010125831A CN111312822A CN 111312822 A CN111312822 A CN 111312822A CN 202010125831 A CN202010125831 A CN 202010125831A CN 111312822 A CN111312822 A CN 111312822A
- Authority
- CN
- China
- Prior art keywords
- field
- substrate
- oxide layer
- layer
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 230000000670 limiting effect Effects 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 176
- 239000011229 interlayer Substances 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 abstract description 11
- 239000001301 oxygen Substances 0.000 abstract description 11
- 230000002829 reductive effect Effects 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 5
- 238000012545 processing Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000002441 reversible effect Effects 0.000 description 8
- 238000002161 passivation Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种功率半导体器件及其制备方法。该功率半导体器件包括有源区和终端区，有源区和终端区均具有衬底，终端区环绕有源区设置，终端区包括：场限环，位于衬底中，且场限环与衬底的导电类型相反；场隔离结构，位于衬底上，且场隔离结构包括沿远离衬底的方向顺序层叠的第一场氧层、绝缘介质层和第二场氧层，第一场氧层和第二场氧层的介电常数均小于绝缘介质层的介电常数；场板，位于衬底上，且部分场板贯穿场隔离结构并与场限环接触设置，另一部分场板设置于场隔离结构远离衬底的一侧。采用上述功率半导体器件，能够减少器件整体高温热处理过程的时间，进而减少了晶格缺陷的数量，最终有效地改善了器件的泄漏电流。
Description
技术领域
本发明涉及半导体器件技术领域，具体而言，涉及一种功率半导体器件及其制备方法。
背景技术
随着电力电子技术的发展，功率半导体器件成为了电力电子应用中的核心元器件。随着功率器件向高功率的领域发展，电力电子的应用迫切需要功率半导体器件具备更低的泄漏电流功耗损失和更高的可靠性保证。除从功率半导体器件的结构方面进行优化设计来确保器件能够满足所规定的击穿电压和泄漏电流外，功率半导体器件还需要非常洁净的加工环境和精准的制作工艺能力，将各种可能的杂质污染以及各种固定电荷和可动电荷的数量控制在一定的范围内，从而确保产品的各种性能参数和可靠性要求。
图1示出了一种典型的功率MOSFET的器件结构，包括场限环10′、层间膜20′、场板30′、层间膜40′、基区50′、源区60′、栅氧层70′、栅极层80′、源极电极90′、衬底100′、栅极电极110′、钝化层120′和漏极引出层130′。这种功率器件的终端结构一般需要较厚的场氧化膜(通常6000～15000A)，但这会带来较长的高温热处理过程，导致器件中由于高温热处理而产生的缺陷增多，从而使器件具有相对较大的泄漏电流；并且，这种功率器件对产品加工工艺的要求非常高，对产品加工过程中可能存在的污染和电荷非常敏感。也就是说，一旦在产品加工过程中不论什么原因导致污染或电荷的引入，具有这种终端结构的功率半导体器件的反向截止泄漏电流将不可避免地出现劣化和增大，进而影响器件的可靠性，更进一步导致器件失效。
发明内容
本发明的主要目的在于提供一种功率半导体器件及其制备方法，以解决现有技术中功率器件的终端结构易导致反向截止泄漏电流增大的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种功率半导体器件，包括有源区和终端区，有源区和终端区均具有衬底，终端区环绕有源区设置，终端区包括：场限环，位于衬底中，且场限环与衬底的导电类型相反；场隔离结构，位于衬底上，且场隔离结构包括沿远离衬底的方向顺序层叠的第一场氧层、绝缘介质层和第二场氧层，第一场氧层和第二场氧层的介电常数均小于绝缘介质层的介电常数；场板，位于衬底上，且部分场板贯穿场隔离结构并与场限环接触设置，另一部分场板设置于场隔离结构远离衬底的一侧。
进一步地，绝缘介质层的介电常数满足4～10。
进一步地，第一场氧层和第二场氧层均为二氧化硅层，绝缘介质层为氮化硅层。
进一步地，绝缘介质层的厚度为
进一步地，第一场氧层的厚度为
进一步地，第二场氧层的厚度为
进一步地，功率半导体器件还包括层间膜，层间膜位于场隔离结构远离衬底的一侧，部分场板顺序贯穿层间膜和场隔离结构并与场限环接触设置，另一部分场板设置于层间膜远离场隔离结构的一侧。
根据本发明的另一方面，提供了一种上述的功率半导体器件的制备方法，包括形成有源区和终端区的步骤，终端区环绕有源区设置，其中，形成终端区的步骤包括：在衬底上顺序形成的第一场氧层、绝缘介质层和第二场氧层，得到场隔离结构；在场隔离结构中形成与衬底连通的第一扩散孔，通过第一扩散孔在衬底中形成场限环，场限环与衬底的导电类型相反；在衬底上形成场板，部分场板通过第一扩散孔与场限环接触，另一部分场板位于场隔离结构远离衬底的一侧。
进一步地，采用LPCVD工艺形成绝缘介质层。
进一步地，形成第二场氧层的步骤包括：采用LPCVD或PECVD工艺在绝缘介质层表面沉积场氧材料，对场氧材料进行热退火，以得到第二场氧层。
应用本发明的技术方案，提供了一种功率半导体器件，该功率半导体器件的终端区中采用第一场氧层、绝缘介质层和第二场氧层的场隔离结构代替现有技术中的单层场氧膜，由于绝缘介质层具有大于第一场氧层和第二场氧层的介电常数，从而不需要在衬底表面上生长较厚的场氧化层，只需要设置很薄的场氧化层就能满足设计要求，从而通过减少第一场氧层与第二场氧层的厚度，能够减少器件整体高温热处理过程的时间，进而减少了晶格缺陷的数量，最终有效地改善了器件的泄漏电流。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了根据现有技术中所提供的一种功率半导体器件的剖面结构示意图；
图2示出了根据本发明实施方式所提供的一种功率半导体器件的剖面结构示意图；
图3示出了图2中所示的功率半导体器件中终端区的剖面结构示意图。
其中，上述附图包括以下附图标记：
10′、场限环；20′、层间膜；30′、场板；40′、层间膜；50′、基区；60′、源区；70′、栅氧层；80′、栅极层；90′、源极电极；100′、衬底；110′、栅极电极；120′、钝化层；130′、漏极电极。
10、场限环；20、场隔离结构；210、第一场氧层；220、绝缘介质层；230、第二场氧层；30、场板；40、层间膜；50、基区；60、源区；70、栅氧层；80、栅极层；90、源极电极；100、衬底；110、栅极电极；120、钝化层；130、漏极电极。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明的背景技术中记载了现有技术中功率器件的终端结构易导致其泄漏电流增大的问题。本发明的申请人为了解决上述技术问题，提供了一种功率半导体器件，如图2和图3所示，包括有源区和终端区，有源区和终端区均具有衬底100，终端区环绕有源区设置，且该终端区包括场限环10、场隔离结构20和场板30，场限环10位于衬底100中，且场限环10与衬底100的导电类型相反；场隔离结构20位于衬底100上，且场隔离结构20包括沿远离衬底100的方向顺序层叠的第一场氧层210、绝缘介质层220和第二场氧层230，第一场氧层210和第二场氧层230的介电常数均小于绝缘介质层220的介电常数；场板30位于衬底100上，且部分场板30贯穿场隔离结构20并与场限环10接触设置，另一部分场板30设置于场隔离结构20远离衬底100的一侧。
本发明上述功率半导体器件的终端区中采用第一场氧层、绝缘介质层和第二场氧层的场隔离结构代替现有技术中的场氧膜，由于绝缘介质层具有大于第一场氧层和第二场氧层的介电常数，从而不需要在衬底表面上生长较厚的场氧化层，只需要设置很薄的场氧化层就能满足设计要求，从而通过减少第一场氧层与第二场氧层的厚度，能够减少器件整体高温热处理过程的时间，进而减少了晶格缺陷的数量，最终有效地改善了器件的泄漏电流。
在本发明的上述功率半导体器件中，为了进一步降低场氧层的厚度，优选地，上述绝缘介质层220的介电常数满足4～10，更优选为6～10。
当上述第一场氧层210和上述第二场氧层230均为二氧化硅层时，更为优选地，上述绝缘介质层220为氮化硅层或氮氧化硅层。基于其材料特性，使得绝缘介质层220与二氧化硅层的界面态电荷能够很好地平衡二氧化硅层与硅衬底100表面的界面态电荷，从而进一步抑制了器件的泄漏电流；并且，由于氮化硅层(或氮氧化硅层)具有比二氧化硅层更高的致密性，耐湿性好，从而在圆片加工过程中能够很好地阻挡来自后续工程的Na、B、P等杂质、各种可动电荷以及潮气对下层结构以及衬底表面的扩散和污染，进而抑制了器件因加工过程中的污染导致的泄漏电流。
进一步地，上述第一场氧层210、氮化硅层(或氮氧化硅层)和第二场氧层230组成ONO终端结构，该终端结构在流片伊始就可以形成，使得衬底的表面从圆片上线加工一开始就因该ONO终端结构的存在得到很好的保护和污染隔离，从而使得器件在终端区能够具有更低的反向截止泄漏电流、更稳定的反向击穿耐压特性以及更高的可靠性。
在本发明的上述功率半导体器件中，为了更好地抑制器件的泄漏电流，优选地，上述绝缘介质层220的厚度为
由于绝缘介质层220的存在，使得场隔离结构20中的第一场氧层210能够具有较薄的厚度，从而减少器件整体的高温热处理时间，有效的改善器件的泄漏电流，此时，上述第一场氧层210的厚度可以为
上述第二场氧层230的厚度可以为
在本发明的上述功率半导体器件中，场限环10位于衬底100中，场限环10与衬底100的导电类型相反，需要注意的是，位于最外侧的场限环10的导电类型可以与衬底100的导电类型相同，如衬底100为N型掺杂时，除去最外侧的场限环10，其余场限环10均为P型掺杂，最外侧的场限环10可以为P型掺杂，也可以为N型掺杂。
在本发明的上述功率半导体器件中，场板30位于衬底100上，部分场板30贯穿场隔离结构20并与衬底100接触，本领域技术人员可以根据现有技术对场板30的种类进行合理选取，如上述场板30可以为多晶硅场板或金属场板。
本发明的上述功率半导体器件还可以包括层间膜40，如图2所示，层间膜40位于场隔离结构20远离衬底100的一侧，部分场板30顺序贯穿层间膜40和场隔离结构20并与场限环10接触设置，另一部分场板30设置于层间膜40远离场隔离结构20的一侧。
本发明的上述功率半导体器件可以为功率二极管、功率MOSFET和IGBT中的任一种，以上述功率半导体器件为平面型功率MOSFET为例，如图2所示，有源区可以包括基区50、源区60、栅氧层70、栅极层80、栅极电极110和源极电极90，栅氧层70和栅极层80顺序层叠的设置在衬底100上，基区50位于衬底100中栅极层80的两侧，源区60位于基区50中，源极电极90与基区50接触，此时，上述层间膜40还可以覆盖于栅极层80的表面，栅极电极110通过层间膜40中的接触孔与栅极层80接触，基区50与场限环10具有第一导电类型，源区60具有第二导电类型，且第一导电类型和第二导电类型分别为N型和P型。
需要注意的是，本发明描述的上述场隔离结构20可以是如图1所示的平面型结构，即该场隔离结构20的下层结构可以是形成有场限环10的平坦衬底表面，上述场隔离结构20也设置于其他的任何形式的下层结构上，如衬底具有内刻的沟槽，在该沟槽对应的衬底中注入形成场限环10后，在衬底上设置上述场隔离结构20，使部分场隔离结构20填充于衬底的沟槽中。
根据本发明的另一方面，还提供了一种上述功率半导体器件的制备方法，包括形成有源区和终端区的步骤，其中，形成终端区的步骤包括：在衬底100上顺序形成的第一场氧层210、绝缘介质层220和第二场氧层230，得到场隔离结构20；在场隔离结构20中形成与衬底100连通的第一扩散孔，通过第一扩散孔在衬底100中形成场限环10，场限环10与衬底100的导电类型相反；在衬底100上形成场板30，部分场板30通过第一扩散孔与场限环10接触，另一部分场板30位于场隔离结构20远离衬底100的一侧。
本发明的上述制备方法中由于形成第一场氧层210、绝缘介质层220和第二场氧层230的场隔离结构20代替现有技术中终端区的场氧膜，绝缘介质层220具有大于第一场氧层210和第二场氧层230的介电常数，从而无需在衬底100表面上生长较厚的场氧化层，能够通过形成较薄的场氧化层(即减少第一场氧层210与第二场氧层230的厚度)，减少器件整体高温热处理过程的时间，进而有效地改善了器件的泄漏电流。
并且，上述绝缘介质层220可以为氮化硅层或氮氧化硅层，从而构成ONO终端结构，由于在流片伊始就可以形成上述ONO终端结构，使得衬底100的表面从圆片上线加工一开始就因该ONO终端结构的存能够得到很好的保护和污染隔离，从而使得器件在终端区能够具有更低的反向截止泄漏电流、更稳定的反向击穿耐压特性以及更高的可靠性。
在形成位于场隔离结构20中的第一扩散孔的步骤之后，以及在衬底100上形成场板30的步骤之前，本发明的上述制备方法还可以包括以下步骤：在场隔离结构20远离衬底100的一侧形成层间膜40，并在层间膜40中形成与场隔离结构20中第一扩散孔连通的第二扩散孔。此时，需要先通过上述第一扩散孔对衬底100进行离子注入得到位于衬底100中的上述场限环10，然后再沉积形成上述层间膜40，并在层间膜40中形成与第一扩散孔连通的上述第二扩散孔，用于在形成场板30后，使场板30能够在通过第一扩散孔和第二扩散孔后与场限环10接触。
在上述形成终端区的步骤中，首先在衬底100上顺序形成第一场氧层210，当上述衬底100为硅衬底100时，上述第一场氧层210可以为通过热氧化工艺形成的氧化硅层，本领域技术人员可以根据现有技术对上述热氧化工艺的温度进行合理选取。
在形成上述第一场氧层210之后，形成覆盖第一场氧层210的绝缘介质层220，然后，形成覆盖绝缘介质层220的第二场氧层230，从而得到场隔离结构20。为了避免引入多余电荷和静电，优选地，采用LPCVD工艺形成上述绝缘介质层220，LPCVD工艺的沉积温度可以为700～800℃；并且，优选地，形成上述第二场氧层230的步骤包括：采用LPCVD或PECVD工艺在绝缘介质层220表面沉积场氧材料，对场氧材料进行热退火，以得到第二场氧层230，上述LPCVD或PECVD工艺的沉积温度可以为700～800℃，上述热退火的温度可以为850～950℃。通过采用上述优选的沉积工艺并结合热退火形成第二场氧层230，能够进一步提高膜层的致密性。
本发明的上述制备方法还包括形成有源区的步骤，本领域技术人员可以根据所要制备的功率器件的种类采用现有技术中常规的工艺步骤形成上述有源区。形成上述有源区的步骤可以在形成场隔离结构20的步骤之后，以上述功率半导体器件为功率MOSFET为例，形成有源区的步骤可以包括：去除衬底100上的部分场隔离结构20，在衬底100上顺序形成栅氧层70和栅极层80，然后形成覆盖上述栅极层80和场隔离结构20的上述层间膜40(该步骤在形成场限环10的步骤与形成第二扩散孔的步骤之间)，在位于栅极层80两侧的层间膜40中形成第三扩散孔，通过上述第三扩散孔顺序进行不同导电类型的离子扩散，以形成位于衬底100中的基区50以及位于基区50中的源区60，在层间膜40中形成与栅极层80联通的接触孔，然后沉积形成与源区60接触的源极电极90以及与栅极层80接触的栅极电极110，如图2所示。
在形成上述有源区和上述终端区的步骤之后，本发明的上述制备方法还可以包括以下步骤：在衬底100上沉积形成钝化层120，以使该钝化层120覆盖上述终端区，如图2和图3所示，该钝化层120能够起到对终端区的保护作用。
在形成上述有源区和上述终端区的步骤之后，本发明的上述制备方法还可以包括以下步骤：在远离上述有源区和上述终端区的衬底100另一侧表面形成漏极电极130，如图2所示。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
1、终端区采用第一场氧层、绝缘介质层和第二场氧层的夹芯结构代替现有技术中的场氧膜，由于绝缘介质层具有大于第一场氧层和第二场氧层的介电常数，从而不需要在衬底表面上生长较厚的场氧化层，只需要设置很薄的场氧化层就能满足设计要求，从而通过减少第一场氧层与第二场氧层的厚度，能够减少器件整体高温热处理过程的时间，进而减少了晶格缺陷的数量，最终有效地改善了器件的泄漏电流；
2、上述绝缘介质层为氮化硅层或氮氧化硅层，基于材料特性使得绝缘介质层与二氧化硅层的界面态电荷可以很好地平衡二氧化硅层与硅衬底表面的界面态电荷，从而进一步抑制了器件的泄漏电流；
3、由于氮化硅层(或氮氧化硅层)具有比二氧化硅层更高的致密性，耐湿性好，从而在圆片加工过程中能够很好地阻挡来自后续工程的Na、B、P等杂质、各种可动电荷以及潮气对下层结构以及衬底表面的扩散和污染，进而抑制了器件因加工过程中的污染导致的泄漏电流；
4、上述第一场氧层、氮化硅层(或氮氧化硅层)和第二场氧层组成ONO终端结构，该终端结构在流片伊始就可以形成，使得衬底表面从圆片上线加工一开始就因该ONO终端结构的存能够得到很好的保护和污染隔离，从而使得器件在终端区能够具有更低的反向截止泄漏电流、更稳定的反向击穿耐压特性以及更高的可靠性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种功率半导体器件，包括有源区和终端区，所述有源区和所述终端区均具有衬底(100)，所述终端区环绕所述有源区设置，其特征在于，所述终端区包括：
场限环(10)，位于衬底(100)中，且所述场限环(10)与所述衬底(100)的导电类型相反；
场隔离结构(20)，位于所述衬底(100)上，且所述场隔离结构(20)包括沿远离所述衬底(100)的方向顺序层叠的第一场氧层(210)、绝缘介质层(220)和第二场氧层(230)，所述第一场氧层(210)和所述第二场氧层(230)的介电常数均小于所述绝缘介质层(220)的介电常数；
场板(30)，位于所述衬底(100)上，且部分所述场板(30)贯穿所述场隔离结构(20)并与所述场限环(10)接触设置，另一部分所述场板(30)设置于所述场隔离结构(20)远离所述衬底(100)的一侧。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述绝缘介质层(220)的介电常数满足4～10。
3.根据权利要求2所述的功率半导体器件，其特征在于，所述第一场氧层(210)和所述第二场氧层(230)均为二氧化硅层，所述绝缘介质层(220)为氮化硅层。
4.根据权利要求1至3中任一项所述的功率半导体器件，其特征在于，所述绝缘介质层(220)的厚度为
5.根据权利要求4所述的功率半导体器件，其特征在于，所述第一场氧层(210)的厚度为
6.根据权利要求4所述的功率半导体器件，其特征在于，所述第二场氧层(230)的厚度为
7.根据权利要求1至3中任一项所述的功率半导体器件，其特征在于，所述功率半导体器件还包括层间膜(40)，所述层间膜(40)位于所述场隔离结构(20)远离所述衬底(100)的一侧，部分所述场板(30)顺序贯穿所述层间膜(40)和所述场隔离结构(20)并与所述场限环(10)接触设置，另一部分所述场板(30)设置于所述层间膜(40)远离所述场隔离结构(20)的一侧。
8.一种权利要求1至7中任一项所述的功率半导体器件的制备方法，其特征在于，包括形成有源区和终端区的步骤，所述终端区环绕所述有源区设置，其中，形成所述终端区的步骤包括：
在衬底(100)上顺序形成的第一场氧层(210)、绝缘介质层(220)和第二场氧层(230)，得到场隔离结构(20)；
在所述场隔离结构(20)中形成与所述衬底(100)连通的第一扩散孔，通过所述第一扩散孔在所述衬底(100)中形成场限环(10)，所述场限环(10)与所述衬底(100)的导电类型相反；
在所述衬底(100)上形成场板(30)，部分所述场板(30)通过所述第一扩散孔与所述场限环(10)接触，另一部分所述场板(30)位于所述场隔离结构(20)远离所述衬底(100)的一侧。
9.根据权利要求8所述的制备方法，其特征在于，采用LPCVD工艺形成所述绝缘介质层(220)。
10.根据权利要求8所述的制备方法，其特征在于，形成所述第二场氧层(230)的步骤包括：采用LPCVD或PECVD工艺在所述绝缘介质层(220)表面沉积场氧材料，对所述场氧材料进行热退火，以得到所述第二场氧层(230)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010125831.7A CN111312822A (zh) | 2020-02-27 | 2020-02-27 | 功率半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010125831.7A CN111312822A (zh) | 2020-02-27 | 2020-02-27 | 功率半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111312822A true CN111312822A (zh) | 2020-06-19 |
Family
ID=71149347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010125831.7A Pending CN111312822A (zh) | 2020-02-27 | 2020-02-27 | 功率半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111312822A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208436A (zh) * | 2010-03-31 | 2011-10-05 | 比亚迪股份有限公司 | 功率半导体器件的终端结构及功率半导体器件 |
| CN103178104A (zh) * | 2013-02-20 | 2013-06-26 | 国网智能电网研究院 | 一种半导体器件多级场板终端结构及其制造方法 |
| CN103855200A (zh) * | 2012-11-30 | 2014-06-11 | 上海联星电子有限公司 | 一种半导体器件及其制作方法 |
| CN106531698A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置 |
| US20180130874A1 (en) * | 2016-11-10 | 2018-05-10 | Rohm Co., Ltd. | Semiconductor device |
-
2020
- 2020-02-27 CN CN202010125831.7A patent/CN111312822A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102208436A (zh) * | 2010-03-31 | 2011-10-05 | 比亚迪股份有限公司 | 功率半导体器件的终端结构及功率半导体器件 |
| CN103855200A (zh) * | 2012-11-30 | 2014-06-11 | 上海联星电子有限公司 | 一种半导体器件及其制作方法 |
| CN103178104A (zh) * | 2013-02-20 | 2013-06-26 | 国网智能电网研究院 | 一种半导体器件多级场板终端结构及其制造方法 |
| CN106531698A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置 |
| US20180130874A1 (en) * | 2016-11-10 | 2018-05-10 | Rohm Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109742148B (zh) | 碳化硅umosfet器件及其制备方法 | |
| JP2000208766A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2018029178A (ja) | パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法 | |
| CN116314288B (zh) | Ldmos器件的制备方法及其结构 | |
| TW413854B (en) | Manufacturing method for semiconductor device with effective hydrogen passivation | |
| CN101604660A (zh) | 台型半导体装置及其制造方法 | |
| CN112185890B (zh) | 一种半导体器件制备方法以及半导体器件 | |
| US9525020B2 (en) | Semiconductor device and method for forming the same | |
| EP4270490A1 (en) | Mosfet device and manufacturing method therefor | |
| TW201234554A (en) | Semiconductor structure with multi-layer contact etch stop layer structure | |
| CN111312822A (zh) | 功率半导体器件及其制备方法 | |
| US12051745B2 (en) | Manufacturing method of a semiconductor device | |
| KR100457726B1 (ko) | Cmos회로를갖춘집적회로및cmos회로의절연된활성영역을제조하기위한방법 | |
| CN112259599B (zh) | 一种硅片键合式igbt器件及其制作方法 | |
| JP2010245318A (ja) | 半導体装置及びその製造方法 | |
| CN111916448B (zh) | 一种半导体器件及其制造方法、电子设备 | |
| US6232208B1 (en) | Semiconductor device and method of manufacturing a semiconductor device having an improved gate electrode profile | |
| US20050059211A1 (en) | Method of manufacturing semiconductor device | |
| KR100801076B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TW201417165A (zh) | 利用板氧化物層來增加半導體元件中塊氧化物厚度之技術 | |
| US20110156010A1 (en) | Semiconductor device and method for fabricating the same | |
| US12002892B2 (en) | Semiconductor device with embedded Schottky diode and manufacturing method thereof | |
| US20240290616A1 (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
| US10720498B2 (en) | Semiconductor device structure and method of manufacture | |
| KR20110001585A (ko) | 반도체 소자의 게이트 패턴 및 그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200619 |