JP2018029178A - パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法 - Google Patents

パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2018029178A
JP2018029178A JP2017155472A JP2017155472A JP2018029178A JP 2018029178 A JP2018029178 A JP 2018029178A JP 2017155472 A JP2017155472 A JP 2017155472A JP 2017155472 A JP2017155472 A JP 2017155472A JP 2018029178 A JP2018029178 A JP 2018029178A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
semiconductor device
silicate glass
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017155472A
Other languages
English (en)
Other versions
JP6873865B2 (ja
Inventor
シャラランポス・パパドポウロス
Papadopoulos Charalampos
ムナフ・ラヒモ
Munaf Rahimo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2018029178A publication Critical patent/JP2018029178A/ja
Application granted granted Critical
Publication of JP6873865B2 publication Critical patent/JP6873865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Abstract

【課題】高湿度において頑強でありかつ長期信頼性を有する、パッシベーション層構造を有するパワー半導体デバイスを提供することである。【解決手段】ウェハを備えるパワー半導体デバイスを提供し、当該デバイスの終端領域において、ウェハの面の少なくとも一部にパッシベーション層構造が形成され、当該パッシベーション層構造は、ウェハの面から、ウェハから離れる方向に、半絶縁層（１３）と、窒化シリコン層と、非ドープシリケートガラス層（１６）と、有機誘電体層（１７）とをこの順序で備える。窒化シリコン層は、少なくとも０．５μｍの層厚みを有する。有機誘電体層（１７）は、非ドープシリケートガラス層（１６）に付着し、非ドープシリケートガラス層（１６）は、窒化シリコン層に付着する。【選択図】図１

Description

説明
技術分野
本発明は、パワーエレクトロニクスの分野に関し、より特定的には請求項１に係るパワー半導体デバイスおよび請求項８に係るこのようなパワー半導体デバイスの製造方法に関する。
背景技術
パワー半導体デバイスは、電界が主接点のエッジに集中することにより比較的低い絶縁破壊電圧（ＶＢＲ）でデバイスの絶縁破壊が生じることを回避するために、効率的なエッジ終端を必要とする。ｐｉｎダイオードまたは絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの一般的なパワー半導体デバイスは、通常、理想的な一次元ダイオード絶縁破壊電圧の８０〜９０％の範囲内の絶縁破壊電圧を実現するために平面的なエッジ終端部を有する。公知の平面エッジ終端技術としては、接合終端拡張部（junction termination extension：ＪＴＥ）、横方向ドーピング変化（variation of lateral doping：ＶＬＤ）層、およびフィールドプレート拡張部を有していたり有していなかったりするフローティングフィールドリング終端部（floating field ring：ＦＦＲ）が挙げられる。別のタイプのエッジ終端構造は、ベベル終端構造である。ベベリングによって、横型ｐ−ｎ接合部とウェハの表面との間に規定の角度が形成され、それによってエッジは高電界から解放される。
特に、半導体デバイスの表面は、高電界の影響を非常に受けやすい。輪郭のはっきりした表面を得るため、および、ウェハの表面の自由結合部を終端するために、ウェハの表面上のエッジ終端構造の上にパッシベーション層積層体が形成される。当該パッシベーション層構造では半絶縁材料および絶縁材料が使用される。一般的な絶縁性パッシベーション層としては、シリコーンゴム層またはポリイミド（ＰＩ）層などの有機パッシベーション層、および、ＳｉＯ２および追加の要素で構成される二酸化シリコン（ＳｉＯ２）層またはガラス層などの無機パッシベーション層が挙げられる。しかし、ナトリウム（Ｎａ）イオンおよびカリウム（Ｋ）イオンなどのいくつかのイオンは、酸化物層を移動することにより絶縁破壊電圧を不安定にすることが知られている。イオンの移動を防止して絶縁破壊電圧の不安定性を回避するために、拡散障壁として作用する窒化シリコン（Ｓｉ３Ｎ４）または酸窒化（ＳｉＯｘＮｙ）層によって酸化物層を被覆することが知られている。非ドープ二酸化シリコンは脆性材料であることが証明されているので、材料を強化するためにリンが添加された。また、リンシリケートガラス（phosphosilicate glass：ＰＳＧ）およびホウ素リンシリケートガラス（boron phosphosilicate glass：ＢＰＳＧ）では、リンは、イオンのトラップを形成するので、酸化シリコン層によるイオン汚染からの保護を向上させる。
絶縁性パッシベーション層に加えて、パッシベーションとエッジ終端との組み合わせとして、半絶縁性多結晶シリコン（semi-insulating polycrystalline silicon：ＳＩＰＯＳ）層などの半絶縁層が使用されることもある。半絶縁層の導電性を調整することによって、表面における電位の連続的な減少を実現することができる。ＳＩＰＯＳ層の導電性は、その酸素含有量を調整することによって制御できる。
パワー半導体モジュールでは、厳しい環境条件（特に水分）からパワー半導体チップまたはウェハを保護して高電圧動作のための電気絶縁を提供するために、シリコーンゲルがしばしば使用される。シリコーンゲルは、半導体モジュールのハウジングとデバイスウェハとの間の間隙を全て埋める。
製造プロセス直後のパワー半導体デバイスの性能に加えて、その意図した用途の環境条件下での頑強さおよび長期信頼性が最も重要である。高湿度環境における頑強さおよび長期信頼性がますます重要視されるようになってきた。厳しい環境条件下での頑強さおよび長期信頼性を評価するための一般的なストレステストは、温度／湿度バイアス（temperature-humidity-bias：ＴＨＢ）テストならびに高加速温度および湿度ストレステスト（highly accelerated temperature and humidity stress test：ＨＡＳＴ）である。テスト中の電圧が高いほど、パッシベーションおよび終端機能の劣化加速が高くなる。パッシベーション材料における高電界は、高温および高湿度と組み合わさると、腐食およびスパーク事象に起因して材料の劣化を引き起こす。これは、最終的には、デバイス終端部の電気的および機械的劣化につながる。たとえば、窒化シリコン層は、水分と反応して酸化する可能性がある。窒化シリコンの腐食中に窒素ガスが形成され、窒化シリコン層の上のいかなる層も持ち上げる可能性がある。また、当該腐食は、多孔質構造を有する低密度の窒化シリコン層を生じさせ、その結果、パッシベーション層としての性能を劣化させる。なぜなら、半導体デバイスが埋め込まれる絶縁材料（例示的にはゲル）の方に電界をフィルタリングする機能を劣化させ、亀裂を生じさせる可能性があるからである。窒化シリコン層の下方でアルミニウムを使用する場合、劣化した窒化シリコン層を通ってアルミニウムの方へ湿気が侵入する可能性がある。電界は、アルミニウムが腐食して酸化アルミニウムになることを生じさせ、当該酸化アルミニウムは、質量が増して終端およびパッシベーション構造全体に亀裂を生じさせる。当該腐食により、パッシベーションは適切に作用できなくなり、その結果、パワー半導体デバイスの破局的な絶縁破壊が起こるまで漏れ電流が増大していく。フィールドプレートまたはゲートランナのような終端領域におけるアルミニウム層が酸化アルミニウムになって上記のパッシベーションを破壊すると、さらなる劣化が引き起こされる。デバイスから水分を取り除くには、数時間にわたる乾燥のための高温が必要である。電圧階級が高くなると、電界も強くなり、それに従って腐食が加速する。ＳｉＣデバイスでは、シリコンと比較して１０倍高い大きさの電界がバルク中に見込まれる。これは、特にＳｉＣパワー半導体デバイスでは困難な問題を課すことになる。
先行技術文献ＵＳ２０１４／００６１７３３ Ａ１には、半導体本体と半導体本体の表面上に形成されたパッシベーション層積層体とを備える半導体デバイスが記載されている。パッシベーション層積層体は、半導体本体の表面上のアモルファス半絶縁層と、アモルファス半絶縁層上の第１の窒化物層と、第１の窒化物層上の中間層と、中間層上の第２の窒化物層とを含む。中間層は、非ドープシリケートガラス（undoped silicate glass：ＵＳＧ）、リンドープシリケートガラス（phosphorous doped silicate glass：ＰＳＧ）、ホウ素ドープシリケートガラス（boron doped silicate glass：ＢＳＧ）、またはホウ素およびリンドープシリケートガラス（boron and phosphorous doped silicate glass：ＢＰＳＧ）などのシリケートガラスを含んでいてもよい。しかし、この先行技術文献に開示されている半導体デバイスでは、最上部の第２の窒化物層の方への湿気の流れを阻止するであろう手段は提供されていない。
ＵＳ２００６／２２６４７９ Ａ１には、半導体デバイスが示されており、当該半導体デバイスは、半導体ウェハから離れる方向に誘電体層、シリコンガラス層、窒化シリコンまたは酸化物層の順序で積層されたパッシベーション層積層体を有する。誘電体層の上に配置されたシリコンガラス層は、ダイポール効果を無効にするもしくは減少させ、または誘電体層の境界面における表面電荷を除去する。
ＵＳ２０１４／００６１７３３ Ａ１ ＵＳ２００６／２２６４７９ Ａ１
発明の開示
本発明の目的は、高湿度において頑強でありかつ長期信頼性を有する、パッシベーション層構造を有するパワー半導体デバイスを提供することである。
本発明の目的は、請求項１に係るパワー半導体デバイスによって達成される。
本発明の半導体デバイスでは、シリコンまたは炭化ケイ素のようなワイドバンドギャップ材料でできていてもよい半導体ウェハが設けられる。まず、半絶縁層がウェハ上に配置され、続いて、基板を化学的および機械的に保護する窒化シリコン層が配置される。窒化シリコン層は、非ドープシリケートガラス層に付着し、それによって非ドープシリケートガラス層によって被覆され、その上に有機誘電体層が付着する。
本発明のパワー半導体デバイスにおいて、半絶縁層、窒化シリコン層および有機誘電体層は、効率的なパッシベーションを提供する。
窒化シリコン層と有機誘電体層との間の非ドープシリケートガラス層は、窒化シリコン層の方への湿気の流れのための障壁として作用する。ＰＳＧまたはＢＰＳＧなどの他の酸化シリコン層は湿気を効率的に阻止せず、非ドープシリケートガラス層が湿気を阻止するのに特に効率的である。また、本発明のパッシベーション層積層体では、有機誘電体層と非ドープシリケートガラス層との間に窒化シリコン層はない。言い換えれば、いずれの窒化シリコン層も上方の非ドープシリケートガラス層の下方にあり、すなわち、ウェハから最も離れているこのような窒化シリコン層である最上窒化シリコン層は、非ドープシリケートガラス層によって被覆されている。したがって、非ドープシリケートガラス層は、上側に向かって窒化シリコン層を保護する。したがって、有機誘電体層からのいかなる湿気も窒化シリコン層と接触する前に非ドープシリケートガラス層を通過しなければならず、窒化シリコン層の腐食および劣化による劣化を回避する。先行技術では、湿気を阻止するために有機層がしばしば使用される。しかし、発明者等は、湿気がデバイスの外側から生じるだけでなく、有機層にも蓄積され、そのため有機層自体から生じる可能性もあることを発見した。
非ドープシリケートガラス層は、湿気を効率的に阻止することができる。ドープシリケートガラス層は、より多くの水分を吸収し、先行技術のデバイスについて上記した水分影響につながるであろう。先行技術のデバイスでは、ドープシリケートガラス層におけるドーパントが水分を有する酸（たとえば、リン酸）を形成し得て、終端構造に対して積極的に作用する。さらに、非ドープシリケートガラス層は水素を備え、非ドープシリケートガラス層における水素によりイオンを捕獲する（すなわち、集合効果）。
有機誘電体層は、非ドープシリケートガラス層に存在するＯＨ結合により非ドープシリケートガラス層との優れた付着を確実にする。このようなＯＨ結合は、窒化物層またはドープ酸化シリコン層では利用できないため、先行技術のデバイスでは層同士の接合はそれほど確実ではない。
少なくとも０．５μｍの窒化シリコン層は、効率的な電荷阻止を確実にする。ウェハと非ドープシリケートガラス層との間に窒化シリコン層がなければ、非ドープシリケートガラス層は正の電荷を取込み、それによってパッシベーション層の目的に矛盾することになるであろう。したがって、窒化シリコン層は、非ドープシリケートガラス層の下方に導入される。
例示的な実施形態において、窒化シリコン層は、少なくとも０．７μｍまたは少なくとも０．９μｍの層厚みを有する。この実施形態では、窒化シリコン層のパッシベーション機能は効率的であり、湿気と窒化シリコン層との接触の防止は、窒化シリコン層の厚みが増すとともに特に重要になる。
非ドープシリケートガラス層の上に、窒化物腐食のようないずれの水分影響も回避するためのさらなる窒化物層は配置されていない。したがって、非ドープシリケートガラス層とウェハとの間に窒化シリコン層が配置され、当該窒化シリコン層は、非ドープシリケートガラス層によって湿気から保護される。
本発明の主題のさらなる好ましい実施形態は、従属請求項に開示されている。
例示的な実施形態において、シリケートガラス層は、少なくとも０．４μｍまたは少なくとも０．５μｍの層厚みを有する。シリケートガラス層の阻止機能は、厚みが増すとともに向上する。０．４μｍを上回る厚みで、シリケートガラス層は湿気を効率的に阻止することができる。
例示的な実施形態において、有機誘電体層は、ポリイミド層、ポリベンゾオキサゾール層およびシリコーン層のうちの少なくとも１つを含む。これらの有機誘電体層は、外側からの湿気を効率的に阻止することができ、非ドープシリケートガラス層は、これらの有機誘電体層のうちのいずれか１つに蓄積され得る湿気を阻止する。
例示的な実施形態において、半絶縁層は、半絶縁性多結晶シリコン層、アモルファスシリコン層、アモルファス窒化シリコン層またはダイヤモンド状炭素層である。
有機誘電体層は、非ドープシリケートガラス層と直接接触している。有機誘電体層は、直下の非ドープシリケートガラス層と優れた密着性を有する。非ドープシリケートガラス層との間の密着性は、有機誘電体層と窒化シリコン層との間の直接的な接触と比較して優れている。
本発明に係るパワー半導体デバイスは、請求項８に係る方法によって製造されてもよい。
例示的な実施形態において、窒化シリコン層を形成するステップは、５００℃を上回る温度で第１の窒化シリコン層を形成する第１のステップと、５００℃を下回る温度（当該温度はウェハにおける最大温度である）で第２の窒化シリコン層を形成する第２のステップとを含む。５００℃を上回る温度で第１の窒化シリコン層を形成することにより高品質の窒化物層が得られ、５００℃を下回るウェハ温度、例示的には４２５℃を下回るウェハ温度で第２の窒化物層を形成することは、高成長率で実行することができる。このようにして、窒化シリコン層の品質が最も重要であるウェハの近くに高品質部分を有する厚い窒化シリコン層を得ることができる。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、第１の窒化シリコン層は、低圧化学蒸着またはスパッタリングによって形成される。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、第２の窒化シリコン層は、プラズマ強化化学蒸着またはスパッタリングによって形成される。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、第２の窒化シリコン層は、少なくとも０．５μｍまたは少なくとも０．７μｍまたは少なくとも０．９μｍの層厚みを有する。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、非ドープシリケートガラス層は、５００℃を下回る温度でプラズマ強化化学蒸着またはスパッタリングによって形成される。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、窒化シリコン層および非ドープシリケートガラス層は、単一のマスキング層を使用して選択的にエッチングされ、当該マスキング層は、窒化シリコン層、例示的には第１および第２の窒化シリコン層、ならびに非ドープシリケートガラス層のための同一のマスキング層である。これにより、窒化シリコン層全体が非ドープシリケートガラス層によって被覆されて、窒化シリコン層の方への湿気を最も効率的に阻止することが確実になる。
添付の図面を参照して、本発明の詳細な実施形態について以下で説明する。
本発明の実施形態に係る終端構造の部分断面図である。 図１のパワー半導体デバイスの製造方法のステップを示す部分断面図である。 図１のパワー半導体デバイスの製造方法のステップを示す部分断面図である。 図１のパワー半導体デバイスの製造方法のステップを示す部分断面図である。 図１のパワー半導体デバイスの製造方法のステップを示す部分断面図である。 図１のパワー半導体デバイスの製造方法のステップを示す部分断面図である。 図１のパワー半導体デバイスの製造方法のステップを示す部分断面図である。 図１のパワー半導体デバイスの製造方法のステップを示す部分断面図である。 図１のパワー半導体デバイスの製造方法のステップを示す部分断面図である。 本発明の別の実施形態に係るダイオードの部分断面図である。 本発明の別の実施形態に係る別のダイオードの部分断面図である。 本発明の別の実施形態に係るＭＯＳデバイス（ＭＯＳＦＥＴまたはＩＧＢＴ）の部分断面図である。
図面で使用される参照符号およびそれらの意味は、符号の説明に要約されている。一般に、明細書全体を通して、同様の要素は同一の参照符号を有している。記載されている実施形態は、例示的であるよう意図されており、本発明の範囲を限定するものではない。
好ましい実施形態の詳細な説明
図１には、本発明のパワー半導体デバイスの実施形態として終端構造が示されている。半導体ウェハＷは、例示的には、ＳｉＣでできている。半導体ウェハＷは、第１の主要側２と、第１の主要側の面に平行な、横方向に延在する第２の主要側３とを有する。半導体ウェハＷは、活性領域ＡＲと、活性領域ＡＲを側方から取囲む終端領域ＴＲとを有する。活性領域は、電界が活性に制御される領域であるのに対して、終端領域では、電界はデバイスのエッジに向かって減少する。
図１０は、本発明のパワー半導体デバイスの実施形態としてｐｉｎダイオード１を示す。半導体ウェハＷは、第１の主要側２から第２の主要側３まで、ｐドープアノード層４と、ｎ−ドープドリフト層５と、ｎ−ドープドリフト層５のドーピング濃度よりも高いドーピング濃度を有するｎ＋ドープカソード層６とをこの順序で備える。例示的には、カソード層のドーピング濃度は、５×１０１８ｃｍ−３以上である。アノード層４のドーピング濃度は、例示的には、５×１０１６ｃｍ−３以上である。ドリフト層５は、アノード層４と直接接触して、主要なｐｎ接合を形成している。第１の主要側２には、アノード層４とのオーミック接触を形成するようにアノード電極７が形成されている。半導体ウェハＷの第２の主要側３には、カソード層６とのオーミック接触を形成するようにカソード電極８が形成されている。パワー半導体デバイスの電圧階級によって、ドリフト層５の厚みは、例示的には、３０〜４００μｍの範囲内でさまざまであってもよい。
例示的には、ウェハＷの第１の主要側の面に隣接する終端領域ＴＲ（図１０および図１１）には複数のｐ＋ドープフローティングフィールドリングが配置されている。フローティングフィールドリングの各々は、リング状であり、活性領域ＡＲおよびアノード層を側方から取囲んでいる。また、各フローティングフィールドリング１００は、ドリフト層５と接触して、ｐｎ接合を形成している。例示的には、フローティングフィールドリング１００は、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３、例示的には１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の範囲内のピークドーピング濃度を有する。エッジ終端構造におけるフローティングフィールドリングの数は、ハイパワー半導体デバイスの電圧階級によって、および、フローティングフィールドリングの深さによってさまざまであってもよい。フローティングフィールドリングの総数は、２００個までであってもよい。
図１１に示されるように、パワーデバイスは、例示的には、第１の主要側２の終端領域ＴＲに、ｎ＋注入および／またはフィールドストッププレートを有するフィールドストップ層５２を備えていてもよい。フィールドストップ層５２は、電極７０と接触されてもよい。電極７０は、後述の二酸化シリコン層１１およびＰＳＧ層１２の主要部分の外縁を被覆してもよい。
別の実施形態では、第１の主要側２に隣接する終端領域ＴＲに、半導体ウェハＷは、アノード層４に直接隣接した、すなわちアノード層４と直接接触した横方向ドーピング変化（ＶＬＤ）領域１０を有していてもよい（図１に図示）。ＶＬＤ領域にはｐ−ドープゾーンがあり、当該ゾーンではデバイスエッジ（図１における右側）まで外に向かってドーピングが減少しており、当該ゾーンはｐドープアノード層と直接接触、すなわち直接隣接している。図１に示されるように、終端領域ＴＲの外縁に向かって（図１における右側に向かって）、ＶＬＤ領域はドーピング濃度が減少しており、深さが減少している。終端領域におけるＶＬＤ領域の代わりにまたは加えて、デバイスは、接合終端拡張部（ＪＴＥ）、および、図１０および図１１に示されている、フィールドプレート拡張部を有していたり有していなかったりするフローティングフィールドリング終端部（ＦＦＲ）１００のような他の終端構造も備えていてもよい。
終端領域ＴＲには、半導体ウェハＷの第１の主要側２の面上にパッシベーション層構造が配置されている。パッシベーション層積層体は、第１の主要側２から、半導体ウェハＷから離れる方向に、半絶縁層１３と、窒化シリコン層と、非ドープシリケートガラス層１６と、有機誘電体層１７とをこの順序で備える。半絶縁層１３は、例示的には、半絶縁性多結晶シリコン（ＳＩＰＯＳ）層またはアモルファスシリコン層またはアモルファス窒化シリコン層またはダイヤモンド状炭素層である。
窒化シリコン層は、例示的には、第１の窒化シリコン層１４と、第２の窒化物層１５とを備えていてもよい。第１の窒化シリコン層１４は、５００℃を超える温度でＬＰＣＶＤまたはスパッタリングによって形成される高温窒化シリコン層である。堆積中のウェハ温度が高いために、第１の窒化シリコン層１４は高い結晶品質を有する。第１の窒化シリコン層１４の層厚みは、例示的には、５０ｎｍ〜４００ｎｍの範囲内、例示的には２００ｎｍまでである。第１の窒化シリコン層１４上に配置された第２の窒化シリコン層１５は、５００℃を下回るウェハ温度、例示的には４２５℃を下回るウェハ温度で堆積される低温窒化シリコン層である。第２の窒化シリコン層１５の層厚みは、例示的には、少なくとも０．５μｍ、または少なくとも０．７μｍ、または少なくとも０．９μｍである。第２の窒化シリコン層１５は、例示的な実施形態では、せいぜい２μｍまたはせいぜい１．６μｍの厚みを有していてもよい。例示的には、第１の窒化シリコン層１４の厚みは、第２の窒化シリコン層１５の厚みとともに、少なくとも５５０ｎｍである。
非ドープシリケートガラス（ＵＳＧ）層１６が第２の窒化シリコン層１５上に配置され、それに付着している。ＵＳＧ層１６は、例示的には、少なくとも０．４μｍ、例示的には少なくとも１μｍの厚みを有する。ｐｉｎダイオードについて図１および図１１に示されているように、非ドープシリケートガラス層１６は、上側（ウェハＷから離れる方を向く側）および側面側（第１の主要側２に垂直な側）から第２の窒化シリコン層１５を被覆することによって保護している。これは、全ての側に対して非常に優れた保護を提供する。代替的に、非ドープシリケートガラス層１６は、上側からのみ第２の窒化シリコン層１５を被覆するが、側面側は等距離のところで終端されてもよく、その結果、第２の窒化シリコン層１５の側面側は非ドープシリケートガラス層１６によって突出されない（図１０）。このような構造は、製造が容易である。なぜなら、非ドープシリケートガラス層１６も第２の窒化シリコン層１５も単一のマスクを使用して作製することができるからである。第２の窒化シリコン層１５の側面側のみが被覆されないので、湿気からの保護に関する影響は受け入れられるものである。
非ドープシリケートガラス層１６上に配置された有機誘電体層１７は、例示的には、ポリイミド（ＰＩ）層またはポリベンゾオキサゾール層またはシリコーン層またはそれらのいずれかの組み合わせである。有機誘電体層１７の厚みは、例示的には、１μｍ〜５μｍの範囲内である。
活性領域ＡＲと終端領域ＴＲとの間の遷移領域および終端領域の外縁（すなわち、図１における右側）では、第１の主面上に二酸化シリコン層１１が配置されてもよく、二酸化シリコン層１１の上にリンシリケートガラス層（ＰＳＧ）１２が配置されてもよい。二酸化シリコン層１１およびＰＳＧ層１２の主要部分は、ウェハＷに向かう開口を有し、当該開口において半絶縁層１３は半導体ウェハＷの第１の主要側２と直接接触している。二酸化シリコン層１１は、直接（図１０、図１１）ｐアノード層４に接続されてもよく、または、終端領域におけるｐドープ層、例示的にはやはりアノード層４に接続されるＶＬＤ層１０を介して（図１、図１４）ｐアノード層４に接続されてもよい。
図１２および図１３は、二酸化シリコン層１１およびＰＳＧ層１２がそれらの側面側に共通のエッジを形成する（すなわち、同一のマスクによって形成される）実施形態を示す。層１１，１２は、第１の主要側２の、第１の主要側２に平行な平面層として設計されてもよい。
図１２は、本発明のパワー半導体デバイスの別の実施形態としてＭＯＳセルのための終端構造を示す。ＭＯＳセルは、（ドリフト層５よりも高くドープされる）ｎドープ層が第２の主要側に配置されるＭＯＳＦＥＴに属していてもよく、または、例示的にはドリフト層とコレクタ層との間にｎドープバッファ層を有する状態で、ｐドープコレクタ層が第２の主要側に配置されるＩＧＢＴ（裏面構造は図面には図示せず）に属していてもよい。ＩＧＢＴは、ｎドープ領域がｐドープコレクタ層と交互になっている逆導通ＩＧＢＴのような全ての種類の裏面構造を有し得る。図１２に示されるデバイスは、平面ゲート電極を備え、当該平面ゲート電極において、導電性ゲート層１８は絶縁層、例示的には二酸化シリコン層１１によってウェハＷ内のドープ層から絶縁されている。ゲート層１８は、別の絶縁層、例示的にはＰＳＧ層によって、上側、すなわちウェハＷから離れる方を向く側が絶縁されている。終端領域ＴＲにおいて、ゲートランナの形態のゲート接触部１９はゲート層１８と接触し得る。ゲート接触部１９は、アルミニウムでできていてもよい。ゲート接触部１９は、第２の窒化シリコン層１５および非ドープシリケートガラス層１６によって被覆されてもよい。これらの層１５，１６は、（デバイスがＩＧＢＴである場合にはエミッタ電極であり、またはデバイスがＭＯＳＦＥＴである場合にはソース電極である）アノード電極７からもゲート接触部１９を分離し得る。
電極７は、アクティブ領域ＡＲにおいて、ｎドープソース層５０およびｐドープアノード層４と接触し、当該ｎドープソース層５０およびｐドープアノード層４は、ＩＧＢＴ／ＭＯＳＦＥＴではベース層またはカソード層と呼ばれてもよい。
また、平面ゲート電極の代わりに、ゲート電極はトレンチゲート電極として形成されてもよく、ゲート電極は、ウェハの凹部に配置されることにより、第１の主要側２に平行な、ｎドープソース層５０およびｐドープアノード層４と同一の平面に配置される。
本発明の終端構造は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）またはダイオードなどの、このような終端構造を必要とする、すなわち終端領域において電界が減少する全ての種類の半導体タイプにおいて実現されてもよい。
次に、図２〜図１１を参照して、本発明に係るパワー半導体デバイスの製造方法について説明する。これらの図面は、デバイスの第１の主要側の構造のみを示している。第２の主要側３では、ダイオードもしくはＭＯＳＦＥＴの場合にはｎドープ層を形成するステップまたはＩＧＢＴの場合にはｐドープ層を形成するステップのような任意の適切な製造ステップで任意の設計が実現されてもよい。
図２に示されるように、シリコンまたはワイドバンドギャップウェハ、例示的には炭化ケイ素ウェハであってもよいウェハが設けられる。半導体デバイスのタイプによって、ウェハの電気的に活性な領域および活性領域を取囲む終端領域における層が作製されていてもよい。例示的には、図２に示されるように、第１の主要側２に隣接する終端領域ＴＲには、横方向ドーピング変化（ＶＬＤ）領域１０が、アノード層４に直接隣接するように、すなわちアノード層４と直接接触するように形成されてもよい。しかし、接合終端拡張部（ＪＴＥ）、図面に例示的に示されている横方向ドーピング変化（ＶＬＤ）、およびフィールドプレート拡張部を有していたり有していなかったりするフローティングフィールドリング終端部（ＦＦＲ）１００（図１２および図１３に図示）のような当業者に公知の任意の終端構造が終端領域に作製されてもよい。
終端構造の上には、パッシベーション層構造が終端領域ＴＲにおけるウェハの面の少なくとも一部に形成され、パッシベーション層構造を形成するステップは、半絶縁層１３を形成するステップと、半絶縁層１３の上に窒化シリコン層を形成するステップと、窒化シリコン層の上に非ドープシリケートガラス層１６を形成するステップと、非ドープシリケートガラス層１６の上に有機誘電体層１７を形成するステップとを含む。窒化シリコン層は、少なくとも０．５μｍの層厚みを有する。有機誘電体層１７は、非ドープシリケートガラス層１６に付着している。すなわち、有機誘電体層１７と非ドープシリケートガラス層１６との間には他の層はない。
さらに、第１の主要側２の面上に二酸化シリコン層１１が形成されてもよく（図３）、二酸化シリコン層１１の上にリンシリケートガラス層（ＰＳＧ）１２が形成されてもよい（図４）。パッシベーション層構造は、主要部分の開口において二酸化シリコン層１１およびＰＳＧ層１２を突出させてもよい。この開口において、半絶縁層１３は、半導体ウェハＷの第１の主要側２と直接接触している（図６）。
例示的にはＰＳＧガラス層１２の形成前または後に、アノード電極７として活性領域における第１の主要側２に電極が形成されてもよい（図５）。カソード電極８として第２の主要側３に電極が形成されてもよい。任意の適切な製造ステップにおいて電極金属化層７，８が形成されてもよい。高ｎドープフィールドストップ層５２の上には、ｐドープ終端層（たとえば、ＶＬＤ層１０またはフィールドリング１００）よりも活性領域ＡＲから遠く離れた、デバイスのエッジの方の終端領域ＴＲにおける第１の主要側２に別の電極７０が形成されてもよく、当該電極７０は、第１の主要電極７と同一のステップにおいて、第１の主要電極７と同一の材料から形成されてもよい。電極７０は、二酸化シリコン層１１およびＰＳＧ層１２の主要部分の外縁を被覆してもよい。
例示的な実施形態では、窒化シリコン層を形成するステップは、５００℃を上回る温度、例示的には６００℃を上回る温度で第１の窒化シリコン層１４を形成する第１のステップ（図７）と、５００℃を下回る温度、例示的には４２５℃を下回る温度で第２の窒化シリコン層１５を形成する第２のステップ（図８）とを含む。５００℃を上回る温度で第１の窒化シリコン層１４を形成することにより高品質の窒化物層が得られ、５００℃を下回る温度で第２の窒化物層１５を形成することは、高成長率で実行することができる。このようにして、窒化シリコン層の品質が最も重要であるウェハの近くに高品質部分を有する厚い窒化シリコン層を得ることができる。例示的には、第１および第２の窒化シリコン層１４，１５の厚みは、合わせて少なくとも５５０ｎｍである。
その後、非ドープシリケートガラス層１６が窒化シリコン層の上に直接形成される。すなわち、層同士が互いに付着する（図９）。ＵＳＧ層１６は、第２の窒化物層１５の場合と同一のマスクを使用して形成されてもよく、その結果、同一の側方境界まで延在する層が得られ、または、ＵＳＧ層１６は、上側（ウェハＷとは反対側）および側面側（すなわち、第１の主要側２に垂直な側）まで第２の窒化物層を被覆するように作製されてもよい。
非ドープシリケートガラス層１６の上に、有機誘電体層１７が形成される（図９）。例示的には、有機誘電体層１７は、上側および側面側まで非ドープシリケートガラス層１６を被覆する。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、第１の窒化シリコン層１４は、低圧化学蒸着またはスパッタリングによって形成される。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、第２の窒化シリコン層１５は、プラズマ強化化学蒸着またはスパッタリングによって形成される。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、第２の窒化シリコン層１５は、少なくとも０．５μｍまたは少なくとも０．７μｍまたは少なくとも０．９μｍの層厚みを有するように作製される。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、非ドープシリケートガラス層１６は、５００℃を下回るウェハ温度、例示的には４２５℃を下回るウェハ温度でプラズマ強化化学蒸着またはスパッタリングによって形成される。
本発明に係るパワー半導体デバイスの製造方法の例示的な実施形態において、窒化シリコン層１４，１５および非ドープシリケートガラス層１６は、同一の単一のマスキング層を使用して選択的にエッチングされる。これにより、窒化シリコン層全体が非ドープシリケートガラス層１６によって被覆されて、窒化シリコン層の方への湿気を最も効率的に阻止することが確実になる。
上記の説明では、具体的な実施形態について説明した。しかし、上記の実施形態の代替例および変形例が可能である。
上記の実施形態は、特定の導電型で説明した。上記の実施形態における半導体層の導電型は切り換えられてもよく、その結果、特定の実施形態では、ｐ型層として記載した全ての層がｎ型層になり、ｎ型層として記載した全ての層がｐ型層になるであろう。たとえば、変形実施形態では、ソース層５がｐドープ層であってもよく、ドリフト層５がｐドープ層であってもよく、カソード層６がｐドープ層であってもよい。
なお、「備える」という語は他の要素またはステップを除外するものではなく、不定冠詞「ａ」または「ａｎ」は複数形を除外するものではない。また、さまざまな実施形態に関連付けて記載されている要素は、組み合わせられてもよい。
１ ｐｉｎダイオード；２ 第１の主要側；３ 第２の主要側；４ （ｐドープ）アノード層；５ （ｎ−ドープ）ドリフト層；６ （ｎ＋ドープ）カソード層；７ アノード電極；８ カソード電極；１０ 横方向ドーピング変化（ＶＬＤ）領域；１００ フィールドリング；１１ 二酸化シリコン層；１２ ＰＳＧ層；１３ 半絶縁層；１４ 第１の窒化シリコン層；１５ 第２の窒化シリコン層；１６ 非ドープシリケートガラス層；１７ 有機誘電体層；１８ ゲート層（ポリシリコン）；１９ ゲート接触部；５０ （ｎ＋ドープ）ソース層；５２ フィールドストップ層；７０ 電極；ＡＲ 活性領域；ＴＲ 終端領域；Ｗ 半導体ウェハ。

Claims (14)

  1. パワー半導体デバイスであって、前記パワー半導体デバイスは、ウェハを備え、
    前記デバイスの終端領域において、前記ウェハの面の少なくとも一部にパッシベーション層構造が形成され、
    前記パッシベーション層構造は、前記ウェハの前記面から、前記ウェハから離れる方向に、半絶縁層（１３）と、窒化シリコン層と、非ドープシリケートガラス層（１６）と、有機誘電体層（１７）とをこの順序で備え、
    前記窒化シリコン層は、少なくとも０．５μｍの層厚みを有し、前記有機誘電体層（１７）は、前記非ドープシリケートガラス層（１６）に付着し、前記非ドープシリケートガラス層（１６）は、前記窒化シリコン層に付着することを特徴とする、パワー半導体デバイス。
  2. 前記窒化シリコン層は、少なくとも０．７μｍまたは少なくとも０．９μｍの層厚みを有する、請求項１に記載のパワー半導体デバイス。
  3. 前記窒化シリコン層は、せいぜい２．０μｍの層厚みを有する、請求項１または２に記載のパワー半導体デバイス。
  4. 前記非ドープシリケートガラス層（１６）は、少なくとも０．４μｍまたは少なくとも０．５μｍの層厚みを有する、請求項１〜３のいずれか１項に記載のパワー半導体デバイス。
  5. 前記有機誘電体層（１７）は、ポリイミド層、ポリベンゾオキサゾール層およびシリコーン層のうちの少なくとも１つを含む、請求項１〜４のいずれか１項に記載のパワー半導体デバイス。
  6. 前記半絶縁層（１３）は、半絶縁性多結晶シリコン層、アモルファスシリコン層、アモルファス窒化シリコンまたはダイヤモンド状炭素層である、請求項１〜５のいずれか１項に記載のパワー半導体デバイス。
  7. 前記ウェハは、シリコンまたはワイドバンドギャップ材料または炭化ケイ素でできている、請求項１〜６のいずれか１項に記載のパワー半導体デバイス。
  8. パワー半導体デバイスの製造方法であって、前記パワー半導体デバイスは、請求項１〜７のいずれか１項に記載のデバイスであり、前記方法は、
    ウェハを設けるステップと、
    前記デバイスの終端領域において、前記ウェハの面の少なくとも一部にパッシベーション層構造を形成するステップとを備え、前記パッシベーション層構造を形成するステップは、半絶縁層（１３）を形成するステップと、前記半絶縁層（１３）の上に窒化シリコン層を形成するステップと、前記窒化シリコン層の上に非ドープシリケートガラス層（１６）を形成するステップと、前記非ドープシリケートガラス層（１６）の上に有機誘電体層（１７）を形成するステップとを含み、前記窒化シリコン層は、少なくとも０．５μｍの層厚みを有し、前記有機誘電体層（１７）は、前記非ドープシリケートガラス層（１６）に付着し、前記非ドープシリケートガラス層（１６）は、前記窒化シリコン層に付着することを特徴とする、方法。
  9. 前記窒化シリコン層を形成するステップは、６００℃を上回る温度で第１の窒化シリコン層（１４）を形成する第１のステップと、４２５℃を下回る温度で第２の窒化シリコン層（１５）を形成する第２のステップとを含む、請求項８に記載の方法。
  10. 低圧化学蒸着によって前記第１の窒化シリコン層（１４）を形成する、請求項９に記載の方法。
  11. プラズマ強化化学蒸着によって前記第２の窒化シリコン層（１５）を形成する、請求項９または１０に記載の方法。
  12. 少なくとも０．５μｍまたは少なくとも０．７μｍまたは少なくとも０．９μｍの層厚みを有する前記第２の窒化シリコン層を形成する、請求項９〜１１のいずれか１項に記載の方法。
  13. ４２５℃を下回る温度でプラズマ強化化学蒸着によって前記非ドープシリケートガラス層（１６）を形成する、請求項８〜１２のいずれか１項に記載の方法。
  14. 同一のマスキング層を使用して前記窒化シリコン層および前記非ドープシリケートガラス層（１６）を選択的にエッチングする、請求項８〜１２のいずれか１項に記載の方法。
JP2017155472A 2016-08-15 2017-08-10 パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法 Active JP6873865B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16184202.6A EP3285290B1 (en) 2016-08-15 2016-08-15 Power semiconductor device and method for manufacturing such a power semiconductor device
EP16184202.6 2016-08-15

Publications (2)

Publication Number Publication Date
JP2018029178A true JP2018029178A (ja) 2018-02-22
JP6873865B2 JP6873865B2 (ja) 2021-05-19

Family

ID=56694006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017155472A Active JP6873865B2 (ja) 2016-08-15 2017-08-10 パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US10468321B2 (ja)
EP (1) EP3285290B1 (ja)
JP (1) JP6873865B2 (ja)
CN (1) CN107768316B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136473A (ja) * 2019-02-19 2020-08-31 株式会社東芝 半導体装置の製造方法
JP2020150157A (ja) * 2019-03-14 2020-09-17 株式会社東芝 半導体装置
JP2021068833A (ja) * 2019-10-25 2021-04-30 三菱電機株式会社 半導体装置
WO2022196237A1 (ja) * 2021-03-17 2022-09-22 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018111231A1 (de) * 2018-05-09 2019-11-14 Infineon Technologies Ag Leistungshalbleitervorrichtung
DE102018132237A1 (de) * 2018-12-14 2020-06-18 Infineon Technologies Ag Leistungshalbleitervorrichtung
CN111785693A (zh) * 2019-04-04 2020-10-16 三垦电气株式会社 半导体装置和电子设备
CN117174592B (zh) * 2023-08-25 2024-03-26 上海华虹挚芯电子科技有限公司 具有优化可靠性终端结构的功率器件及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042859A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 高耐圧半導体装置の製造方法
JP2006503438A (ja) * 2002-10-18 2006-01-26 ジェネラル・セミコンダクター・インコーポレーテッド 高いアバランシェ電圧の動作のためのエピタキシャル層を有する過渡電圧抑制装置
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012146832A (ja) * 2011-01-13 2012-08-02 Mitsubishi Electric Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515135B2 (en) * 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7632760B2 (en) * 2005-04-07 2009-12-15 Semiconductor Components Industries, Llc Semiconductor device having field stabilization film and method
KR100733446B1 (ko) * 2005-11-16 2007-06-29 주식회사 하이닉스반도체 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
DE112013002217B4 (de) * 2012-04-25 2018-03-01 Abb Schweiz Ag IGBT mit hoher Emitter-Gate-Kapazität
US8884342B2 (en) 2012-08-29 2014-11-11 Infineon Technologies Ag Semiconductor device with a passivation layer
US9257511B2 (en) * 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
US9761438B1 (en) * 2014-05-08 2017-09-12 Hrl Laboratories, Llc Method for manufacturing a semiconductor structure having a passivated III-nitride layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042859A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 高耐圧半導体装置の製造方法
JP2006503438A (ja) * 2002-10-18 2006-01-26 ジェネラル・セミコンダクター・インコーポレーテッド 高いアバランシェ電圧の動作のためのエピタキシャル層を有する過渡電圧抑制装置
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012146832A (ja) * 2011-01-13 2012-08-02 Mitsubishi Electric Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020136473A (ja) * 2019-02-19 2020-08-31 株式会社東芝 半導体装置の製造方法
JP2020150157A (ja) * 2019-03-14 2020-09-17 株式会社東芝 半導体装置
JP7193387B2 (ja) 2019-03-14 2022-12-20 株式会社東芝 半導体装置
JP2021068833A (ja) * 2019-10-25 2021-04-30 三菱電機株式会社 半導体装置
WO2022196237A1 (ja) * 2021-03-17 2022-09-22 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20180047652A1 (en) 2018-02-15
EP3285290B1 (en) 2019-03-06
JP6873865B2 (ja) 2021-05-19
EP3285290A1 (en) 2018-02-21
CN107768316A (zh) 2018-03-06
US10468321B2 (en) 2019-11-05
CN107768316B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
JP6873865B2 (ja) パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法
US11854926B2 (en) Semiconductor device with a passivation layer and method for producing thereof
US9576841B2 (en) Semiconductor device and manufacturing method
JP5177151B2 (ja) 炭化珪素半導体装置
US9496346B2 (en) Silicon carbide device and a method for forming a silicon carbide device
US9337186B2 (en) Semiconductor device and a method for manufacturing a semiconductor device having a semi-insulating region
US10978367B2 (en) Semiconductor device and method for manufacturing the same
US20040119087A1 (en) Breakdown voltage for power devices
US11842938B2 (en) Semiconductor device and method for forming a semiconductor device
KR101236498B1 (ko) 전력 반도체장치
JP4631268B2 (ja) 半導体装置
US10957685B2 (en) Multi-trench semiconductor device and method of manufacture thereof
US20220139794A1 (en) Semiconductor device and semiconductor module
JP3869580B2 (ja) 半導体装置
US20120001257A1 (en) Semiconductor device and method of manufacturing the same
JP5487705B2 (ja) ワイドバンドギャップ半導体素子
JP2007305906A (ja) ダイオード
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20210234038A1 (en) Semiconductor device
WO1997012403A1 (fr) Diode
CN117080245A (zh) 一种功率半导体器件及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210421

R150 Certificate of patent or registration of utility model

Ref document number: 6873865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350